JPH07335783A - 半導体装置及び半導体装置ユニット - Google Patents

半導体装置及び半導体装置ユニット

Info

Publication number
JPH07335783A
JPH07335783A JP6130620A JP13062094A JPH07335783A JP H07335783 A JPH07335783 A JP H07335783A JP 6130620 A JP6130620 A JP 6130620A JP 13062094 A JP13062094 A JP 13062094A JP H07335783 A JPH07335783 A JP H07335783A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode member
electrode
sealing resin
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6130620A
Other languages
English (en)
Inventor
Tatsuro Yamashita
達郎 山下
Masaji Takenaka
正司 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6130620A priority Critical patent/JPH07335783A/ja
Publication of JPH07335783A publication Critical patent/JPH07335783A/ja
Priority to US08/805,317 priority patent/US5726493A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/70—Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77—Auxiliary members characterised by their shape
    • H10W40/778—Auxiliary members characterised by their shape in encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/1031—Surface mounted metallic connector elements
    • H05K2201/10318—Surface mounted metallic pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】本発明はＢＧＡ(Ball Grid Array) タイプのパ
ッケージ構造を有する半導体装置及び半導体装置ユニッ
トに関し、製造後における試験を可能にすると共に、歩
留り及び放熱効率の向上を図ることを目的とする。 【構成】半導体素子12を搭載面11a に搭載すると共に、
この搭載面11a と反対側に位置する実装面11b に外部接
続端子となる複数の半田ボール13が配設されてなるプリ
ント基板11と、半導体素子12を封止する封止樹脂16とを
具備する半導体装置において、下端部がプリント基板11
の搭載面11a において導電パターンを介して半導体素子
12と電気的に接続されると共に、上端部が封止樹脂16の
外部より電気的に接続可能な構成とされた電極部材17を
配設する。また、この電極部材17を導電性金属ピンによ
り形成し、封止樹脂16を貫通するよう配設する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置及び半導体装
置ユニットに係り、特にＢＧＡ(Ball Grid Array) タイ
プのパッケージ構造を有する半導体装置及び半導体装置
ユニットに関する。
【０００２】近年、高集積化，高速化及びハイパワー化
に対応でき、しかも低コストなパッケージ構造を有した
半導体装置が求められている。
【０００３】これらの要求に対処すべくＢＧＡタイプの
パッケージ構造が開発され、携帯電話を始めとして各種
の電子機器に使用され、注目されるようになってきてい
る。
【０００４】
【従来の技術】図１６は従来におけるプラスチックＢＧ
Ａ（以下、ＰＢＧＡという）タイプのパッケージ構造を
有する半導体装置１を示している。
【０００５】同図において、２は多層構造とされたプリ
ント基板であり、その上面である搭載面２ａには半導体
素子３がダイボンディング等により固定されている。ま
た、プリント基板２の搭載面２ａと反対側に位置する実
装面２ｂには、複数の半田ボール４が配設されている。
この半田ボール４は外部接続端子として機能する。
【０００６】また、プリント基板２の搭載面２ａ及び多
層化された内層部には所定の電極パターン（図示せず）
がプリント形成されており、搭載面２ａに形成された所
定の電極パターンと半導体素子３との間にはワイヤ５が
配設され、このワイヤにより電極パターンと半導体素子
３は電気的に接続される。
【０００７】更に、プリント基板２には複数のスルーホ
ール６が形成されており、このスルーホール６を介して
半導体素子３と電気的に接続された電極パターンはプリ
ント基板２の実装面２ｂに引き出され、半田ボール４と
電気的に接続さする構成となっている。
【０００８】一方、プリント基板２の搭載面２ａの上部
には、半導体素子３を封止する封止樹脂７が形成されて
いる。この封止樹脂７は、半導体素子３を保護するため
に形成されるものであり、封止樹脂７が形成されること
により半導体素子３は封止樹脂７内に埋設された構成と
なる。
【０００９】
【発明が解決しようとする課題】半導体装置１を上記の
ようにＰＢＧＡ構造とすることにより、半導体素子３を
高密度化しこれに伴いリード数が多くなったとしても、
ＱＦＰ(Quad Flat Package) のようにリードの強度が低
下することはなく、確実な実装処理を行うことができ
る。
【００１０】しかるに、従来のＰＢＧＡ構造の半導体装
置１では、半導体素子３が封止樹脂７内に埋設された構
成となるため、半導体装置１を回路基板等に実装した後
に半導体素子３に対する試験を行うことができないとい
う問題点があった。よって、半導体装置１が実装される
電子機器の歩留りが低下するおそれがある。
【００１１】また近年、複数の半導体装置を積層するこ
とにより実装密度を向上させることが行われているが、
従来のＰＢＧＡ構造では半導体装置１を積層することは
できず、よって実装密度を向上させることができないと
いう問題点があった。
【００１２】更に、従来のＰＢＧＡ構造の半導体装置１
では、半導体素子３が樹脂封止されただけの構造である
ため、半導体素子３で発生する熱の放熱効率が悪いとい
う問題点があった。
【００１３】本発明は上記の点に鑑みてなされたもので
あり、製造後における試験を可能にすると共に、歩留り
及び放熱効率の向上を図った半導体装置及び半導体装置
ユニットを提供することを目的とする。
【００１４】
【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。
【００１５】請求項１記載の発明では、半導体素子と、
この半導体素子を搭載面に搭載すると共に、搭載面と反
対側に位置する実装面に上記半導体素子と電気的に接続
されると共に外部接続端子となる複数のボールが配設さ
れてなる基板と、この基板の搭載面上に形成されてお
り、上記半導体装置を封止する封止樹脂とを具備する半
導体装置において、導電性部材により形成されており、
下端部が上記基板の搭載面において半導体素子と電気的
に接続されると共に、上端部が封止樹脂の外部より電気
的に接続可能な構成とされた電極部材を配設したことを
特徴とするものである。
【００１６】また、請求項２記載の発明では、上記請求
項１記載の半導体装置において、上記電極部材を導電性
金属ピンにより形成し、この導電性金属ピンが封止樹脂
を貫通するよう配設したことを特徴とするものである。
【００１７】また、請求項３記載の発明では、上記請求
項１または２記載の半導体装置において、上記電極部材
の他端部が封止樹脂に形成された孔部の内部に位置する
よう構成したことを特徴とするものである。
【００１８】また、請求項４記載の発明では、上記請求
項１乃至３のいずれかに記載の半導体装置において、上
記封止樹脂の内部に電極パターンが形成されてなる第２
の基板を埋設し、上記電極部材をこの第２の基板に形成
された電極パターンに電気的に接続してなることを特徴
とするものである。
【００１９】また、請求項５記載の発明では、上記請求
項４記載の半導体装置において、上記第２の基板には電
極部材を貫通させる貫通孔が形成されており、この貫通
孔には上記電極パターンと電極部材とを電気的に接続す
ると共に、上記第２の基板と電極部材とを相互に支持さ
せる接続部を設けたことを特徴とするものである。
【００２０】また、請求項６記載の発明では、上記請求
項１乃至５のいずれかに記載の半導体装置において、上
記封止樹脂の上部に半導体素子で発生する熱を放熱する
放熱部材を配設すると共に、この放熱部材と電極部材と
が係合する構成としたことを特徴とするものである。
【００２１】また、請求項７記載の発明では、上記請求
項６記載の半導体装置において、上記放熱部材に電極パ
ターンを形成し、上記電極部材を放熱部材に形成された
電極パターンに電気的に接続してなることを特徴とする
ものである。
【００２２】また、請求項８記載の発明では、上記請求
項１乃至３のいずれかに記載の半導体装置を複数個積層
した構成としたことを特徴とするものである。
【００２３】また、請求項９記載の発明では、上記請求
項８記載の半導体装置ユニットにおいて、下部に配設さ
れる半導体装置と上部に配設される半導体装置との電気
的接続を、上記ボールと電極部材とが接続されることに
より、または上記ボール同士が接続されることにより、
または上記電極部材同士が接続されることにより行う構
成としたことを特徴とするものである。
【００２４】また、請求項１０記載の発明では、上記請
求項１または２記載の半導体装置と、請求項３記載の半
導体装置とを積層した構成としたことを特徴とするもの
である。
【００２５】更に、請求項１１記載の発明では、上記請
求項１０記載の半導体装置ユニットにおいて、請求項１
または２記載の半導体装置に形成された電極部材を請求
項３記載の半導体装置に形成された孔部の内部に挿入す
ることにより、請求項１または２記載の半導体装置に形
成された電極部材と、請求項３記載の半導体装置に形成
された電極部材とを電気的に接続したことを特徴とする
ものである。
【００２６】
【作用】上記の各手段は下記のように作用する。
【００２７】請求項１記載の発明によれば、基板の搭載
面に樹脂封止された半導体素子を搭載すると共に実装面
に複数のボールが配設された、いわゆるＰＢＧＡ(Plast
ic Ball Grid Array) タイプの半導体装置において、下
端部が上記基板の搭載面において半導体素子と電気的に
接続されると共に、上端部が封止樹脂の外部より電気的
に接続可能な構成とされた導電性部材よりなる電極部材
を配設したことにより、電極部材を介して封止樹脂の外
部より半導体素子と電気的導通を図ることが可能とな
る。従って、半導体装置を回路基板等に実装した後にお
いても電極部材を用いて半導体素子の試験を行うことが
可能となる。
【００２８】また、請求項２記載の発明によれば、電極
部材を導電性金属ピンにより形成し、この導電性金属ピ
ンが封止樹脂を貫通するよう配設したことにより、簡単
な構成で封止樹脂の外部より半導体素子と電気的な接続
を図ることができる。
【００２９】また、請求項３記載の発明によれば、上記
電極部材の他端部が封止樹脂に形成された孔部の内部に
位置するよう構成したことにより、外力印加時における
他端部の変形を防止することができる。また、半導体装
置を積層して半導体装置ユニットを形成するときに、孔
部を位置決め孔として用いることができる。
【００３０】また、請求項４記載の発明によれば、上記
封止樹脂の内部に電極パターンが形成されてなる第２の
基板を埋設し、上記電極部材をこの第２の基板に形成さ
れた電極パターンに電気的に接続することにより、半導
体素子が配設された基板に加えて第２の基板を用いて電
極パターンの引き回しを行うことが可能となるため、電
極パターンの引き回しの自由度を向上させることができ
る。また、第２の基板は半導体素子が配設された基板に
比べて配線スペースを広くとることが可能であるため、
配設される電極パターンのインダクタンス特性を良好な
ものとすることができる。
【００３１】また、請求項５記載の発明によれば、第２
の基板に形成された貫通孔に電極部材が貫通され、接続
部材により電極部材と第２の基板とを相互に支持させる
と共に電気的に接続する構成とすることにより、電極部
材は第２の基板により位置決めがされるため、封止樹脂
のモールド時に電極部材が封止樹脂により流れてしまう
ことを防止できる。また、第２の基板も封止樹脂のモー
ルド前において電極部材により支持されるため、モール
ド時に第２の基板を支持する治具等は必要なく封止樹脂
のモールドを容易に行うことができる。
【００３２】また、請求項６記載の発明によれば、封止
樹脂の上部に半導体素子で発生する熱を放熱する放熱部
材を配設すると共に、この放熱部材と電極部材とが係合
する構成としたことにより、半導体素子から発生する熱
の放熱特性を向上することができる。また、放熱部材は
電極部材により支持されるため、封止樹脂のモールド時
に放熱部材を支持する治具等は必要なく封止樹脂のモー
ルドを容易に行うことができる。
【００３３】また、請求項７記載の発明によれば、上記
放熱部材に電極パターンを形成し、上記電極部材を放熱
部材に形成された電極パターンに電気的に接続した構成
とすることにより、放熱特性及び電気的特性の双方を向
上させることができる。
【００３４】また、請求項８記載及び請求項１０の発明
によれば、上記請求項１または２記載の半導体装置を複
数個積層した構成とすることにより、また上記請求項１
または２記載の半導体装置と請求項３記載の半導体装置
とを積層した構成とすることにより、実装効率の向上及
び高集積化が可能となる。
【００３５】また、請求項９記載の発明によれば、下部
に配設される半導体装置と上部に配設される半導体装置
との電気的接続を、上記ボールと電極部材とを接続する
ことにより、または上記ボール同士を接続することによ
り、または上記電極部材同士を接続することにより行う
ことができるため、種々の積層構造を選定することが可
能となり、積層構造選定の自由度を向上させることがで
きる。
【００３６】更に、請求項１１記載の発明によれば、請
求項１または２記載の半導体装置に形成された電極部材
を請求項３記載の半導体装置に形成された孔部の内部に
挿入し積層された各半導体装置の電気的接続を行う構成
とされているため、請求項１または２記載の半導体装置
に形成された電極部材を請求項３記載の半導体装置に形
成された孔部の内部に挿入することにより、各半導体装
置の位置決めを行うことができ、積層処理を容易に行う
ことができる。
【００３７】
【実施例】次に本発明の実施例について図面と共に説明
する。
【００３８】図１は本発明の第１実施例である半導体装
置１０を示す断面図である。本実施例に係る半導体装置
１０は、上記した請求項１及び２に該当するものであ
る。
【００３９】同図に示されるように、半導体装置１０は
電極パターンが両面或いは多層形成されたプリント基板
１１を有しており、このプリント基板１１の上面である
搭載面１１ａには半導体素子１２がダイボンディング等
により固定されている。また、プリント基板１１の搭載
面１１ａと反対側の下面である実装面１１ｂには、複数
の半田ボール１３が配設されている。この半田ボール１
３は外部接続端子として機能する。
【００４０】また、プリント基板１１の搭載面１１ａに
形成された所定の電極パターン（図示せず）と半導体素
子１２との間にはワイヤ１４が配設され、このワイヤ１
４によりプリント基板１１と半導体素子１２との導通が
図られている。尚、上記電極パターンと半導体素子１２
との電気的接続は、ワイヤ１４を用いた方法に限定され
るものではなく、フリップチップ法或いはＴＡＢ(Tape
Automated Bonding)法等を用いてもよい。
【００４１】更に、プリント基板１１には複数のスルー
ホール１５が形成されており、このスルーホール１５を
介して半導体素子１２と電気的に接続された搭載面１１
ａに形成された電極パターンは、プリント基板１１の実
装面１１ｂに引き出される。また、実装面１１ｂにも電
極パターン（図示せず）が形成されており、半田ボール
１３はこの電極パターンに配設されている。上記のスル
ーホール１５は、実装面１１ｂにおいて半田ボール１３
と接続された電極パターンに接続されている。よって、
半導体素子１２は搭載面１１ａに形成された電極パター
ン，スルーホール１５，実装面１１ｂに形成された電極
パターンを介して半田ボール１３に電気的に接続された
構成となっている。
【００４２】一方、プリント基板１１の搭載面１１ａの
上部には、半導体素子１２を外界に対して封止する封止
樹脂１６が形成されている。この封止樹脂１６は、半導
体素子１２を保護するために形成されるものであり、封
止樹脂１６が形成されることにより半導体素子１２は封
止樹脂１６内に埋設された構成となる。
【００４３】また、プリント基板１１の載置面１１ａに
は、本実施例の要部となる電極部材１７が立設されてい
る。この電極部材１７は導電性を有する金属ピンにより
構成されており、その下端部はプリント基板１１の搭載
面１１ａに形成されたスルーホール１５内に嵌入されて
いる。これにより、電極部材１７はスルーホール１５と
電気的に接続されると共にプリント基板１１に固定され
る。また、電極部材１７は図示されるように封止樹脂１
６を上下に貫通するよう配設されており、その上端部は
封止樹脂１６の上部に突出した構成とされている。
【００４４】前記したように、スルーホール１５はプリ
ント基板１１の載置面１１ａに形成された電極パターン
を介して半導体素子１２に接続されており、また実装面
１１ｂに形成された電極パターンを介して半田ボール１
３とも接続さている。よって、スルーホール１５に電極
部材１７を電気的に接続することにより、電極部材１７
は半導体素子１２及び半田ボール１３に共に電気的に接
続された構成となる。
【００４５】また、電極部材１７の上端部は封止樹脂１
６の上部に突出した構成とされているため、封止樹脂１
６の外部より電極部材１７と電気的接続を行うことが可
能となる。即ち、本実施例に係る半導体装置１０によれ
ば、プリント基板１１の載置面１１ａが封止樹脂１６に
より覆われていても、封止樹脂１６より突出した電極部
材１７を介して半導体素子１２及び半田ボール１３と電
気的接続を図ることができる。
【００４６】よって、半導体装置１０を回路基板１８
（図１に一点鎖線で示す）等に実装した後において、封
止樹脂１６の上部に突出した電極部材１７を用いて半導
体素子１２が適正に稼働するかどうか、また各半田ボー
ル１３が回路基板１８に適正に半田接続されているかど
うか（適正に実装されているかどうか）等の試験を実施
することが可能となる。従って、半導体装置１０を回路
基板１８等に実装する際の歩留りを向上させることがで
き、これに伴い半導体装置１０が搭載される電子機器の
信頼性を向上させることができる。
【００４７】また、電極部材１７は金属製のピン状部材
であり、安価にかつ容易に形成することができ、またプ
リント基板１１上における電極部材１７の固定は、従来
からプリント基板１１に形成されているスルーホル１５
を利用している。このため、電極部材１７を設けるに際
し、プリント基板１１に他の構成物を形成する必要はな
くなり、これによっても半導体装置１０を安価にかつ容
易に形成することができる。更に、電極部材１７を外部
接続端子として用いることにより、後述するように半導
体装置１０を積層することも可能となる。
【００４８】図２は本発明の第２実施例である半導体装
置２０を示す断面図である。
【００４９】第２実施例に係る半導体装置２０は上記し
た請求項３に該当するものである。尚、図２において、
図１に示した構成と同一の構成については同一符号を付
してその説明を省略する。また、以下説明する各実施例
においても同様とする。
【００５０】同図に示す半導体装置２０は、電極部材２
２の上端部が封止樹脂１６に形成された孔部２３内部に
位置するよう構成したことを特徴とするものである。即
ち、本実施例に係る半導体装置２０では、導電性金属ピ
ンにより構成される電極部材２２の上端部は封止樹脂１
６から突出しておらず、封止樹脂１６に形成された孔部
２３の内部に位置した構成となっている。
【００５１】上記のように、電極部材２２の上端部が孔
部２３内部に位置するよう形成するには、先ず第１実施
例と同様に電極部材２２が封止樹脂１６から突出するよ
う封止樹脂１６をモールドし、その後に電極部材２２に
対してエッチング処理を行い、電極部材２２を所定量
（孔部２３の深さに相当する）だけ除去することにより
形成される。
【００５２】また、予め電極部材２２にハーフエッチン
グ処理を行っておき、封止樹脂１６をモールドした後
に、このハーフエッチング処理を行った部位において切
断することによっても形成することができる。この切断
処理は、電極部材２２の切断位置にはハーフエッチング
処理により傷が形成されているため、若干量折り曲げた
り、また強く引き抜くことにより容易に切断される。そ
して、電極部材２２の切断された部分（不要部分）を取
り去ることにより孔部２３が形成される。
【００５３】上記構成とされた半導体装置２０において
電極部材２２と電気的接続を図るには、図に示されるよ
うな孔部２３に挿入しうる電極ピン２４を用い、この電
極ピン２４を孔部２３に挿入しすることにより電極部材
２２と接続させ電気的接続を行う。
【００５４】上記構成とされた半導体装置２０によれ
ば、電極部材２２の上端部が封止樹脂１６に形成された
孔部２３の内部に位置し外部に突出していないため、半
導体装置２０に外力が印加されたとしても、電極部材２
２に変形が発生することはなく、第１実施例に係る半導
体装置１０に比べて信頼性を向上させることができる。
また、後述するように半導体装置２０を積層して半導体
装置ユニットを形成するときに、孔部２３を位置決め孔
として用いることができる。
【００５５】図３は本発明の第３実施例である半導体装
置３０を示す断面図である。第３実施例に係る半導体装
置３０は上記した請求項４及び請求項５に該当するもの
である。
【００５６】本実施例に係る半導体装置３０は、封止樹
脂１６の内部に第２の基板となる中間基板３１を設け、
この中間基板３１を電極部材１７に支持させると共に電
極部材１７に電気的に接続したことを特徴とするもので
ある。電極部材１７は封止樹脂１６を貫通すると共に中
間基板３１を貫通して封止樹脂１６の外部に突出した構
成となっている。
【００５７】図４は中間基板３１の上面部を拡大して示
す図であり、また図５は中間基板３１を拡大して示す断
面図である。図５に示すように、中間基板３１は積層基
板であり、上部より第１の電極パターン層３１ａ，第１
のベース板３１ｂ，接着剤層３１ｃ，第２のベース板３
１ｄ，第２の電極パターン層３１ｅが順次積層された構
成となっている。
【００５８】この中間基板３１を構成する各層におい
て、第１の電極パターン層３１ａはグランドプレーンと
して機能し（以下、グランドプレーン３１ａという）、
第２の電極パターン層３１ｅは電源プレーンとして機能
する（以下、電源プレーン３１ｅという）。また、第１
のベース板３１ｂ及び第２のベース板３１ｄは例えばガ
ラスエポキシ基板であり、絶縁性を有すると共に中間基
板３１が所定の機械的強度を維持できるよう構成されて
いる。
【００５９】グランドプレーン３１ａは第１のベース板
３１ｂにプリント形成され、電源プレーン３１ｅは第２
のベース板３１ｄにプリント形成されている。更に、接
着剤層３１ｃは第１のベース板３１ｂと第２のベース板
３１ｄとを接着し、これにより積層基板たる中間基板３
１が形成されている。
【００６０】また、上記構成とされた中間基板３１に
は、電極部材１７の配設位置に対応するよう複数の貫通
孔３２が形成されている。電極部材１７は、この貫通孔
３２を貫通することにより中間基板３１の上部に延出
し、上記したように封止樹脂１６の表面より外部に突出
する。
【００６１】ところで、半導体素子１２に形成されワイ
ヤ１４を介して半田ボール１３及び電極部材１７と電気
的に接続される電極パッドは、大略して半導体素子１２
に対して電源供給を行う電源パッドと、接地を行うグラ
ンドパッドと、信号の授受が行われる信号パッドとに分
類される。いま、電源パッドと接続された電極部材１７
を電源ピン１７ａとし、グランドパッドと接続された電
極部材１７をグランドピン１７ｂとし、信号パッドに接
続された電極部材１７を信号ピン１７ｃとし、各ピン１
７ａ〜１７ｃが図５に示されるように配設されているも
のとする。
【００６２】そこで、各ピン１７ａ〜１７ｃと中間基板
３１との電気的接続構造に注目すると、電源ピン１７ａ
は貫通孔３２に形成されたスルーホール３３ａ（接続部
を構成する）を介して電源プレーン３１ｅと電気的に接
続されている。また、グランドピン１７ｂは貫通孔３２
に形成されたスルーホール３３ｂを介してグランドプレ
ーン３１ａと電気的に接続されている。更に、信号ピン
１７ｃはグランドプレーン３１ａ及び電源プレーン３１
ｅと電気的に接続されることなく、単に中間基板３１を
貫通した構造となっている。
【００６３】半導体装置３０を上記構成とすることによ
り、半導体素子１２が配設されたプリント基板１１に加
えて中間基板３１を用いて電極パターンの引き回しを行
うことが可能となり、電極パターンの引き回しの自由度
を向上させることができる。また、中間基板３１は半導
体素子１２が配設されたプリント基板１１に比べて配線
スペースを広くとることが可能であるため、配設される
電極パターンのインダクタンス特性を良好なものとする
ことができる。よって、本実施例のように中間基板３１
に特に低いインダクタンス特性を要求されるグランドプ
レーン３１ａ，電源プレーン３１ｅを配設することによ
り半導体装置３０の電気的特性を向上させることができ
る。
【００６４】また上記のように、、半導体装置３０は中
間基板３１に形成された貫通孔３２に電極部材１７が貫
通され、接続部材となるスルーホール３３ａ，３３ｂに
より電極部材と第２の基板とを相互に支持された構成と
なっている。従って、電極部材１７はその上部が中間基
板３１により位置決めがされるため、封止樹脂１６のモ
ールド時に電極部材１７が封止樹脂により流れてしまう
ことを防止できる。
【００６５】即ち、第１及び第２実施例で述べた中間基
板３１を設けない構成の半導体装置１０，２０では、封
止樹脂１６のモールド前の状態において電極部材１７は
下端部がプリント基板１１に形成されたスルーホール１
５に嵌入して固定されたのみの片持ち梁状の状態となっ
ているため、その上端部近傍は変位し易い状態となって
いる。このため、封止樹脂１６をモールドすると、装填
される封止樹脂１６に押圧されて電極部材１７が曲がっ
たり所定の位置から変位するおそれがある。
【００６６】これに対して本実施例の半導体装置３０
は、電極部材１７の上部近傍に中間基板３１が配設され
て電極部材１７を支持するため、電極部材１７は下端部
及び上端部の双方が支持された構成となり、封止樹脂１
６がモールドされても上記の曲がりや変位が発生するこ
とはなく電極部材１７の位置決めを確実に行うことがで
きる。また、中間基板３１も封止樹脂１６のモールド前
において電極部材１７により支持されるため、モールド
時に中間基板３１を支持する治具等は必要なく封止樹脂
１６のモールドを容易に行うことができる。
【００６７】図６は本発明の第４実施例である半導体装
置４０を示す断面図である。第４実施例に係る半導体装
置４０は上記した請求項６及び請求項７に該当するもの
である。
【００６８】図６に示されるように、本実施例に係る半
導体装置４０は、封止樹脂１６の上部に半導体素子１２
で発生する熱を放熱する放熱部材４１を配設し、この放
熱部材４１が電極部材１７の上端部と係合した構成とさ
れている。
【００６９】放熱部材４１は平板形状を有しており、例
えば銅或いはアルミ等の熱伝導性の良好な金属により構
成されている。この放熱部材４１は、複数配設された電
極部材１７の上部と係合することにより、放熱部材４１
及び封止樹脂１６に支持された構成とされている。
【００７０】また、放熱部材４１の電極部材１７が係合
する部位には、電極部材１７が挿入される孔部が形成さ
れており、この孔部に絶縁性接着剤を塗布した上で電極
部材１７が挿入され、この絶縁性接着剤が固化すること
により放熱部材４１は電極部材１７に固定される。
【００７１】尚、放熱部材４１を取り付ける前の状態の
半導体装置４０は、第１実施例で示した半導体装置１０
と同一構成であり、電極部材１７の上端部は封止樹脂１
６の上部より突出している。また、放熱部材４１の材質
として非導電性材料を用いることにより、絶縁性接着剤
を不要とすることもできる。
【００７２】上記の固定状態において、放熱部材４１と
電極部材１７との間には絶縁性接着剤が存在するため、
放熱部材４１と電極部材１７とが電気的に接続されてし
まうようなことはない。尚、放熱部材４１の取り付け
は、電極部材１７を用いて半導体素子１２等に対する試
験が実施された後に行われる。このため、放熱部材４１
を設ける構成としたことにより、上記した各試験が実施
できなくなるようなことはない。
【００７３】半導体装置４０を上記構成とすることによ
り、半導体素子１２で発生した熱は封止樹脂１６ばかり
ではなく電極部材１７を介して放熱部材４１へ熱伝導し
てゆく。また放熱部材４１は、平板状の大気との接触面
積が広い構成とされているため伝導された半導体素子１
２の熱を効率良く放熱することができ、よって半導体素
子１２の冷却を確実に行うことができる。また、電極部
材１７は金属により形成されているため、単に封止樹脂
１６のみによる放熱作用に比べて放熱効率を向上させる
ことができる。
【００７４】図７は、図６に示した半導体装置４０の変
形例である半導体装置５０を示している。
【００７５】半導体装置５０は、放熱部材５１の半導体
素子１２と対向する部分を下方に突出させて突出部５１
ａを形成し放熱部材５１と半導体素子１２とを近接させ
ると共に、放熱部材５１の上面に電極パターンとしてグ
ランドプレーン５２を、また放熱部材５１の下面に電極
パターンとして電源プレーン５３を形成したことを特徴
とするものである。
【００７６】上記のように、放熱部材５１に突出部５１
ａを形成し、突出部５１ａと半導体素子１２とを近接さ
せることにより、半導体素子１２で発生した熱を効率良
く放熱部材５１に熱伝導させることが可能となり、半導
体素子１２の冷却をより効率良く行うことが可能とな
る。
【００７７】また、放熱部材５１の上面に電極パターン
としてグランドプレーン５２を形成すると共に放熱部材
５１の下面に電極パターンとして電源プレーン５３を形
成し、この各プレーン５２，５３を電極部材１７と電気
的に接続する構成とすることにより、放熱部材５１に前
記した第３実施例で説明した中間基板３１と同様の機能
を持たせることができる。
【００７８】図８は放熱部材５１をその背面側から見た
図である。放熱部材５１の突出部５１ａを除く位置には
電極部材１７を貫通させるための複数の貫通孔５４が形
成されている。また、グランドプレーン５２は放熱部材
５１の上面全面にわたり形成されており、電源プレーン
５３は放熱部材５１の背面において突出部５１ａの形成
位置を除く部分に形成されている。
【００７９】このように放熱部材５１に形成されたグラ
ンドプレーン５２と電極部材１７との電気的接続、及び
電源プレーン５３と電極部材１７との電気的接続は、例
えば第３実施例で説明した中間基板３１と同様に、貫通
孔５４にスルーホール（図示せず）を設け、このスルー
ホールを用いて電気的接続を行う構成とすればよい。
【００８０】上記のように、放熱部材５１に中間基板３
１としての機能をも付加することにより、放熱特性及び
電気的特性の双方を向上させることができる。また、封
止樹脂１６のモールド時における電極部材１７の変形及
び位置ずれの防止を図ることもできる。
【００８１】図９は本発明の第５実施例である半導体装
置６０を示す断面図である。
【００８２】第５実施例に係る半導体装置６０は、前記
した第３実施例に係る半導体装置３０Ｉ設けられた中間
基板３１（図３参照）と、第４実施例に係る半導体装置
４０に設けられた放熱部材４１を共に一つの半導体装置
６０に配設したことを特徴とするものである。
【００８３】上記構成とされた半導体装置６０では、図
７及び図８に示した半導体装置５０と同様に、放熱特性
及び電気的特性の双方を向上させることができる。ま
た、中間基板３１と放熱部材４１が夫々独立した構成と
されているため、特に中間基板３１における電極プレー
ンの配設位置を、突出部５１ａ（図８参照）の形成位置
に拘わらず選定することが可能となる。また、図７及び
図８に示した半導体装置５０に比べて電極プレーンの面
積を広くすることができるため、インダクタンス特性を
向上させることができる。
【００８４】続いて、図１０乃至図１５を用いて、半導
体装置ユニットの実施例について説明する。
【００８５】図１０及び図１１は、本発明の第６実施例
となる半導体装置ユニット７０，８０を示している。第
６実施例に係る半導体装置ユニット７０，８０は上記し
た請求項８及び請求項９に該当するものである。
【００８６】図１０及び図１１に示される半導体装置ユ
ニット７０，８０は、共に第１実施例で説明した半導体
装置１０を複数個（本実施例では２個）積層したことを
特徴とするものである。
【００８７】この内、図１０に示される半導体装置ユニ
ット７０は、下部に配設された半導体装置１０Ａに設け
られている電極部材１７の封止樹脂１６より突出した部
位と、上部に配設されたた半導体装置１０Ｂに設けられ
ている半田ボール１３とを接続することにより、下部に
配設される半導体装置１０Ａと上部に配設される半導体
装置１０Ｂとの電気的接続を行う構成とされている。
【００８８】一方、図１１に示される半導体装置ユニッ
ト８０は、下部に配設された半導体装置１０Ａに設けら
れている半田ボール１３と、上部に配設されたた半導体
装置１０Ｂに設けられている半田ボール１３とを対向さ
せ、各半田ボール１３を接続することにより下部に配設
される半導体装置１０Ａと上部に配設される半導体装置
１０Ｂとの電気的接続を行う構成とされている。
【００８９】第１実施例で説明した半導体装置１０は、
電極部材１７の上端部が封止樹脂１６より突出した構成
となっているため、この電極部材１７の突出部位を接続
端子として用いることができる。よって、半導体装置１
０の上面側においてはこの電極部材１７の突出部位が接
続端子となり、背面側においては半田ボール１３が接続
端子となるため、容易に複数の半導体装置１０を積層す
ることが可能となる。
【００９０】このように、半導体装置１０（１０Ａ，１
０Ｂ）を積層して半導体装置ユニット７０，８０を構成
することにより、実装基板における１個の半導体装置の
配設スペースに複数の半導体装置１０を配設することが
可能となり、実装効率を向上させることができる。ま
た、半導体装置１０（１０Ａ，１０Ｂ）を積層するに際
し、種々の積層構造を選定することが可能となり、積層
構造選定の自由度を向上させることができる。
【００９１】尚、図示しなかったが、上記した半導体装
置１０Ａ，１０Ｂを積層する際、各半導体装置１０Ａ，
１０Ｂに設けられている電極部材１７の封止樹脂１６よ
り突出した部位同士を接合することにより、下部に配設
される半導体装置１０Ａと上部に配設される半導体装置
１０Ｂとの電気的接続を図る構成としてもよい。
【００９２】図１２及び図１３は、本発明の第７実施例
となる半導体装置ユニット９０，１００を示している。
第７実施例に係る半導体装置ユニット９０，１００は上
記した請求項１０及び請求項１１に該当するものであ
る。
【００９３】第７実施例に係る半導体装置ユニット９
０，１００は、共に第１実施例で説明した半導体装置１
０と、第２実施例で説明した半導体装置２０とを積層し
た構成とされている。
【００９４】具体的には、図１２に示す半導体装置ユニ
ット９０は、半導体装置１０に形成された電極部材１７
の封止樹脂１６より突出した部位を、半導体装置２０に
形成された孔部２３の内部に挿入した構成とされてい
る。半導体装置１０に形成された電極部材１７は、半導
体装置２０に形成された孔部２３内に挿入されることに
より半導体装置２０に設けられた電極部２２と電気的に
接続される構成とされている。よって、電極部材１７と
電極部２２とが電気的に接続されることにより、半導体
装置１０と半導体装置２０とは電気的に接続される。
【００９５】上記のように、半導体装置ユニット９０は
半導体装置１０に形成された電極部材１７を半導体装置
２０に形成された孔部２３の内部に挿入することによ
り、各半導体装置１０，２０の位置決めを行うことがで
きるため、積層処理を容易に行うことができる。
【００９６】また、図１３に示す半導体装置ユニット１
００は、図１２に示す半導体装置ユニット９０の上部に
更に第１実施例に係る半導体装置１０を積層したもので
ある。同図における最上部に位置する半導体装置１０Ｂ
と中央部に位置する半導体装置１０Ａとの電気的接続
は、図１１を用いて説明した半導体装置ユニット８０と
同様に、半田ボール１３同士を接続することにより行っ
ている。本実施例に係る半導体装置ユニット１００のよ
うに、半導体装置１０，２０は任意の個数積層する事が
可能である。
【００９７】図１４及び図１５は本発明の第８実施例で
ある半導体装置ユニット１１０，１２０を示している。
【００９８】前記した半導体装置ユニット７０〜１００
は、第１実施例に係る半導体装置１０，第２実施例に係
る半導体装置２０を複数個積層した構造としていた。し
かるに、積層する半導体装置は必ずしも上記の半導体装
置１０，２０に限定されるものではない。図１４に示さ
れる半導体装置ユニット１１０は、第１実施例に係る半
導体装置１０の上部にＱＦＰ(Quad Flat Package) タイ
プの半導体装置１１１を積層したものである。半導体装
置１１１は、半導体素子１１２，樹脂パッケージ１１
３，ガルウイング状に形成されたリード１１４等により
構成された、表面実装型の半導体装置である。
【００９９】第１実施例に係る半導体装置１０に設けら
れる電極部材１７の配設位置を、半導体装置１１１に設
けられるリード１１４の形成位置に対応させることによ
り、種類の異なる半導体装置１１１を容易に半導体装置
１０の上部に積層することができる。
【０１００】また、図１５に示される半導体装置ユニッ
ト１２０は、第１実施例に係る半導体装置１０の上部に
多数の半導体装置１２１が配設された回路基板１２２を
積層した構成とされている。このように、半導体装置１
０の上部に積層されるのは、半導体装置に限定されるも
のではなく、回路基板１２２を積層することも可能であ
り、半導体装置ユニット１２０の実装効率を更に向上さ
せることができる。
【０１０１】尚、上記した各構成の半導体装置ユニット
７０〜１２０において、第１実施例に係る半導体装置１
０，或いは第２実施例に係る半導体装置２０を用いて積
層構造を実現した実施例を示したが、第３実施例に係る
半導体装置３０を用いて積層構造を実現し、半導体装置
ユニットを構成しうることは勿論である。
【０１０２】
【発明の効果】上述の如く本発明は、下記の種々の効果
を奏するものである。
【０１０３】請求項１記載の発明によれば、電極部材を
介して封止樹脂の外部より半導体素子と電気的導通を図
ることが可能となるため、半導体装置を回路基板等に実
装した後においても電極部材を用いて半導体素子の試験
を行うことが可能となる。
【０１０４】また、請求項２記載の発明によれば、簡単
な構成で封止樹脂の外部より半導体素子と電気的な接続
を図ることができる。
【０１０５】また、請求項３記載の発明によれば、外力
印加時における他端部の変形を防止することができ、ま
た半導体装置を積層して半導体装置ユニットを形成する
ときに、孔部を位置決め孔として用いることができる。
【０１０６】また、請求項４記載の発明によれば、半導
体素子が配設された基板に加えて第２の基板を用いて電
極パターンの引き回しを行うことが可能となるため、電
極パターンの引き回しの自由度を向上させることができ
る。また、第２の基板は半導体素子が配設された基板に
比べて配線スペースを広くとることが可能であるため、
配設される電極パターンのインダクタンス特性を良好な
ものとすることができる。
【０１０７】また、請求項５記載の発明によれば、電極
部材は第２の基板により位置決めがされるため、封止樹
脂のモールド時に電極部材が封止樹脂により流れてしま
うことを防止できる。また、第２の基板も封止樹脂のモ
ールド前において電極部材により支持されるため、モー
ルド時に第２の基板を支持する治具等は必要なく封止樹
脂のモールドを容易に行うことができる。
【０１０８】また、請求項６記載の発明によれば、半導
体素子から発生する熱の放熱特性を向上することができ
る。また、放熱部材は電極部材により支持されるため、
封止樹脂のモールド時に放熱部材を支持する治具等は必
要なく封止樹脂のモールドを容易に行うことができる。
【０１０９】また、請求項７記載の発明によれば、放熱
特性及び電気的特性の双方を向上させることができる。
【０１１０】また、請求項８記載及び請求項１０の発明
によれば、実装効率を向上させることができる。
【０１１１】また、請求項９記載の発明によれば、種々
の積層構造を選定することが可能となり、積層構造選定
の自由度を向上させることができる。
【０１１２】更に、請求項１１記載の発明によれば、請
求項１または２記載の半導体装置に形成された電極部材
を請求項３記載の半導体装置に形成された孔部の内部に
挿入することにより、各半導体装置の位置決めを行うこ
とができ、積層処理を容易に行うことができる。
【図面の簡単な説明】
【図１】本発明の第１実施例である半導体装置の構成を
示す断面図である。
【図２】本発明の第２実施例である半導体装置の構成を
示す断面図である。
【図３】本発明の第３実施例である半導体装置の構成を
示す断面図である。
【図４】中間基板を拡大して示す斜視図である。
【図５】中間基板を拡大して示す断面図である。
【図６】本発明の第４実施例である半導体装置の構成を
示す断面図である。
【図７】本発明の第４実施例の変形例である半導体装置
の構成を示す断面図である。
【図８】放熱部材を拡大して示す斜視図である。
【図９】本発明の第５実施例である半導体装置の構成を
示す断面図である。
【図１０】本発明の第６実施例である半導体装置ユニッ
トの構成を示す断面図である。
【図１１】本発明の第６実施例の変形例である半導体装
置ユニットの構成を示す断面図である。
【図１２】本発明の第７実施例である半導体装置ユニッ
トの構成を示す断面図である。
【図１３】本発明の第７実施例の変形例である半導体装
置ユニットの構成を示す断面図である。
【図１４】本発明の第８実施例である半導体装置ユニッ
トの構成を示す断面図である。
【図１５】本発明の第８実施例の変形例である半導体装
置ユニットの構成を示す断面図である。
【図１６】従来の半導体装置の一例を示す断面図であ
る。
【符号の説明】
１０，１０Ａ，１０Ｂ，２０，３０，４０，５０，６０
半導体装置 １１ プリント基板 １１ａ 搭載面 １１ｂ 実装面 １２ 半導体素子 １３ 半田ボール １４ ワイヤ １５，３３ａ，３３ｂ スルーホール １６ 封止樹脂 １７，２２ 電極部材 １７ａ 電源ピン １７ｂ グランドピン １７ｃ 信号ピン １８ 回路基板 ２３ 孔部 ２４ 電極ピン ３１ 中間基板 ３１ａ，５２ グランドプレーン ３１ｅ，５３ 電源プレーン ３２，５４ 貫通孔 ４１，５１ 放熱部材 ５１ａ 突出部 ６０，７０，８０，９０，１００，１１０，１２０ 半
導体装置ユニット
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/11 25/18 Ｈ０１Ｌ 23/12 Ｊ 25/14 Ｚ

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子（１２）と、 該半導体素子（１２）を搭載面（１１ａ）に搭載すると
    共に、該搭載面（１１ａ）と反対側に位置する実装面
    （１１ｂ）に該半導体素子（１２）と電気的に接続され
    ると共に外部接続端子となる複数のボール（１３）が配
    設されてなる基板（１１）と、 該基板（１１）の搭載面（１１ａ）上に形成されてお
    り、該半導体素子（１２）を封止する封止樹脂（１６）
    とを具備する半導体装置において、 導電性部材により形成されており、下端部が該基板（１
    １）の搭載面（１１ａ）において該半導体素子（１２）
    と電気的に接続されると共に、上端部が該封止樹脂（１
    ６）の外部より電気的に接続可能な構成とされた電極部
    材（１７，２２）を配設したことを特徴とする半導体装
    置。
  2. 【請求項２】 請求項１記載の半導体装置において、 該電極部材（１７，２２）を導電性金属ピンにより形成
    し、 該導電性金属ピンが該封止樹脂（１６）を貫通するよう
    配設したことを特徴とする半導体装置。
  3. 【請求項３】 請求項１または２記載の半導体装置にお
    いて、 該電極部材（２２）の該他端部が該封止樹脂（１６）に
    形成された孔部（２３）の内部に位置するよう構成した
    ことを特徴とする半導体装置。
  4. 【請求項４】 請求項１乃至３のいずれかに記載の半導
    体装置において、 該封止樹脂（１６）の内部に電極パターン（３１ａ，３
    １ｄ）が形成されてなる第２の基板（３１）を埋設し、
    該電極部材（１７）を該第２の基板（３１）に形成され
    た該電極パターン（３１ａ，３１ｄ）に電気的に接続し
    てなることを特徴とする半導体装置。
  5. 【請求項５】 請求項４記載の半導体装置において、 該第２の基板（３１）には該電極部材（１７）を貫通さ
    せる貫通孔（３２）が形成されており、該貫通孔（３
    ２）には該電極パターン（３１ａ，３１ｄ）と該電極部
    材（１７）とを電気的に接続すると共に、該第２の基板
    （３１）と該電極部材（１７）とを相互に支持させる接
    続部（３３ａ，３３ｂ）が設けられてなることを特徴と
    する半導体装置。
  6. 【請求項６】 請求項１乃至５のいずれかに記載の半導
    体装置において、 該封止樹脂（１６）の上部に該半導体素子（１２）で発
    生する熱を放熱する放熱部材（４１，５１）を配設する
    と共に、該放熱部材（４１，５１）と該電極部材（１
    ７）とが係合する構成としたことを特徴とする半導体装
    置。
  7. 【請求項７】 請求項６記載の半導体装置において、 該放熱部材（５１）に電極パターン（５２，５３）を形
    成し、該電極部材（１７）を該放熱部材（５１）に形成
    された該電極パターン（５２，５３）に電気的に接続し
    てなることを特徴とする半導体装置。
  8. 【請求項８】 請求項１または２に記載の半導体装置
    （１０）を複数個積層した構成としたことを特徴とする
    半導体装置ユニット。
  9. 【請求項９】 請求項８記載の半導体装置ユニットにお
    いて、 下部に配設される該半導体装置（１０Ａ）と上部に配設
    される該半導体装置（１０Ｂ）との電気的接続を、 該ボール（１３）と該電極部材（１７）とが接続される
    ことにより、 または該ボール（１３）同士が接続されることにより、 または該電極部材（１７）同士が接続されることにより
    行う構成としたことを特徴とする半導体装置ユニット。
  10. 【請求項１０】 請求項１または２記載の半導体装置
    （１０）と、請求項３記載の半導体装置（２０）とを積
    層した構成としたことを特徴とする半導体装置ユニッ
    ト。
  11. 【請求項１１】 請求項１０記載の半導体装置ユニット
    において、 請求項１または２記載の半導体装置（１０）に形成され
    た該電極部材（１７）を請求項３記載の半導体装置（２
    ０）に形成された該孔部（２３）の内部に挿入すること
    により、 上記請求項１または２記載の半導体装置（１０）に形成
    された該電極部材（１７）と、上記請求項３記載の半導
    体装置（２０）に形成された該電極部材（２２）とを電
    気的に接続したことを特徴とする半導体装置ユニット。
JP6130620A 1994-06-13 1994-06-13 半導体装置及び半導体装置ユニット Withdrawn JPH07335783A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6130620A JPH07335783A (ja) 1994-06-13 1994-06-13 半導体装置及び半導体装置ユニット
US08/805,317 US5726493A (en) 1994-06-13 1997-02-24 Semiconductor device and semiconductor device unit having ball-grid-array type package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6130620A JPH07335783A (ja) 1994-06-13 1994-06-13 半導体装置及び半導体装置ユニット

Publications (1)

Publication Number Publication Date
JPH07335783A true JPH07335783A (ja) 1995-12-22

Family

ID=15038590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6130620A Withdrawn JPH07335783A (ja) 1994-06-13 1994-06-13 半導体装置及び半導体装置ユニット

Country Status (2)

Country Link
US (1) US5726493A (ja)
JP (1) JPH07335783A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168269A (ja) * 1999-12-08 2001-06-22 Denso Corp 半導体素子の実装構造および積層型回路モジュールならびに半導体素子の実装構造の製造方法
US6740964B2 (en) 2000-11-17 2004-05-25 Oki Electric Industry Co., Ltd. Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device
KR100692441B1 (ko) * 2000-12-04 2007-03-09 후지쯔 가부시끼가이샤 반도체 장치 및 반도체 장치의 제조 방법
US7224054B2 (en) 2002-07-04 2007-05-29 Fujitsu Limited Semiconductor device and system having semiconductor device mounted thereon
JP2008510304A (ja) * 2004-08-11 2008-04-03 インテル・コーポレーション ダイスタック型デバイスを提供するための方法及び装置
JP2008147628A (ja) * 2006-12-07 2008-06-26 Stats Chippac Inc 多層半導体パッケージ
JP2008235378A (ja) * 2007-03-16 2008-10-02 Nec Corp 金属ポストを有する配線基板、半導体装置及び製造方法
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
US8076765B2 (en) 2009-01-07 2011-12-13 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages including openings partially exposing connecting elements, conductive bumps, or conductive conductors
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US9538649B2 (en) 2011-09-07 2017-01-03 Murata Manufacturing Co., Ltd. Method of manufacturing module

Families Citing this family (233)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11102985A (ja) * 1997-09-26 1999-04-13 Mitsubishi Electric Corp 半導体集積回路装置
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
US6137062A (en) * 1998-05-11 2000-10-24 Motorola, Inc. Ball grid array with recessed solder balls
US7005326B1 (en) 1998-06-24 2006-02-28 Amkor Technology, Inc. Method of making an integrated circuit package
US7071541B1 (en) 1998-06-24 2006-07-04 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7112474B1 (en) 1998-06-24 2006-09-26 Amkor Technology, Inc. Method of making an integrated circuit package
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7030474B1 (en) 1998-06-24 2006-04-18 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
US6107119A (en) * 1998-07-06 2000-08-22 Micron Technology, Inc. Method for fabricating semiconductor components
JP3907845B2 (ja) * 1998-08-18 2007-04-18 沖電気工業株式会社 半導体装置
US6093029A (en) * 1998-09-08 2000-07-25 S3 Incorporated Vertically stackable integrated circuit
US6448633B1 (en) 1998-11-20 2002-09-10 Amkor Technology, Inc. Semiconductor package and method of making using leadframe having lead locks to secure leads to encapsulant
US6093969A (en) * 1999-05-15 2000-07-25 Lin; Paul T. Face-to-face (FTF) stacked assembly of substrate-on-bare-chip (SOBC) modules
US6184580B1 (en) * 1999-09-10 2001-02-06 Siliconware Precision Industries Co., Ltd. Ball grid array package with conductive leads
KR20010037247A (ko) 1999-10-15 2001-05-07 마이클 디. 오브라이언 반도체패키지
KR100403142B1 (ko) 1999-10-15 2003-10-30 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6580159B1 (en) 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US6847103B1 (en) 1999-11-09 2005-01-25 Amkor Technology, Inc. Semiconductor package with exposed die pad and body-locking leadframe
US6448106B1 (en) * 1999-11-09 2002-09-10 Fujitsu Limited Modules with pins and methods for making modules with pins
US6710454B1 (en) * 2000-02-16 2004-03-23 Micron Technology, Inc. Adhesive layer for an electronic apparatus having multiple semiconductor devices
KR100583494B1 (ko) 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
KR20020058209A (ko) 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지
US7034386B2 (en) * 2001-03-26 2006-04-25 Nec Corporation Thin planar semiconductor device having electrodes on both surfaces and method of fabricating same
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US7064009B1 (en) 2001-04-04 2006-06-20 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US7045883B1 (en) 2001-04-04 2006-05-16 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package and method of making same
US6930256B1 (en) * 2002-05-01 2005-08-16 Amkor Technology, Inc. Integrated circuit substrate having laser-embedded conductive patterns and method therefor
US6900527B1 (en) 2001-09-19 2005-05-31 Amkor Technology, Inc. Lead-frame method and assembly for interconnecting circuits within a circuit module
US7548430B1 (en) 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
US7633765B1 (en) 2004-03-23 2009-12-15 Amkor Technology, Inc. Semiconductor package including a top-surface metal layer for implementing circuit features
US9691635B1 (en) 2002-05-01 2017-06-27 Amkor Technology, Inc. Buildup dielectric layer having metallization pattern semiconductor package fabrication method
US6818973B1 (en) 2002-09-09 2004-11-16 Amkor Technology, Inc. Exposed lead QFP package fabricated through the use of a partial saw process
US7361533B1 (en) 2002-11-08 2008-04-22 Amkor Technology, Inc. Stacked embedded leadframe
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7190062B1 (en) 2004-06-15 2007-03-13 Amkor Technology, Inc. Embedded leadframe semiconductor package
US6847099B1 (en) 2003-02-05 2005-01-25 Amkor Technology Inc. Offset etched corner leads for semiconductor package
KR100548554B1 (ko) * 2003-03-04 2006-02-02 주식회사 하이닉스반도체 테스트 비이클 볼 그리드 어레이 패키지
US7001799B1 (en) 2003-03-13 2006-02-21 Amkor Technology, Inc. Method of making a leadframe for semiconductor devices
US6794740B1 (en) 2003-03-13 2004-09-21 Amkor Technology, Inc. Leadframe package for semiconductor devices
US7144517B1 (en) 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7057268B1 (en) 2004-01-27 2006-06-06 Amkor Technology, Inc. Cavity case with clip/plug for use on multi-media card
US7091594B1 (en) 2004-01-28 2006-08-15 Amkor Technology, Inc. Leadframe type semiconductor package having reduced inductance and its manufacturing method
US10811277B2 (en) 2004-03-23 2020-10-20 Amkor Technology, Inc. Encapsulated semiconductor package
US11081370B2 (en) 2004-03-23 2021-08-03 Amkor Technology Singapore Holding Pte. Ltd. Methods of manufacturing an encapsulated semiconductor device
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) * 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7553680B2 (en) * 2004-08-09 2009-06-30 Delphi Technologies, Inc. Methods to provide and expose a diagnostic connector on overmolded electronic packages
US7202554B1 (en) 2004-08-19 2007-04-10 Amkor Technology, Inc. Semiconductor package and its manufacturing method
SG120200A1 (en) * 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7217991B1 (en) 2004-10-22 2007-05-15 Amkor Technology, Inc. Fan-in leadframe semiconductor package
JP5592055B2 (ja) 2004-11-03 2014-09-17 テッセラ，インコーポレイテッド 積層パッケージングの改良
JP2006190972A (ja) * 2004-12-08 2006-07-20 Mitsubishi Electric Corp 電力用半導体装置
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
JP4541253B2 (ja) * 2005-08-23 2010-09-08 新光電気工業株式会社 半導体パッケージ及びその製造方法
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7622377B2 (en) * 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7863187B2 (en) * 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US8067267B2 (en) * 2005-12-23 2011-11-29 Tessera, Inc. Microelectronic assemblies having very fine pitch stacking
US8058101B2 (en) * 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
SG135074A1 (en) * 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) * 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US7550857B1 (en) 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US7687893B2 (en) 2006-12-27 2010-03-30 Amkor Technology, Inc. Semiconductor package having leadframe with exposed anchor pads
US7829990B1 (en) 2007-01-18 2010-11-09 Amkor Technology, Inc. Stackable semiconductor package including laminate interposer
US20080182434A1 (en) * 2007-01-25 2008-07-31 Analog Devices, Inc. Low Cost Stacked Package
US7982297B1 (en) 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
TWI335070B (en) * 2007-03-23 2010-12-21 Advanced Semiconductor Eng Semiconductor package and the method of making the same
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
SG149710A1 (en) * 2007-07-12 2009-02-27 Micron Technology Inc Interconnects for packaged semiconductor devices and methods for manufacturing such devices
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
SG150410A1 (en) * 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
JP5081578B2 (ja) * 2007-10-25 2012-11-28 ローム株式会社 樹脂封止型半導体装置
TWI394260B (zh) * 2007-10-31 2013-04-21 群成科技股份有限公司 具有多晶粒之半導體元件封裝結構及其方法
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US7888184B2 (en) * 2008-06-20 2011-02-15 Stats Chippac Ltd. Integrated circuit packaging system with embedded circuitry and post, and method of manufacture thereof
TWI473553B (zh) * 2008-07-03 2015-02-11 日月光半導體製造股份有限公司 晶片封裝結構
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8354304B2 (en) * 2008-12-05 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts embedded in photosensitive encapsulant
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US7851894B1 (en) * 2008-12-23 2010-12-14 Amkor Technology, Inc. System and method for shielding of package on package (PoP) assemblies
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US20100171206A1 (en) * 2009-01-07 2010-07-08 Chi-Chih Chu Package-on-Package Device, Semiconductor Package, and Method for Manufacturing The Same
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8003445B2 (en) * 2009-03-26 2011-08-23 Stats Chippac Ltd. Integrated circuit packaging system with z-interconnects having traces and method of manufacture thereof
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
US7960827B1 (en) 2009-04-09 2011-06-14 Amkor Technology, Inc. Thermal via heat spreader package and method
US8623753B1 (en) 2009-05-28 2014-01-07 Amkor Technology, Inc. Stackable protruding via package and method
US8222538B1 (en) 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US8471154B1 (en) 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
TWI469283B (zh) * 2009-08-31 2015-01-11 日月光半導體製造股份有限公司 封裝結構以及封裝製程
US7923304B2 (en) * 2009-09-10 2011-04-12 Stats Chippac Ltd. Integrated circuit packaging system with conductive pillars and method of manufacture thereof
US8264091B2 (en) * 2009-09-21 2012-09-11 Stats Chippac Ltd. Integrated circuit packaging system with encapsulated via and method of manufacture thereof
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US9941195B2 (en) 2009-11-10 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical metal insulator metal capacitor
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
TWI408785B (zh) * 2009-12-31 2013-09-11 日月光半導體製造股份有限公司 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8536462B1 (en) 2010-01-22 2013-09-17 Amkor Technology, Inc. Flex circuit package and method
TWI419283B (zh) * 2010-02-10 2013-12-11 日月光半導體製造股份有限公司 封裝結構
TWI411075B (zh) 2010-03-22 2013-10-01 日月光半導體製造股份有限公司 半導體封裝件及其製造方法
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8300423B1 (en) 2010-05-25 2012-10-30 Amkor Technology, Inc. Stackable treated via package and method
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8338229B1 (en) 2010-07-30 2012-12-25 Amkor Technology, Inc. Stackable plasma cleaned via package and method
US8717775B1 (en) 2010-08-02 2014-05-06 Amkor Technology, Inc. Fingerprint sensor package and method
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US20120080787A1 (en) * 2010-10-05 2012-04-05 Qualcomm Incorporated Electronic Package and Method of Making an Electronic Package
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8337657B1 (en) 2010-10-27 2012-12-25 Amkor Technology, Inc. Mechanical tape separation package and method
TWI451546B (zh) 2010-10-29 2014-09-01 日月光半導體製造股份有限公司 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US8482134B1 (en) 2010-11-01 2013-07-09 Amkor Technology, Inc. Stackable package and method
US9748154B1 (en) 2010-11-04 2017-08-29 Amkor Technology, Inc. Wafer level fan out semiconductor device and manufacturing method thereof
US8525318B1 (en) 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8535961B1 (en) 2010-12-09 2013-09-17 Amkor Technology, Inc. Light emitting diode (LED) package and method
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
TWI445155B (zh) 2011-01-06 2014-07-11 日月光半導體製造股份有限公司 堆疊式封裝結構及其製造方法
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US9721872B1 (en) 2011-02-18 2017-08-01 Amkor Technology, Inc. Methods and structures for increasing the allowable die size in TMV packages
US9013011B1 (en) 2011-03-11 2015-04-21 Amkor Technology, Inc. Stacked and staggered die MEMS package and method
KR101140113B1 (ko) 2011-04-26 2012-04-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US8653674B1 (en) 2011-09-15 2014-02-18 Amkor Technology, Inc. Electronic component package fabrication method and structure
US8633598B1 (en) 2011-09-20 2014-01-21 Amkor Technology, Inc. Underfill contacting stacking balls package fabrication method and structure
US9029962B1 (en) 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
KR101366461B1 (ko) 2012-11-20 2014-02-26 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
US20140159758A1 (en) * 2012-12-12 2014-06-12 Qualcomm Incorporated Assembly for optical backside failure analysis of package-on-package (pop) during electrical testing
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9123708B2 (en) * 2013-03-01 2015-09-01 Infineon Technologies Austria Ag Semiconductor chip package
US20140264808A1 (en) * 2013-03-15 2014-09-18 Andreas Wolter Chip arrangements, chip packages, and a method for manufacturing a chip arrangement
KR101488590B1 (ko) 2013-03-29 2015-01-30 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR101607981B1 (ko) 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
EP3043379B1 (en) * 2014-04-01 2020-08-05 Fuji Electric Co., Ltd. Semiconductor device
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9530749B2 (en) 2015-04-28 2016-12-27 Invensas Corporation Coupling of side surface contacts to a circuit platform
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US20170178990A1 (en) 2015-12-17 2017-06-22 Intel Corporation Through-mold structures
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9831155B2 (en) * 2016-03-11 2017-11-28 Nanya Technology Corporation Chip package having tilted through silicon via
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
CN106847758A (zh) * 2017-03-22 2017-06-13 成都雷电微力科技有限公司 一种功能电路模块垂直互连结构
US10636775B2 (en) * 2017-10-27 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
CN110767614B (zh) * 2019-10-10 2025-05-02 华为技术有限公司 封装结构和电子装置
CN116802795A (zh) * 2021-01-19 2023-09-22 佐佐木贝慈 电子装置及产品
EP4156253A1 (en) * 2021-09-22 2023-03-29 Infineon Technologies Austria AG Resin encapsulated semiconductor package comprising an external recess with exposed electrical contacts and a semiconductor module using the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6151948A (ja) * 1984-08-22 1986-03-14 Toshiba Corp 樹脂封止型半導体装置
JPS63300541A (ja) * 1987-05-29 1988-12-07 Nec Corp 半導体装置パッケ−ジ
JPS63301552A (ja) * 1987-06-01 1988-12-08 Nec Corp 配線基板
US5006922A (en) * 1990-02-14 1991-04-09 Motorola, Inc. Packaged semiconductor device having a low cost ceramic PGA package
KR100199261B1 (ko) * 1990-04-27 1999-06-15 가나이 쓰도무 반도체장치 및 그 제조방법 그리고 그것에 사용되는 성형장치
JPH04177862A (ja) * 1990-11-13 1992-06-25 Nec Kyushu Ltd 半導体装置用セラミックパッケージ
US5172303A (en) * 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
EP0536418B1 (en) * 1991-04-26 1999-07-28 Citizen Watch Co. Ltd. Method of manufacturing a semiconductor device terminal structure
US5102829A (en) * 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
JPH0529533A (ja) * 1991-07-23 1993-02-05 Fujitsu Ltd 半導体装置
US5334857A (en) * 1992-04-06 1994-08-02 Motorola, Inc. Semiconductor device with test-only contacts and method for making the same
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
JPH06268101A (ja) * 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US5455456A (en) * 1993-09-15 1995-10-03 Lsi Logic Corporation Integrated circuit package lid
US5468999A (en) * 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168269A (ja) * 1999-12-08 2001-06-22 Denso Corp 半導体素子の実装構造および積層型回路モジュールならびに半導体素子の実装構造の製造方法
US6740964B2 (en) 2000-11-17 2004-05-25 Oki Electric Industry Co., Ltd. Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device
US7029953B2 (en) 2000-11-17 2006-04-18 Oki Electric Industry Co., Ltd. Semiconductor package for three-dimensional mounting, fabrication method thereof, and semiconductor device
KR100692441B1 (ko) * 2000-12-04 2007-03-09 후지쯔 가부시끼가이샤 반도체 장치 및 반도체 장치의 제조 방법
US7224054B2 (en) 2002-07-04 2007-05-29 Fujitsu Limited Semiconductor device and system having semiconductor device mounted thereon
US7867818B2 (en) 2004-08-11 2011-01-11 Daewoong Suh Methods and apparatuses for providing stacked-die devices
JP2008510304A (ja) * 2004-08-11 2008-04-03 インテル・コーポレーション ダイスタック型デバイスを提供するための方法及び装置
JP2008147628A (ja) * 2006-12-07 2008-06-26 Stats Chippac Inc 多層半導体パッケージ
JP2008235378A (ja) * 2007-03-16 2008-10-02 Nec Corp 金属ポストを有する配線基板、半導体装置及び製造方法
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
US8076765B2 (en) 2009-01-07 2011-12-13 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages including openings partially exposing connecting elements, conductive bumps, or conductive conductors
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US9538649B2 (en) 2011-09-07 2017-01-03 Murata Manufacturing Co., Ltd. Method of manufacturing module

Also Published As

Publication number Publication date
US5726493A (en) 1998-03-10

Similar Documents

Publication Publication Date Title
JPH07335783A (ja) 半導体装置及び半導体装置ユニット
US7408255B2 (en) Assembly for stacked BGA packages
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
EP0862217A2 (en) Semiconductor device and semiconductor multi-chip module
JP2001077294A (ja) 半導体装置
JPH06224246A (ja) 半導体素子用高多端子化パッケージ
KR20010034154A (ko) 다수의 기판층과 적어도 하나의 반도체 칩을 가진 반도체소자 및 그의 제조 방법
KR20030018642A (ko) 스택 칩 모듈
US6094356A (en) Semiconductor device and semiconductor device module
JP2001085603A (ja) 半導体装置
US6495400B1 (en) Method of forming low profile semiconductor package
JPH1056248A (ja) プリント回路基板およびこれを備えた電子機器
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
US7310224B2 (en) Electronic apparatus with thermal module
JP3450477B2 (ja) 半導体装置及びその製造方法
JPH0922959A (ja) 半導体装置及び半導体装置ユニット
JP3076812U (ja) 配線板
JP3398556B2 (ja) 半導体装置の製造方法
JP2001319943A (ja) 半導体装置
JPH07221427A (ja) 表面実装用パッケージ及びパッケージ実装装置
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造
CN120261430A (zh) 封装结构及其形成方法
JP2003174113A (ja) 半導体装置およびその製造方法ならびに電子回路装置
KR19990033212A (ko) 리드프레임을 이용한 어레이형 반도체패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010904