JPH11105337A - 画像形成装置 - Google Patents

Abstract

(57)【要約】 【課題】 アドレス発生回路の規模を縮小化し、画像デ
ータの書き込みと読み込みの処理を高速で行うことので
きる画像形成装置を得ることを目的とする。 【解決手段】 感光体上を走査する第１および第２の露
光手段３３，３４を有し、一回の走査で同時に複数のラ
インの画像データを感光体に記録する画像形成装置であ
って、入力された画像情報に基づいてビットマップ状の
画像データを発生する画像データ発生手段３１と、この
画像データ発生手段３１で発生した画像データを、露光
手段３３，３４からそれぞれ出力される画像データ別に
選別して出力する選別手段５４と、露光手段３３，３４
に対応した第１および第２の記憶部５５ａ，５５ｂによ
り構成され、選別手段５４から出力された画像データを
記憶部５５ａ，５５ｂでそれぞれ記憶する記憶手段５５
と、記憶手段５５の画像データの入出力制御を行う入出
力制御手段５３とを備えた画像形成装置とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像を電子写真プ
ロセスを用いて記録紙上に画像を形成する画像形成装置
に関する。

【０００２】

【従来の技術】従来、パーソナルコンピュータ・ワーク
ステーションの出力端末として、種々の画像形成装置が
提案されている。電子写真プロセスを用いた画像形成装
置は帯電工程、露光工程、現像工程、転写工程、定着工
程等のプロセスを行って用紙に印字を行うものである。

【０００３】以下、従来の画像形成装置について、その
構成と動作を説明する。図１１は、従来の画像形成装置
の構成を示す概略図である。

【０００４】図１１において、画像形成装置は静電潜像
が形成される感光ドラム（感光体）１を有している。こ
の感光ドラム１は、アルミ等の金属ドラム表面の電極薄
膜上に有機光導電性物質を付着させたものからなる。

【０００５】感光ドラム１の近傍には帯電器２が配置さ
れている。帯電器２は、感光ドラム１に向けて開口した
ケーシング２ａと、このケーシング２ａ内で感光ドラム
１の幅方向に延びるタングステン等のワイヤ１３と、ケ
ーシング２ａの開口部に取り付けられたメッシュ状のグ
リッド板１４からなる。そして、感光ドラム１の回転方
向（図示する場合においては、反時計回りである矢印Ａ
方向）に沿って、感光ドラム１の表面を一様に帯電させ
る。

【０００６】画像形成装置には露光光学系５が設置され
ている。この露光光学系５は、レンズ（図示せず）や半
導体レーザ光を走査するポリゴンミラー（図示せず）等
からなり、画像データを光変調して一様に帯電された感
光ドラム１にレーザ光２０を照射して静電潜像を形成す
る。

【０００７】さらに感光ドラム１の近傍には、感光ドラ
ム１に形成された静電潜像を現像するための現像器３が
設けられている。この現像器３は、トナー１６が収納さ
れたハウジング３ａと、ハウジング３ａ内のトナー１６
を感光ドラム１上の静電潜像に供給する現像ローラ１５
とからなる。そして、現像ローラ１５によりトナー１６
が供給されることにより、静電潜像が顕像化される。

【０００８】図示するように、画像形成装置の底部には
用紙カセット９が設けられている。用紙カセット９には
用紙１７が収容されており、この用紙１７は給紙ローラ
１０により一枚ずつ取り出されて搬送路Ｒを搬送されて
行く。搬送路Ｒ上には、感光ドラム１に接触して回転す
る転写ローラ６が設けられている。転写ローラ６は感光
ドラム１に押し付けられており、感光ドラム１の表面に
現像されたトナー像はこの転写ローラ２４の押圧力で用
紙１７に転写される。

【０００９】感光ドラム１および給紙ローラ１０は駆動
モータ１２により駆動される。この駆動モータ１２には
たとえばＤＣサーボモータが用いられており、ギヤ（図
示せず）を介して感光ドラム１を定速で回転させ、更に
給紙ローラ１０を回転させて用紙１７を定速搬送する。

【００１０】転写ローラ６によりトナー像を用紙１７に
転写した後の感光ドラム１の表面に残留している電位を
除去するために、複数の発光ダイオード（図示せず）か
らなる除電器７が配置されている。この除電器７は前記
した感光ドラム１、帯電器２、現像器３とともに、着脱
可能なプロセスカートリッジ４に収容されている。

【００１１】転写ローラ６よりも後方の搬送路Ｒ上に
は、定着器８が設置されている。この定着器８はハロゲ
ンランプ（図示せず）等の熱源を含んだ加熱ローラ１８
と、この加熱ローラ１８と接触して回転する加圧ローラ
１９からなる。そして、用紙１７が回転する加熱ローラ
１８と加圧ローラ１９とに挟まれて送られることによ
り、転写されたトナー像が用紙１７に定着される。

【００１２】搬送路Ｒの終端には排紙トレイ１１が設置
されている。そして、トナー像が転写、定着された用紙
１７は排紙トレイ１１に排出される。

【００１３】次にこのような構成の画像形成装置の印字
動作について説明する。画像形成装置では、ホストコン
ピュータ（図示せず）からの印字要求に従ってＣＰＵ
（図示せず）がＤＣモータ１２を回転させ、帯電工程、
露光工程、現像工程、転写工程、定着工程等の制御を行
う。

【００１４】先ず、帯電工程において、帯電器２内のワ
イヤ１３に高圧電圧を直流的に印可してコロナ放電を行
わせ、グリット板１４に約−７００Ｖの電圧を発生させ
ることで、矢印Ａ方向に回転する感光ドラム１の表面を
−７００Ｖ程度に一様に帯電させる。

【００１５】次に露光工程において、画像処理部（図示
せず）から送信される文字や画像パターンのデータに従
って露光光学系５から照射されるレーザ光２０を変調
し、そのレーザ光２０を感光ドラム１の表面に照射す
る。レーザ光２０が照射された部分は電気伝導度が増す
ためにその部分だけ電荷が消滅して、静電潜像が形成さ
れる。

【００１６】現像工程において、現像器３はトナー１６
を−３００Ｖ程度に帯電させる。これにより、感光ドラ
ム１の静電潜像が形成された表面部分にトナーが吸着
し、ネガポジプロセスによる現像が行われる。

【００１７】転写工程において、用紙１７は給紙ローラ
１０により用紙カセット９から給紙され、搬送路Ｒを搬
送される。そして、表面に＋１０００Ｖ程度の電圧が印
可された転写ローラ６の静電的クーロン力によって、感
光ドラム１表面に吸着したトナーは用紙１７に転写され
る。なお、転写後に感光ドラム１の表面に残った残留電
位は、除電器７によって除去される。

【００１８】最後の定着工程において、定着器８内の加
圧ローラ１９の狭持圧と加熱ローラ１８の熱とにより、
転写されたトナー像が用紙１７に定着される。そして、
さらに搬送路Ｒを通って排紙トレイ１１に排出される。

【００１９】さて、近年、パーソナルコンピュータ・ワ
ークステーションの高速処理により電子写真プロセスを
用いた画像形成装置も高速化が望まれるようになった。
しかしながら、感光ドラム上を光走査するための回転多
面鏡であるポリゴンミラーの回転数が高く限界となって
いる。そこで、複数個の半導体レーザからレーザ光を同
時に照射することにより高速化を図っている。

【００２０】以下、このような複数個の半導体レーザを
備えた露光光学系を有する従来の画像形成装置の構成お
よび動作について説明する。

【００２１】図１２は、図１１の画像形成装置の露光光
学系の構成を示す概略図、図１３は図１２の露光光学系
により形成された画像データを示す説明図、図１４は図
１２の露光光学系の制御機構を示すブロック図、図１５
は図１４の入出力制御手段と記憶手段の電気的接続を示
す回路図、図１６は図１５の記憶手段に記憶される画像
データを実空間で視覚的に配列した説明図、図１７は図
１５の記憶手段に記憶される画像データのメモリマップ
を示す説明図、図１８は図１５の記憶手段に画像データ
を入出力するときの書き込み（ｗｒｉｔｅ）と読み出し
（ｒｅａｄ）のタイミングを示すタイミングチャートで
ある。

【００２２】図１２において、一様に帯電された感光ド
ラム１の表面に静電潜像を形成するためのレーザ光を照
射する第１の半導体レーザ２１および第２の半導体レー
ザ２２が設けられている。第１の半導体レーザ２１に対
応して第１のコリメータレンズ２３が、また第２の半導
体レーザ２２に対応して第２のコリメータレンズ２４が
それぞれ配置されており、各半導体レーザ２１，２２か
らのレーザ光はこれらのコリメータレンズ２３，２４に
より平行光にされる。

【００２３】コリメータレンズ２３，２４を経たレーザ
光の光路上にはビームスプリッタ２５が設置されてい
る。このビームスプリッタ２５は、第１の半導体レーザ
２１からのレーザ光を水平方向に９０度偏向するととも
に第２の半導体レーザ２２からのレーザ光をそのまま透
過して、これらのレーザ光をポリゴンミラー２６に導
く。

【００２４】ポリゴンミラー２６は高速に回転するポリ
ゴンモータ（図示せず）の軸上に配置されており、第１
の半導体レーザ２１のレーザ光および第２の半導体レー
ザ２２のレーザ光を感光ドラム１上に走査させる。

【００２５】ポリゴンミラー２６から感光ドラム１に至
るレーザ光の光路上には、各レーザ光の径を所定のサイ
ズに絞り込むｆθレンズ、および反射ミラー２８が配列
されている。

【００２６】このような露光光学系により、感光ドラム
上には図１３に示す画像データが形成される。ここで、
第１の半導体レーザ２１により２ラスタ目の画素２９
が、第２の半導体レーザ２２により１ラスタ目の画素が
形成される。そして、画素２９はＬ₁の画素径を、画素
３０はＬ₂の画素径をそれぞれ有している。

【００２７】図１４に示すように、画像形成装置は、ホ
ストコンピュータ（図示せず）からの画像情報に基づい
て画像データ（ビットマップデータ）を発生する画像デ
ータ発生手段３１を備えている。この画像データ発生手
段３１の画像データは記憶手段３２により記憶される。
記憶手段３２には入出力制御手段３９が接続されてお
り、この入出力制御手段３９により、画像データ発生手
段３１で生成された画像データは順次記憶手段３２に記
憶され、記憶された画像データは印字起動信号（図示せ
ず）に基づき選別手段４０に順次出力される。そして、
選別手段４０により、記憶手段３２からの画像データが
選別され、これが第１の画像データ出力手段３７および
第２の画像データ出力手段３８に出力される。

【００２８】第１の画像データ出力手段３７および第２
の画像データ出力手段３８により、記憶手段３２に記憶
された画像データが第１の露光手段３３および第２の露
光手段３４内の第１の半導体レーザ２１（図１２）およ
び第２の半導体レーザ２２（図１２）に変調信号として
入力される。

【００２９】第１の画像データ出力手段３７と第１の露
光手段３３、ならびに第２の画像データ出力手段３８と
第２の露光手段３４の間には、第１の半導体レーザ２１
および第２の半導体レーザ２２の露光エネルギーをそれ
ぞれ制御する第１の露光エネルギー制御手段３５および
第２の露光エネルギー制御手段３６が設けられている。
そして、これらの露光エネルギー制御手段３５，３６に
より第１の半導体レーザ２１および第２の半導体レーザ
２２における発光時間および発光パワーがそれぞれ制御
されて、第１の露光手段３３および第２の露光手段３４
からレーザ光が照射される。

【００３０】図１５に示す記憶手段３２はビットマップ
状の画像データを記憶するページメモリであり、複数の
ＤＲＡＭを用いて構成されている。そして、画像データ
発生手段３１で生成された画像データを書き込むときは
データバス４９を介してデータを入力し、選別手段４０
に画像データを出力するときはデータバス４９を介して
データを出力する入出力データバスＤＢを備えている。

【００３１】入出力制御手段３９はアドレス発生手段４
２と制御信号発生手段４３とからなる。図示するよう
に、アドレス発生手段４２は、アップカウンタ４２ａ、
加算器４２ｂおよびセレクタ４２ｃにより構成され、記
憶手段３２の入出力画像データのアドレスをａｄｄｒｅ
ｓｓ信号４４として出力する。また、制御信号発生手段
４３は、行アドレスを指定するＮＲＡＳ信号４５、列ア
ドレスを指定するＮＣＡＳ信号４６、入力を制御するＮ
ＷＥ信号４７、および出力を制御するＮＯＥ信号４８を
記憶手段３２に出力する。

【００３２】画像データ発生手段３１で発生される画像
データは、実空間で視覚的に二次元配列で表すと図１６
に示すようになる。図示するように、画像データは、行
方向にｎ画素、列方向にｍ画素、総画素数ｍ×ｎを有す
る二次元ビットマップである。

【００３３】ここで、図１６のビットマップ状の配列の
画像データをＤＲＡＭからなる記憶手段３２に記憶する
場合のアドレスと画素データの関係を示すメモリマップ
を図１７に示す。図１７では、アドレス０からｎ−１ま
でで１ラスタ目のデータを、アドレスｎから２ｎ−１ま
でで２ラスタ目のデータを、・・・、アドレス（ｍ−
１）ｎからｍｎまででｍラスタ目のデータを記憶した状
態が示されている。

【００３４】このような画像データは図１８に示すタイ
ミングで書き込みおよび読み出しが行われる。ここで、
図１８（ａ）は、画像データ発生手段３１で生成された
画像データを図１７に示すメモリマップに従って記憶手
段３２に書き込む（ｗｒｉｔｅ）場合のタイミングチャ
ートであり、ＤＲＡＭの高速ページモード・アーリライ
トサイクルモードを示すものである。また、図１８
（ｂ）は、図１７に示すメモリマップに従って記憶手段
３２に記憶している画像データを読み出す（ｒｅａｄ）
場合のタイミングチャートであり、ＤＲＡＭのリードサ
イクルを示すものである。なお、ＤＲＡＭには固有時間
単位のリフレッシュサイクルが必要であるが、図１８に
おいては省略されている。

【００３５】次に、このような構成の画像形成装置の動
作について説明する。なお、露光光学系以外は前述した
動作説明と同等であるため、説明を省略する。

【００３６】図１２において、画像データは第１の半導
体レーザ２１および第２の半導体レーザ２２により光変
調され、これらの半導体レーザ２１，２２から照射され
たレーザ光はコリメータレンズ２３，２４で平行光に調
整される。平行光にされたレーザ光はそれぞれビームス
プリッタ２５に入力される。ここで第１の半導体レーザ
２１のレーザ光は水平方向に９０度に偏向され、第２の
半導体レーザ２２のレーザ光はそのまま透過されて、と
もに高速回転するポリゴンミラー２６に入力される。そ
して、ポリゴンミラー２６の回転に応じて、第１の半導
体レーザ２１のレーザ光と第２の半導体レーザ２２のレ
ーザ光は所定の角度で走査される。

【００３７】その後、第１の半導体レーザ２１のレーザ
光と第２の半導体レーザ２２のレーザ光はｆθレンズ２
７に入力されて所定のビーム径に絞り込まれ、反射ミラ
ー２８を介して感光ドラム１上を幅方向に走査する。

【００３８】ここで、感光ドラム１は一定速度ｖｐ（ｍ
ｍ／ｓｅｃ）で周方向に回転しているため、図１３に示
すように、第２の半導体レーザ２２は画素径Ｌ₂で１ラ
スタ目を、第１の半導体レーザ２１は画素径Ｌ₁で２ラ
スタ目を同時に走査し、続いて３ラスタ目と４ラスタ目
を同時に、と２ラスタずつ順次走査して行く。これによ
り、画像データは、通常の２倍の印字速度で感光ドラム
１上に静電潜像として記録される。

【００３９】次に、第１の半導体レーザ２１および第２
の半導体レーザ２２に画像データを出力する動作につい
て説明する。

【００４０】図１４において、図示しないホストコンピ
ュータからの画像情報に基づいて、画像データ発生手段
３１は、図１６に示すｍ×ｎ画素のビットマップ状の画
像データを発生し、１ラスタ目の画像データとして
（０，０）、（０，１）、・・・、（０，ｎ−１）を順
次出力し、２ラスタ目の画像データとして（１，０）、
（１，１，）、・・・、（１，ｎ−１）を順次出力し、
以下３ラスタ目、４ラスタ目、・・・、ｍラスタ目と順
次出力する。

【００４１】このようにして画像データ発生手段３１か
ら出力された画像データは、図１５に示すデータバス４
９を介してＤＲＡＭからなる記憶手段３２に入力され
る。そして、入出力制御手段３９から出力されるａｄｄ
ｒｅｓｓ信号４４、ＮＲＡＳ信号４５、ＮＣＡＳ信号４
６、ＮＷＥ信号４７、ＮＯＥ信号４８が図１８（ａ）に
示す書き込みタイミングチャートに従って発生されるこ
とにより記憶手段３２の入力制御が行われ、図１７に示
すメモリマップ図に従って１ラスタ目の画像データが記
憶手段３２に記憶される。このようにして２ラスタ目の
画像データも高速ページモードアーリライトサイクルで
連続的に書き込まれ、３ラスタ目以降も同様にして書き
込み制御が行われることにより、ｍラスタ分の書き込み
が行われる。

【００４２】すなわち、図１５に示すアドレス発生手段
４２内のセレクタ４２ｃをアップカウンタ４２ａの出力
がそのまま取り出されるｂ側に常時接続してアップカウ
ンタ４２ａの出力をａｄｄｒｅｓｓ信号４４として出力
し、この出力されたａｄｄｒｅｓｓ信号４４の上位ｂｉ
ｔをＮＲＡＳ信号４５の立ち下がりエッジで行アドレス
として、続いてａｄｄｒｅｓｓ信号４４の下位ｂｉｔを
ＮＣＡＳ信号４６の立ち下がりエッジで列アドレスとし
てそれぞれ入力し、以降はアップカウンタ４２ａを１ず
つインクリメントしてＮＣＡＳ信号４６の立ち下がりエ
ッジのみで列アドレスを指定してメモリ内のアドレスを
０、１、２、・・・、ｎ−１のように１つずつインクリ
メントして指定し、入力画像データ信号Ｄ_inをＮＣＡＳ
信号４６の立ち下がりエッジで順次書き込み、１ラスタ
目の画像データを連続して書き込む。２ラスタ目の画像
データも同様にしてａｄｄｒｅｓｓ信号４４、ＮＲＡＳ
信号４５、ＮＣＡＳ信号４６により、メモリ内のアドレ
スを、順次ｎ、ｎ＋１、・・・、２ｎ−１のように１つ
ずつインクリメントして指定し、ＮＣＡＳ信号４６の立
ち下がりエッジで連続して順次書き込む。以降、同様に
してｍラスタ目まで順次に画像データの書き込みを行
い、図１７に示すメモリマップ図に従って画像データを
記憶する。

【００４３】このように、記憶手段３２に画像データを
書き込む場合には、ａｄｄｒｅｓｓ信号４４が１画素毎
に１ずつインクリメントしながら変化し、ＮＲＡＳ信号
４５が１ラスタ内で変化しないため、ＮＣＡＳ信号４６
のみを変化させて高速ページモードアーリライトサイク
ルで連続的な書き込み制御を行う。

【００４４】記憶手段３２は、画像データを記憶した
後、印字動作基準信号（図示せず）に基づき、記憶され
た画像データを入出力制御手段３９の出力制御により１
ラスタ目と２ラスタ目の出力画像データ信号Ｄ_outを画
素単位で交互に、具体的には、（０，０）、（１，
０）、（０，１）、（１，１）、・・・、（０，ｎ−
２）、（１，ｎ−２）、（０，ｎ−１）、（１，ｎ−
１）のように順次出力する。この出力された画像データ
は、データバス４９を介して選別手段４０に入力され
る。

【００４５】ここで、記憶手段３２内のＤＲＡＭの出力
制御は、入出力制御手段３９より出力されるａｄｄｒｅ
ｓｓ信号４４、ＮＲＡＳ信号４５、ＮＣＡＳ信号４６、
ＮＷＥ信号４７、ＮＯＥ信号４８を図１８（ｂ）に示す
読み出しタイミングチャートに従って発生して行う。す
なわち、アドレス発生手段４２内のセレクタ４２ｃをｂ
側に接続し、アップカウンタ４２ａの出力をａｄｄｒｅ
ｓｓ信号４４として出力し、出力されたａｄｄｒｅｓｓ
信号４４の上位ｂｉｔをＮＲＡＳ信号４５の立ち下がり
エッジで行アドレスとして、続いてａｄｄｒｅｓｓ信号
４４の下位ｂｉｔをＮＣＡＳ信号４６の立ち下がりエッ
ジで列アドレスとしてそれぞれ入力し、メモリ内アドレ
スの０を指定して（０，０）を読み出す。続いて、セレ
クタ４２ｃをａ側に接続し、アップカウンタ４２ａの出
力と１ラスタ画素数ｎを加算器４２ｂで加算した出力値
０＋ｎをａｄｄｒｅｓｓ信号４４として出力し、出力さ
れたａｄｄｒｅｓｓ信号４４の上位ｂｉｔをＮＲＡＳ信
号４５の立ち下がりエッジで行アドレスとして、続いて
ａｄｄｒｅｓｓ信号４４の下位ｂｉｔをＮＣＡＳ信号４
６の立ち下がりエッジで列アドレスとしてそれぞれ入力
し、メモリ内アドレスの０＋ｎを指定して（１，０）を
読み出す。以降、上記した動作を、アップカウンタ４２
ａを１ずつインクリメントしながら行い、順次メモリ内
のアドレスを０、ｎ、１、ｎ＋１、・・・、ｎ−１、２
ｎ−１のように１画素おきにインクリメントして、１ラ
スタ目と２ラスタ目の画像データ信号を画素単位で交互
に、具体的には、（０，０）、（１，０）、（０，
１）、（１，１）、・・・、（０，ｎ−２）、（１，ｎ
−２）、（０，ｎ−１）、（１，ｎ−１）のように順次
出力する。続いて、３ラスタ目と４ラスタ目について、
順次メモリ内のアドレスを２ｎ、３ｎ、２ｎ＋１、３ｎ
＋１、・・・、３ｎ−１、４ｎ−１のように１画素おき
にインクリメントして上記動作を繰り返して、３ラスタ
目と４ラスタ目の画像データを画素単位で交互に、具体
的には、（２，０）、（３，０）、（２，１）、（３，
１）、・・・、（２，ｎ−２）、（３，ｎ−２）、
（２，ｎ−１）、（３，ｎ−１）のように順次出力す
る。以降同様にして、５ラスタ目と６ラスタ目、・・
・、（ｍ−１）ラスタ目とｍラスタ目（ｍは偶数）を順
次出力する。

【００４６】このように、従来の画像形成装置では、記
憶手段３２に記憶された画像データを読み出す場合に
は、ａｄｄｒｅｓｓ信号４４が１画素おきにｎずつ大き
く変化し、ＮＲＡＳ信号４５も画素毎あるいは数画素毎
に変化するため、ＮＣＡＳ信号４６とＮＲＡＳ信号４５
の両方でメモリ内のアドレスを指定しなければならず
（上記した読み込みタイミングでは、１画素毎にＮＣＡ
Ｓ信号４６とＮＲＡＳ信号４５の両方でメモリ内のアド
レスを指定している）、書き込み制御の場合のように高
速ページモードで連続して読み出すことが困難になる。

【００４７】記憶手段３２から出力された画像データ
は、選別手段４０において偶数番目と奇数番目の画素に
選別されてラスタ毎の画像データになる。奇数番目
（１、３、・・・）の画素は奇数ラスタの画像データと
してデータバス５１を介して第２の画像データ出力手段
３８に、偶数番目（２、４、・・・）の画素は偶数ラス
タの画像データとしてデータバス５２を介して第１の画
像データ出力手段３７に出力される。

【００４８】第１の画像データ出力手段３７は入力され
た偶数ラスタ目の偶数ラスタデータをパラレル−シリア
ル変換し、発光信号として第１の露光エネルギー制御手
段３５に順次出力する。同様に、第２の画像データ出力
手段３８は奇数ラスタ目の奇数ラスタデータをシリアル
画像データとして第２の露光エネルギー制御手段３６に
順次出力する。そして、第１の露光エネルギー制御手段
３５および第２の露光エネルギー制御手段３６により、
所定の発光時間および発光パワーで第１の露光手段３３
内の第１の半導体レーザ２１および第２の露光手段３４
内の第２の半導体レーザ２２を制御して、レーザ発光信
号に応じて第１の半導体レーザ２１および第２の半導体
レーザ２２を変調する。通常、画像データに応じて半導
体レーザをビデオクロックｆ（図示せず）の時間だけ発
光させて所定のドットサイズを形成する。

【００４９】このようにして、図１３に示すように、画
素径Ｌ₂の第２の半導体レーザ２２の画素３０で１ラス
タ目を、画素径Ｌ₁の第１の半導体レーザ２１の画素２
９で２ラスタ目を同時に走査し、続いて３ラスタ目と４
ラスタ目を走査し、以下このようにして順次走査するこ
とで、通常の２倍の印字速度で感光ドラム１上に画像デ
ータが静電潜像として記録される。

【００５０】

【発明が解決しようとする課題】以上説明したように、
ビットマップ状の画像データをラスタ単位で順次記憶手
段に記憶してこれを読み出す従来の画像形成装置では、
記憶手段から複数の半導体レーザに対応する画像データ
を読み出す場合に、第１の半導体レーザに出力する画像
データに対して第２の半導体レーザに出力する画像デー
タは、メモリのアドレスを１ラスタ内の画素分ほどイン
クリメントして出力しなければなない。

【００５１】これにより、メモリのアドレス操作が煩雑
になってアドレス発生回路の規模が膨らむとともに、メ
モリの読み出しを連続して行えずに画像データの読み出
しサイクルが大きくなることから処理スピードも低下し
てしまう。

【００５２】そこで、本発明は、煩雑なアドレス操作を
なくしてアドレス発生回路の規模を縮小化することので
きる画像形成装置を提供することを目的とする。

【００５３】また、本発明は、画像データの書き込みと
読み込みの処理を高速で行うことのできる画像形成装置
を提供することを目的とする。

【００５４】

【課題を解決するための手段】この課題を解決するため
に、本発明は、画像データを光変調して感光体上を走査
する複数の露光手段を有し、複数の露光手段の一回の走
査で同時に複数のラインの画像データを感光体に記録す
る画像形成装置であって、入力された画像情報に基づい
てビットマップ状の画像データを発生する画像データ発
生手段と、画像データ発生手段で発生した画像データ
を、複数の露光手段からそれぞれ出力される画像データ
別に選別して出力する選別手段と、露光手段と同数の記
憶部により構成され、選別手段から出力された画像デー
タを露光手段に対応した記憶部で記憶する記憶手段と、
記憶手段の画像データの入出力制御を行う入出力制御手
段とを備えたものである。

【００５５】これにより、煩雑なアドレス操作がなくな
ってアドレス発生回路の規模が縮小化される。また、画
像データの書き込みと読み込みの処理を高速で行うこと
ができる。

【００５６】また、本発明は、画像データを光変調して
感光体上を走査する複数の露光手段を有し、複数の露光
手段の一回の走査で同時に複数のラインの画像データを
感光体に記録する画像形成装置であって、入力される画
像情報に基づいてビットマップ状の画像データを発生す
る画像データ発生手段と、画像データ発生手段で発生し
た画像データのうち、任意の一つ以外の露光手段から出
力される画像データをライン毎に記憶する第１の記憶手
段と、画像データ発生手段で発生した画像データおよび
第１の記憶手段から出力された画像データを画素単位で
交互に選別して出力する第１の選別手段と、第１の選別
手段から出力された画像データを一回に走査されるライ
ン単位で記憶する第２の記憶手段と、第２の記憶手段か
ら出力された画像データを、複数の露光手段からそれぞ
れ出力される画像データ別に選別して出力する第２の選
別手段と、第１の記憶手段と第２の記憶手段の画像デー
タの入出力制御を行う入出力制御手段とを備えたもので
ある。

【００５７】これにより、煩雑なアドレス操作がなくな
ってアドレス発生回路の規模が縮小化される。また、画
像データの書き込みと読み込みの処理を高速で行うこと
ができる。

【００５８】

【発明の実施の形態】本発明の請求項１に記載の発明
は、画像データを光変調して感光体上を走査する複数の
露光手段を有し、複数の露光手段の一回の走査で同時に
複数のラインの画像データを感光体に記録する画像形成
装置であって、入力された画像情報に基づいてビットマ
ップ状の画像データを発生する画像データ発生手段と、
画像データ発生手段で発生した画像データを、複数の露
光手段からそれぞれ出力される画像データ別に選別して
出力する選別手段と、露光手段と同数の記憶部により構
成され、選別手段から出力された画像データを露光手段
に対応した記憶部で記憶する記憶手段と、記憶手段の画
像データの入出力制御を行う入出力制御手段とを備えた
ものであり、煩雑なアドレス操作がなくなってアドレス
発生回路の規模が縮小化されるという作用を有する。ま
た、画像データの書き込みと読み込みの処理を高速で行
うことができるという作用を有する。

【００５９】本発明の請求項２に記載の発明は、画像デ
ータを光変調して感光体上を走査する複数の露光手段を
有し、複数の露光手段の一回の走査で同時に複数のライ
ンの画像データを感光体に記録する画像形成装置であっ
て、入力される画像情報に基づいてビットマップ状の画
像データを発生する画像データ発生手段と、画像データ
発生手段で発生した画像データのうち、任意の一つ以外
の露光手段から出力される画像データをライン毎に記憶
する第１の記憶手段と、画像データ発生手段で発生した
画像データおよび第１の記憶手段から出力された画像デ
ータを画素単位で交互に選別して出力する第１の選別手
段と、第１の選別手段から出力された画像データを一回
に走査されるライン単位で記憶する第２の記憶手段と、
第２の記憶手段から出力された画像データを、複数の露
光手段からそれぞれ出力される画像データ別に選別して
出力する第２の選別手段と、第１の記憶手段と第２の記
憶手段の画像データの入出力制御を行う入出力制御手段
とを備えたものであり、煩雑なアドレス操作がなくなっ
てアドレス発生回路の規模が縮小化されるという作用を
有する。また、画像データの書き込みと読み込みの処理
を高速で行うことができるという作用を有する。

【００６０】以下、本発明の実施の形態について、図１
から図１０を用いて説明する。なお、これらの図面にお
いて同一の部材には同一の符号を付しており、また、重
複した説明は省略されている。

【００６１】（実施の形態１）図１は本発明の実施の形
態１による画像形成装置における露光光学系の制御機構
を示すブロック図、図２は図１の露光光学系における入
出力制御手段と記憶手段の電気的接続を示す回路図、図
３は図２の記憶手段に画像データを入力するときの書き
込み（ｗｒｉｔｅ）のタイミングを示すタイミングチャ
ート、図４は図２の記憶手段から画像データを出力する
ときの読み出し（ｒｅａｄ）のタイミングを示すタイミ
ングチャート、図５は図２の記憶手段に記憶される画像
データのメモリマップを示す説明図である。なお、本実
施の形態において、画像形成装置の全体構成およびその
露光光学系の構成は図１１および図１２に示す従来のも
のと同一であるため、ここでは図示および説明は省略す
る。

【００６２】図１に示すように、本実施の形態の画像形
成装置は、ホストコンピュータ（図示せず）からの画像
情報に基づいて画像データ（ビットマップデータ）を発
生する画像データ発生手段３１を備えている。この画像
データ発生手段３１の画像データは、選別手段５４を介
して記憶手段５５により記憶される。記憶手段５５は複
数のＤＲＡＭで構成される第１の記憶部５５ａと、同じ
く複数のＤＲＡＭで構成される第２の記憶部５５ｂとを
備えており、それぞれ後述する第１の露光手段３３と第
２の露光手段３４とに出力する画像データを記憶する。

【００６３】画像データ発生手段３１と記憶手段５５と
の間に設けられた選別手段５４は、画像データ発生手段
３１で発生した画像データを、第１の露光手段３３およ
び第２の露光手段３４それぞれに出力する画像データ別
に選別して第１の記憶部５５ａと第２の記憶部５５ｂと
に出力する。

【００６４】それぞれの記憶部５５ａ，５５ｂには入出
力制御手段５３が接続されている。そして、入出力制御
手段５３により、画像データ発生手段３１で生成されて
選別手段５４に選別された画像データは記憶部５５ａ，
５５ｂに記憶され、また、記憶部５５ａ，５５ｂに記憶
された画像データは印字動作基準信号（図示せず）に基
づき、それぞれ第１の画像データ出力手段３７と第２の
画像データ出力手段３８に出力される。

【００６５】第１の画像データ出力手段３７および第２
の画像データ出力手段３８により、記憶手段５５の記憶
部５５ａ，５５ｂに記憶された画像データが第１の露光
手段３３および第２の露光手段３４内の第１の半導体レ
ーザ２１（図１２）および第２の半導体レーザ２２（図
１２）に変調信号として入力される。

【００６６】第１の画像データ出力手段３７と第１の露
光手段３３、ならびに第２の画像データ出力手段３８と
第２の露光手段３４の間には、第１の半導体レーザ２１
および第２の半導体レーザ２２の露光エネルギーをそれ
ぞれ制御する第１の露光エネルギー制御手段３５および
第２の露光エネルギー制御手段３６が設けられている。
そして、これらの露光エネルギー制御手段３５，３６に
より第１の半導体レーザ２１および第２の半導体レーザ
２２における発光時間および発光パワーがそれぞれ制御
されて、第１の露光手段３３および第２の露光手段３４
からレーザ光が照射される。

【００６７】図２に示すように、選別手段５４はセレク
タ回路からなり、画像データ発生手段３１で生成して入
力される画像データが奇数ラインのときは、データバス
５７を介して第２の記憶部５５ｂから第２の画像データ
出力手段３８につながるｂ側に接続し、偶数ラインのと
きは、データバス５６を介して第１の記憶部５５ａから
第１の画像データ出力手段３７につながるａ側に接続す
る。また、画像データ発生手段３１から画像データの入
力がないときはａ側にもｂ側にも接続しない。

【００６８】記憶部５５ａ，５５ｂは、選別手段５４よ
り入力されるビットマップ状の画像データを記憶するペ
ージメモリであり、前述のようにＤＲＡＭを用いて構成
され、データバス５６，５７によって画像データの入出
力が行われる。

【００６９】入出力制御手段５３はアップカウンタ５３
ａと制御信号発生手段４３とからならなる。アップカウ
ンタ５３ａは、記憶部５５ａ，５５ｂの入出力画像デー
タのアドレスをａｄｄｒｅｓｓ信号５８として出力す
る。また、制御信号発生手段５３ｂは、行アドレスを指
定するＮＲＡＳ信号５９、列アドレスを指定するＮＣＡ
Ｓ信号６０、記憶部５５ａ，５５ｂの入力をそれぞれ制
御するＮＷＥａ信号６１ａ，ＮＷＥｂ信号６１ｂ、およ
び出力を制御するＮＯＥ信号６２を記憶部５５ａ，５５
ｂに出力する。

【００７０】なお、図２に示すように、ＮＷＥａ信号６
１ａとＮＷＥｂ信号６１ｂ以外の制御信号であるＮＲＡ
Ｓ信号５９、ＮＣＡＳ信号６０、ＮＯＥ信号６２および
ａｄｄｒｅｓｓ信号５８は、第１の記憶部５５ａおよび
第２の記憶部５５ｂに共通に使用される。

【００７１】次に第１の半導体レーザ２１および第２の
半導体レーザ２２に画像データを出力する動作について
説明する。

【００７２】図１において、図示しないホストコンピュ
ータからの画像情報に基づいて、画像データ発生手段３
１は、既に説明した図１６に示すｍ×ｎ画素のビットマ
ップ状の画像データを発生し、１ラスタ目の画像データ
として（０，０）、（０，１）、・・・、（０，ｎ−
１）を順次出力し、２ラスタ目の画像データとして
（１，０）、（１，１，）、・・・、（１，ｎ−１）を
順次出力し、以下３ラスタ目、４ラスタ目、・・・、ｍ
ラスタ目と順次出力する。

【００７３】このようにして画像データ発生手段３１か
ら出力された画像データは、図２に示すデータバス４９
を介して選別手段５４に入力される。そして、選別手段
５４では、入力された画像データが奇数ラスタの場合に
はｂ側に、偶数ラスタの場合にはａ側に接続し、それぞ
れデータバス５７，５６を介して記憶部５５ｂ，５５ａ
に出力される。そして、入出力制御手段５３から出力さ
れるａｄｄｒｅｓｓ信号５８、ＮＲＡＳ信号５９、ＮＣ
ＡＳ信号６０、ＮＷＥａ信号６１ａ、ＮＷＥｂ信号６１
ｂ、ＮＯＥ信号６２が図３に示す書き込みタイミングチ
ャートに従って発生されることにより記憶部５５ｂ，５
５ａの入力制御が行われ、図５に示すメモリマップ図に
従って画像データが記憶部５５ｂ，５５ａに記憶され
る。

【００７４】ここで、図３に示す書き込みタイミングチ
ャートは、１ラスタ目と２ラスタ目の画像データを第２
の記憶部５５ｂと第１の記憶部５５ａにそれぞれ書き込
む場合のものであるが、同様にして、３ラスタ目と４ラ
スタ目の画像データを高速ページモードアーリライトサ
イクルで連続的に書き込み、５ラスタ目と６ラスタ目以
降も同様にして２ライン単位で書き込み制御を行うこと
によりｍライン分の書き込みを行うことができる。

【００７５】すなわち、１ラスタ目の画像データが入力
されると、選別手段５４をｂ側に接続してＮＷＥｂ信号
６１ｂのみをアサートし、アップカウンタ５３ａの出力
をａｄｄｒｅｓｓ信号５８として出力し、出力されたａ
ｄｄｒｅｓｓ信号５８の上位ｂｉｔをＮＲＡＳ信号５９
の立ち下がりエッジで行アドレスとして、続いてａｄｄ
ｒｅｓｓ信号５８の下位ｂｉｔをＮＣＡＳ信号６０の立
ち下がりエッジで列アドレスとしてそれぞれ入力し、以
降はアップカウンタ５３ａを１ずつインクリメントして
ＮＣＡＳ信号６０の立ち下がりエッジのみで列アドレス
を指定してメモリ内のアドレスを０、１、２、・・・、
ｎ−１のように１つずつインクリメントして指定し、入
力画像データ信号Ｄ_in４９をＮＣＡＳ信号６０の立ち下
がりエッジで順次書き込み、１ラスタ目の画像データを
連続して書き込む。続いて、２ラスタ目の画像データが
入力されると、今度は選別手段５４をａ側に接続してＮ
ＷＥａ信号６１ａのみをアサートし、ａｄｄｒｅｓｓ信
号５８、ＮＲＡＳ信号５９、ＮＣＡＳ信号６０により、
メモリ内のアドレスを、同様に０、１、２、・・・、ｎ
−１のように１つずつインクリメントして指定し、ＮＣ
ＡＳ信号６０の立ち下がりエッジで連続して順次書き込
む。

【００７６】３ラスタ目と４ラスタ目の画像データが入
力されると、アップカウンタ５３ａに初期値をｎだけ加
算した値をロードして、ｎ、ｎ＋１、・・・、２ｎ−１
のように１つずつインクリメントして指定し、他は同様
な制御でＮＣＡＳ信号６０の立ち下がりエッジで連続し
て順次書き込みを行う。以降ｍ−１ラスタ目とｍラスタ
目まで同様にして画像データの書き込みを行い、図５に
示すメモリマップ図に従って画像データを記憶する。

【００７７】このように、記憶部５５ａ，５５ｂ内のＤ
ＲＡＭに画像データを書き込む場合には、ａｄｄｒｅｓ
ｓ信号５８が１画素毎に１ずつインクリメントしながら
変化し、ＮＲＡＳ信号５９が１ラスタ内で変化しないた
め、ＮＣＡＳ信号６０のみを変化させて高速ページモー
ドアーリライトサイクルで連続的な書き込み制御が行わ
れる。

【００７８】画像データを記憶部５５ｂ，５５ａに記憶
した後、印字動作基準信号（図示せず）に基づいた入出
力制御手段５３の出力制御により、記憶した画像データ
のうち１ラスタ目と２ラスタ目の画像データを並列に、
具体的には、第２の記憶部５５ｂから（０，０）、
（０，１）、・・・、（０，ｎ−２）、（０，ｎ−１）
を、第１の記憶部５５ａから（１，０）、（１，１）、
・・・、（１，ｎ−２）、（１，ｎ−１）を順次出力す
る。出力された画像データは、データバス５７を介して
第２の画像データ出力手段３８に、データバス５６を介
して第１の画像データ出力手段３７にそれぞれ入力され
る。

【００７９】記憶手段５５内の第２の記憶部５５ｂと第
１の記憶部５５ａの出力制御は、入出力制御手段５３よ
り出力されるａｄｄｒｅｓｓ信号５８、ＮＲＡＳ信号５
９、ＮＣＡＳ信号６０、ＮＷＥａ信号６１ａ、ＮＷＥｂ
信号６１ｂ、ＮＯＥ信号６２を図４に示す読み出しタイ
ミングチャートに従って発生して行う。

【００８０】すなわち、図４の高速ページモードリード
サイクルに示すように、アップカウンタ５３ａの出力を
ａｄｄｒｅｓｓ信号５８として出力し、出力されたａｄ
ｄｒｅｓｓ信号５８の上位ｂｉｔをＮＲＡＳ信号５９の
立ち下がりエッジで行アドレスとし、続いてａｄｄｒｅ
ｓｓ信号５８の下位ｂｉｔをＮＣＡＳ信号６０の立ち下
がりエッジで列アドレスとしてそれぞれ入力し、メモリ
内アドレスの０を指定して第２の記憶部５５ｂから
（０，０）を、第１の記憶部５５ａから（１，０）を読
み出す。以降、アップカウンタ５３ａを１ずつインクリ
メントしながら、順次メモリ内のアドレスを１、２、・
・・、ｎ−１のように１画素ずつインクリメントしてＮ
ＣＡＳ信号６０の立ち下がりエッジで連続して順次読み
出し、１ラスタ目と２ラスタ目の画像データ信号Ｄ_out
５７、Ｄ_out５６を並列に、具体的には、第２の記憶部
５５ｂから（０，１）、（０，２）、・・・、（０，ｎ
−２）、（０，ｎ−１）を、第１の記憶部５５ａから
（１，１）、（１，２）、・・・、（１，ｎ−２）、
（１，ｎ−１）をそれぞれ読み出す。

【００８１】続いて、３ラスタ目と４ラスタ目につい
て、順次メモリ内のアドレスをｎ、ｎ＋１、・・・、２
ｎ−１のように１画素ずつインクリメントして上記動作
を繰り返して、３ラスタ目と４ラスタ目の画像データを
並列に、具体的には、第２の記憶部５５ｂから（２，
０）、（２，１）、・・・、（２，ｎ−２）、（２，ｎ
−１）を、第１の記憶部５５ａから（３，０）、（３，
１）、・・・、（３，ｎ−２）、（３，ｎ−１）のよう
に順次出力する。以降同様にして、５ラスタ目と６ラス
タ目、・・・、（ｍ−１）ラスタ目とｍラスタ目（ｍは
偶数）を順に並列に出力する。

【００８２】第１の画像データ出力手段３７は、入力さ
れた偶数ラスタ目の画像データ５６をパラレル−シリア
ル変換し、発光信号として第１の露光エネルギー制御手
段３５に順次出力する。同様にして、第２の画像データ
出力手段３８は、奇数ラスタ目の画像データ５７をシリ
アル画像データとして第２の露光エネルギー制御手段３
６に順次出力する。そして、第１の露光エネルギー制御
手段３５および第２の露光エネルギー制御手段３６によ
り、所定の発光時間および発光パワーで第１の露光手段
３３内の第１の半導体レーザ２１および第２の露光手段
３４内の第２の半導体レーザ２２を制御して、レーザ発
光信号に応じて第１の半導体レーザ２１および第２の半
導体レーザ２２を変調する。通常、画像データに応じて
半導体レーザをビデオクロックｆ（図示せず）の時間だ
け発光させて所定のドットサイズを形成させる。

【００８３】このようにして、図１３に示すように、画
素径Ｌ₂の第２の半導体レーザ２２の画素３０で１ラス
タ目を、画素径Ｌ₁の第１の半導体レーザ２１の画素２
９で２ラスタ目を同時に走査し、続いて３ラスタ目と４
ラスタ目を走査し、以下このようにして順次走査するこ
とにより、通常の２倍の印字速度で感光ドラム上に画像
データが静電潜像として形成される。

【００８４】このように、本実施の形態によれば、画像
データ発生手段３１で発生した画像データを、第１の露
光手段３３および第２の露光手段３４からそれぞれ出力
される画像データ別に選別手段３４で選別して出力し、
これを記憶手段５５内の第１の記憶部５５ａおよび第２
の記憶部５５ｂに記憶している。したがって、第１およ
び第２の記憶部５５ａ，５５ｂに記憶された画像データ
を読み出してそれぞれ第１および第２の露光手段３３，
３４に出力する場合には、ａｄｄｒｅｓｓ信号５８が１
画素毎に１ずつインクリメントしながら変化しているの
で、ＮＲＡＳ信号５９が１ラスタ内で変化しないため、
ＮＣＡＳ信号６０のみを変化させることにより高速ペー
ジモードリードサイクルで連続的な読み出し制御を行う
ことができる。

【００８５】これにより、画像データの記憶部５５ａ，
５５ｂへの書き込みが高速ページモードアーリライトサ
イクルで行われるのみならず、記憶部５５ａ，５５ｂか
らの読み出しも高速ページモードリードサイクルで行わ
れる。よって、煩雑なアドレス操作がなくなってアドレ
ス発生回路の規模が縮小化される。また、画像データの
書き込みと読み込みの処理を高速で行うことができる。

【００８６】（実施の形態２）図６は本発明の実施の形
態２による画像形成装置における露光光学系の制御機構
を示すブロック図、図７は図６の露光光学系における入
出力制御手段と記憶手段の電気的接続を示す回路図、図
８は図７の記憶手段に画像データを入力するときの書き
込み（ｗｒｉｔｅ）タイミングを示すタイミングチャー
ト、図９は図７の記憶手段から画像データを出力すると
きの読み出し（ｒｅａｄ）タイミングを示すタイミング
チャート、図１０は図７の記憶手段に記憶されている画
像データのメモリマップを示す説明図である。なお、本
実施の形態においても、画像形成装置の全体構成および
その露光光学系の構成は図１１および図１２に示す従来
のものと同一であるため、ここでは図示および説明は省
略する。

【００８７】図６に示すように、本実施の形態の画像形
成装置においても、ホストコンピュータ（図示せず）か
らの画像情報に基づいて画像データ（ビットマップデー
タ）を発生する画像データ発生手段３１を備えている。
この画像データ発生手段３１の画像データのうち奇数ラ
スタ目の画像データは、第１の記憶手段６３により選択
的に記憶される。画像データ発生手段３１と第１の記憶
手段６３には第１の選別手段６５が接続されており、画
像データ発生手段３１で発生した偶数ラスタ目の画像デ
ータと第１の記憶手段６３で記憶された奇数ラスタ目の
画像データは、この第１の選別手段６５に入力されて画
素単位で交互に出力される。

【００８８】さらに、第１の選別手段６５には第２の記
憶手段６４が接続されており、第１の選別手段６５から
出力された画像データは、第２の記憶手段に記憶され
る。そして、第２の記憶手段６４には第２の選別手段６
６が接続され、第２の記憶手段６４から順次出力される
画像データを選別し、第１の画像データ出力手段３７お
よび第２の画像データ出力手段３８に出力する。

【００８９】第１の記憶手段および第２の記憶手段には
入出力制御手段５３が接続されている。そして、入出力
制御手段５３により、画像データ発生手段３１で生成さ
れた奇数ラスタ目の画像データのみが第１の記憶手段６
３に書き込まれ、画像データ発生手段３１で生成された
偶数ラスタ目の画像データおよび第１の記憶手段６３に
記憶された奇数ラスタ目の画像データが読み出されて第
２の記憶手段６４に書き込まれ、また、第２の記憶手段
６４に記憶された奇数ラスタ目および偶数ラスタ目の画
像データが印字動作基準信号（図示せず）に基づき第２
の選択手段に出力される。

【００９０】第１の画像データ出力手段３７および第２
の画像データ出力手段３８により、第２の選別手段６６
に選別された画像データが第１の露光手段３３および第
２の露光手段３４内の第１の半導体レーザ２１（図１
２）および第２の半導体レーザ２２（図１２）に変調信
号として入力される。

【００９１】第１の画像データ出力手段３７と第１の露
光手段３３、第２の画像データ出力手段３８と第２の露
光手段３４の間には、第１の半導体レーザ２１および第
２の半導体レーザ２２の露光エネルギーをそれぞれ制御
する第１の露光エネルギー制御手段３５および第２の露
光エネルギー制御手段３６が設けられている。そして、
これらの露光エネルギー制御手段３５，３６により第１
の半導体レーザ２１および第２の半導体レーザ２２にお
ける発光時間および発光パワーがそれぞれ制御されて、
第１の露光手段３３および第２の露光手段３４からレー
ザ光が照射される。

【００９２】図７に示すように、画像データ発生手段３
１で生成された画像データは、第１の選別手段６５につ
ながるデータバス６９およびバッファ６７を介して第１
の記憶手段６３につながるデータバス６８に出力され
る。ここで、バッファ６７は画像データ発生手段３１か
ら出力される画像データが奇数ラスタ目のデータの場合
のみデータバス６９をデータバス６８に接続し、それ以
外の場合は遮断するように制御する。また、第１の記憶
手段６３はラインメモリであり、ＤＲＡＭにより構成さ
れ、画像データ発生手段３１から出力される画像データ
が奇数ラスタ目のときは、その１ラスタ分の画像データ
を記憶し、偶数ラスタ目のときは記憶している画像デー
タを第１の選別手段６５に出力する。

【００９３】第１の選別手段６５はセレクタ回路からな
り、画像データ発生手段３１からデータバス６９に入力
される画像データが偶数ラスタ目のときに、ａ側に入力
される奇数ラスタ目のデータバス６８の画像データと、
ｂ側に入力される偶数ラスタ目のデータバス６９の画像
データを画素毎にセレクトしてデータバス７０に出力す
る。

【００９４】第２の記憶手段６４は第１の選別手段６５
から出力される画像データを記憶するページメモリで、
ＤＲＡＭにより構成され、入出力データバス７０を介し
て画像データの入出力を行う。そして、第２の選別手段
６６はセレクタ回路であり、第２の記憶手段６４から順
次出力される画像データを選別して第１の画像データ出
力手段３７および第２の画像データ出力手段３８に出力
する。

【００９５】入出力制御手段５３はアップカウンタ５３
ａ，５３ｃおよび制御信号発生手段５３ｂからなる。ア
ップカウンタ５３ａ，５３ｃは、それぞれ第１の記憶手
段６３および第２の記憶手段６４の入出力画像データの
アドレスをａｄｄｒｅｓｓ信号５８ａ，５８ｂとして出
力する。また、制御信号発生手段５３ｂは、第１の記憶
手段６３および第２の記憶手段６４に対して、行アドレ
スを指定するＮＲＡＳ信号５９ａ，５９ｂ、列アドレス
を指定するＮＣＡＳ信号６０ａ，６０ｂ、入力を制御す
るＮＷＥ信号６１ａ，６１ｂ、出力を制御するＮＯＥ信
号６２ａ，６２ｂの制御信号を出力する。

【００９６】次に第１の半導体レーザ２１および第２の
半導体レーザ２２に画像データを出力する動作について
説明する。

【００９７】図６において、ホストコンピュータ（図示
せず）からの画像情報に基づいて、画像データ発生手段
３１は既に説明した図１６に示すｍ×ｎ画素のビットマ
ップ状の画像データを発生し、１ラスタ目の画像データ
として（０，０）、（０，１）、・・・、（０，ｎ−
１）を順次出力し、２ラスタ目の画像データとして
（１，０）、（１，１，）、・・・、（１，ｎ−１）を
順次出力し、以下３ラスタ目、４ラスタ目、・・・、ｍ
ラスタ目と順次出力する。

【００９８】このようにして画像データ発生手段３１か
ら出力された画像データは、図７に示すデータバス６９
に出力され、奇数ラスタ目の画像データのときはバッフ
ァ６７を介してデータバス６８に接続された第１の記憶
手段６３に入力される。そして、入出力制御手段５３に
より出力されるａｄｄｒｅｓｓ信号５８ａ、ＮＲＡＳ信
号５９ａ、ＮＣＡＳ信号６０ａ、ＮＷＥ信号６１ａ、Ｎ
ＯＥ信号６２ａが図８に示す書き込みタイミングチャー
トに従って発生して入力制御を行うことで、奇数ラスタ
目の画像データが記憶される。

【００９９】また、画像データ発生手段３１から偶数ラ
スタ目の画像データが出力されたときは、バッファ６７
によりデータバス６９とデータバス６８とが遮断され、
当該画像データは第１の選別手段６５のｂ側のみに入力
される。これと同時に、第１の記憶手段６３に記憶され
ている１ライン前の奇数ライン目の画像データがａ側に
出力される。そして、第１の選別手段６５では、ａ側に
入力された奇数ラスタ目の画像データと、ｂ側に入力さ
れた偶数ラスタ目の画像データを画素単位で交互にセレ
クトしてデータバス７０に出力する。

【０１００】データバス７０に出力された奇数ラインと
偶数ラインが画素毎に交互にセレクトされた画像データ
は第２の記憶手段６４に入力され、入出力制御手段５３
により出力されるａｄｄｒｅｓｓ信号５８ｂ、ＮＲＡＳ
信号５９ｂ、ＮＣＡＳ信号６０ｂ、ＮＷＥ信号６１ｂ、
ＮＯＥ信号６２ｂが図８に示す書き込みタイミングチャ
ートに従って発生され、これらの信号で入力制御させて
記憶される。

【０１０１】ここで、図８に示す書き込みタイミングチ
ャートは、１ラスタ目と２ラスタ目の画像データを第１
の記憶手段６３と第２の記憶手段６４にそれぞれ書き込
む場合のものであるが、同様にして、３ラスタ目と４ラ
スタ目の画像データについても、３ラスタ目の画像デー
タ入力時には画像データを第１の記憶手段６３に高速ペ
ージモードアーリライトサイクルで連続的に書き込み、
４ラスタ目の画像データ入力時には、入力される４ラス
タ目の画像データと第１の記憶手段６３から読み出され
た画像データとを第１の選別手段６５で画素毎に交互に
セレクトしながら第２の記憶手段６４に高速ページモー
ドアーリライトサイクルで連続的に書き込み、５ラスタ
目と６ラスタ目以降も同様にして２ライン単位で書き込
み制御を行うことにより、ｍ（偶数）ライン分の書き込
みを行うことができる。

【０１０２】すなわち、１ラスタ目の画像データが入力
されると、バッファ６７によりデータバス６９をデータ
バス６８に接続して第１の記憶手段６３に画像データを
入力してＮＷＥ信号６１ａのみをアサートし、アップカ
ウンタ５３ａの出力をａｄｄｒｅｓｓ信号５８として出
力し、出力されたａｄｄｒｅｓｓ信号５８ａの上位ｂｉ
ｔをＮＲＡＳ信号５９ａの立ち下がりエッジで行アドレ
スとして、続いてａｄｄｒｅｓｓ信号５８ａの下位ｂｉ
ｔをＮＣＡＳ信号６０ａの立ち下がりエッジで列アドレ
スとしてそれぞれ入力し、以降はアップカウンタ５３ａ
を１ずつインクリメントしてＮＣＡＳ信号６０ａの立ち
下がりエッジのみで列アドレスを指定してメモリ内のア
ドレスを０、１、２、・・・、ｎ−１のように１つずつ
インクリメントして指定し、入力画像データ信号６９を
ＮＣＡＳ信号６０ａの立ち下がりエッジで順次書き込
み、１ラスタ目の画像データを連続して書き込む。続い
て、２ラスタ目の画像データが入力されると、今度はバ
ッファ６７を遮断し、ＮＯＥ信号６２ａをアサートし、
第２の記憶手段６４からＮＲＡＳ信号５９ａ、ＮＣＡＳ
信号６０ａにより、メモリ内のアドレスを、同様に順次
０、１、２、・・・、ｎ−１のように１つずつインクリ
メントして指定し、ＮＣＡＳ信号６０ａの立ち下がりエ
ッジで連続して順次１ラスタ目の画像データを読み出
し、第１の選別手段６５のａ側に出力し、ｂ側に入力さ
れる２ラスタ目の画像データとを画素毎に交互にセレク
トしてデータバス７０に出力する。第２の記憶手段６４
はデータバス７０に出力された画像データを記憶するた
め、ＮＷＥ信号６１ｂをアサートし、アップカウンタ５
３ｃよりのａｄｄｒｅｓｓ信号５８ｂおよびＮＲＡＳ信
号５９ｂ、ＮＣＡＳ信号６０ｂにより、メモリ内のアド
レスを、同様に順次０、１、２、・・・、ｎ−１のよう
に１つずつインクリメントして指定し、ＮＣＡＳ信号６
０ｂの立ち下がりエッジで連続して順次書き込む。

【０１０３】３ラスタ目と４ラスタ目の画像データが入
力されると、アップカウンタ５３ｃに初期値をｎだけ加
算した値をロードして、ｎ、ｎ＋１、・・・、２ｎ−１
のように１つずつインクリメントして指定し、他は同様
な制御で第２の記憶手段６４にＮＣＡＳ信号４６の立ち
下がりエッジで連続して順次書き込みを行う。以降ｍ−
１ラスタ目とｍラスタ目まで同様にして画像データの書
き込みを行い、図１０に示すメモリマップ図に従って画
像データを記憶する。

【０１０４】このように、第１の記憶手段６３と第２の
記憶手段６４内のＤＲＡＭに画像データを書き込む場合
には、ａｄｄｒｅｓｓ信号５８ａ，５８ｂが１画素毎に
１ずつインクリメントしながら変化し、ＮＲＡＳ信号５
９ａ，５９ｂが１ラスタ内で変化しないため、ＮＣＡＳ
信号６０ａ，６０ｂのみを変化させて高速ページモード
アーリライトサイクルで連続的な書き込み制御が行われ
る。

【０１０５】画像データを第２の記憶手段６４に記憶し
た後、この第２の記憶手段６４は、印字動作基準信号
（図示せず）に基づいた入出力制御手段５３の出力制御
により、記憶された画像データのうち１ラスタ目と２ラ
スタ目の画像データを画素単位で交互に、具体的には、
（０，０）、（１，０）、（０，１）、（１，１）、・
・・、（０，ｎ−２）、（１，ｎ−２）、（０，ｎ−
１）、（１，ｎ−１）のように順次出力する。出力され
た画像データは、データバス７０を介して第２の選別手
段６６に入力される。

【０１０６】第２の記憶手段６４の出力制御は、入出力
制御手段５３より出力されるａｄｄｒｅｓｓ信号５８
ｂ、ＮＲＡＳ信号５９ｂ、ＮＣＡＳ信号６０ｂ、ＮＷＥ
信号６１ｂ、ＮＯＥ信号６２ｂを図９に示す読み出しタ
イミングチャートに従って発生して行う。

【０１０７】すなわち、図９の高速ページモードリード
サイクルに示すように、アップカウンタ５３ｃの出力を
ａｄｄｒｅｓｓ信号５８ｂとして出力し、出力されたａ
ｄｄｒｅｓｓ信号５８ｂの上位ｂｉｔをＮＲＡＳ信号５
９ｂの立ち下がりエッジで行アドレスとし、続いてａｄ
ｄｒｅｓｓ信号５８ｂの下位ｂｉｔをＮＣＡＳ信号６０
ｂの立ち下がりエッジで列アドレスとしてそれぞれ入力
し、メモリ内アドレスの０を指定して第２の記憶手段６
４から（０，０）を読み出し、以降、上記した動作をア
ップカウンタ５３ｃを１ずつインクリメントしながら行
い、順次メモリ内のアドレスを０、１、・・・、ｎ−１
のように画素毎に１つずつインクリメントして、１ラス
タ目と２ラスタ目の画像データ信号ＤＢ７０を画素単位
で交互に、具体的には、（０，０）、（１，０）、
（０，１）、（１，１）、・・・、（０，ｎ−２）、
（１，ｎ−２）、（０，ｎ−１）、（１，ｎ−１）のよ
うに順次出力する。

【０１０８】続いて、３ラスタ目と４ラスタ目につい
て、順次メモリ内のアドレスを２ｎ、２ｎ＋１、・・
・、４ｎ−１のように１画素おきにインクリメントして
上記動作を繰り返して、３ラスタ目と４ラスタ目の画像
データを画素単位で交互に、具体的には、（２，０）、
（３，０）、（２，１）、（３，１）、・・・、（２，
ｎ−２）、（３，ｎ−２）、（２，ｎ−１）、（３，ｎ
−１）のように順次出力する。以降同様にして、５ラス
タ目と６ラスタ目、・・・、（ｍ−１）ラスタ目とｍラ
スタ目（ｍは偶数）を順次出力する。

【０１０９】このように、第２の記憶手段６４に記憶さ
れた画像データを読み出す場合にも、ａｄｄｒｅｓｓ信
号５８ｂが１画素毎に１ずつインクリメントしながら変
化し、ＮＲＡＳ信号５９ｂが１ラスタ内で変化しないた
め、ＮＣＡＳ信号６０ｂのみを変化させて高速ページモ
ードリードサイクルで連続的な読み出し制御を行うこと
ができる。

【０１１０】第１の画像データ出力手段３７は、入力さ
れた偶数ラスタ目の画像データ７１をパラレル−シリア
ル変換し、発光信号として第１の露光エネルギー制御手
段３５に順次出力する。同様にして、第２の画像データ
出力手段３８は、奇数ラスタ目の画像データ７２をシリ
アル画像データとして第２の露光エネルギー制御手段３
６に順次出力する。そして、第１の露光エネルギー制御
手段３５および第２の露光エネルギー制御手段３６によ
り、所定の発光時間および発光パワーで第１の露光手段
３３内の第１の半導体レーザ２１および第２の露光手段
３４内の第２の半導体レーザ２２を制御して、レーザ発
光信号に応じて第１の半導体レーザ２１および第２の半
導体レーザ２２を変調する。通常、画像データに応じて
半導体レーザをビデオクロックｆ（図示せず）の時間だ
け発光させて所定のドットサイズを形成させる。

【０１１１】第２の記憶手段６４から出力された画像デ
ータは、第２の選別手段６６において偶数番目と奇数番
目の画素に選別されてラスタ毎の画像データになる。奇
数番目（１、３、・・・）の画素は奇数ラスタ目の画像
データであり、偶数番目（２、４、・・・）の画素は偶
数ラスタ目の画像データであり、それぞれ第２の画像デ
ータ出力手段３８および第１の画像データ出力手段３７
に選別して出力される。

【０１１２】このようにして、図１３に示すように、画
素径Ｌ₂の第２の半導体レーザ２２の画素３０で１ラス
タ目を、画素径Ｌ₁の第１の半導体レーザ２１の画素２
９で２ラスタ目を同時に走査し、続いて３ラスタ目と４
ラスタ目を走査し、以下このようにして順次走査するこ
とにより、通常の２倍の印字速度で感光ドラム上に画像
データが静電潜像として形成される。

【０１１３】このように、本実施の形態によれば、第１
の記憶手段６３と第２の記憶手段６４への書き込みおよ
び読み出しは、ａｄｄｒｅｓｓ信号５８ａ，５８ｂを１
画素毎に１ずつインクリメントしながら順次変化させて
いる。

【０１１４】これにより、画像データの書き込みが高速
ページモードアーリライトサイクルで行われるのみなら
ず、読み出しもまた、高速ページモードリードサイクル
で行われる。したがって、煩雑なアドレス操作がなくな
ってアドレス発生回路の規模が縮小化される。また、画
像データの書き込みと読み込みの処理を高速で行うこと
ができる。

【０１１５】なお、本実施の形態１および２の画像形成
装置においては、露光手段３３，３４は２つ設けられて
同時に２ラインが走査されるようになっているが、露光
手段を３つ以上設けて同時に３ライン以上を走査するよ
うにしてもよい。なお、この場合には、記憶部、画像デ
ータ出力手段、露光エネルギー制御手段など露光手段に
対応する部材は、露光手段と同数設けられる。

【０１１６】

【発明の効果】以上のように、本発明によれば、煩雑な
アドレス操作がなくなってアドレス発生回路の規模が縮
小化されるという有効な効果が得られる。

【０１１７】また、本発明によれば、画像データの書き
込みと読み込みの処理を高速で行うことができるという
有効な効果が得られる。

【図面の簡単な説明】

【図１】本発明の実施の形態１による画像形成装置にお
ける露光光学系の制御機構を示すブロック図

【図２】図１の露光光学系における入出力制御手段と記
憶手段の電気的接続を示す回路図

【図３】図２の記憶手段に画像データを入力するときの
書き込み（ｗｒｉｔｅ）のタイミングを示すタイミング
チャート

【図４】図２の記憶手段から画像データを出力するとき
の読み出し（ｒｅａｄ）のタイミングを示すタイミング
チャート

【図５】図２の記憶手段に記憶される画像データのメモ
リマップを示す説明図

【図６】本発明の実施の形態２による画像形成装置にお
ける露光光学系の制御機構を示すブロック図

【図７】図６の露光光学系における入出力制御手段と記
憶手段の電気的接続を示す回路図

【図８】図７の記憶手段に画像データを入力するときの
書き込み（ｗｒｉｔｅ）タイミングを示すタイミングチ
ャート

【図９】図７の記憶手段から画像データを出力するとき
の読み出し（ｒｅａｄ）タイミングを示すタイミングチ
ャート

【図１０】図７の記憶手段に記憶されている画像データ
のメモリマップを示す説明図

【図１１】従来の画像形成装置の構成を示す概略図

【図１２】図１１の画像形成装置の露光光学系の構成を
示す概略図

【図１３】図１２の露光光学系により形成された画像デ
ータを示す説明図

【図１４】図１２の露光光学系の制御機構を示すブロッ
ク図

【図１５】図１４の入出力制御手段と記憶手段の電気的
接続を示す回路図

【図１６】図１５の記憶手段に記憶される画像データを
実空間で視覚的に配列した説明図

【図１７】図１５の記憶手段に記憶される画像データの
メモリマップを示す説明図

【図１８】図１５の記憶手段に画像データを入出力する
ときの書き込み（ｗｒｉｔｅ）と読み出し（ｒｅａｄ）
のタイミングを示すタイミングチャート

【符号の説明】

１ 感光ドラム（感光体） ３１ 画像データ発生手段 ３３ 第１の露光手段 ３４ 第２の露光手段 ５３ 入出力制御手段 ５４ 選別手段 ５５ 記憶手段 ５５ａ 第１の記憶部 ５５ｂ 第２の記憶部 ６３ 第１の記憶手段 ６４ 第２の記憶手段 ６５ 第１の選別手段 ６６ 第２の選別手段

Claims (2)

【特許請求の範囲】
1. 【請求項１】画像データを光変調して感光体上を走査す
   る複数の露光手段を有し、複数の前記露光手段の一回の
   走査で同時に複数のラインの前記画像データを前記感光
   体に記録する画像形成装置であって、 入力された画像情報に基づいてビットマップ状の前記画
   像データを発生する画像データ発生手段と、 前記画像データ発生手段で発生した前記画像データを、
   複数の前記露光手段からそれぞれ出力される前記画像デ
   ータ別に選別して出力する選別手段と、 前記露光手段と同数の記憶部により構成され、前記選別
   手段から出力された前記画像データを前記露光手段に対
   応した前記記憶部で記憶する記憶手段と、 前記記憶手段の前記画像データの入出力制御を行う入出
   力制御手段とを備えたことを特徴とする画像形成装置。
2. 【請求項２】画像データを光変調して感光体上を走査す
   る複数の露光手段を有し、複数の前記露光手段の一回の
   走査で同時に複数のラインの前記画像データを前記感光
   体に記録する画像形成装置であって、 入力される画像情報に基づいてビットマップ状の前記画
   像データを発生する画像データ発生手段と、 前記画像データ発生手段で発生した前記画像データのう
   ち、任意の一つ以外の前記露光手段から出力される前記
   画像データを前記ライン毎に記憶する第１の記憶手段
   と、 前記画像データ発生手段で発生した画像データおよび前
   記第１の記憶手段から出力された画像データを画素単位
   で交互に選別して出力する第１の選別手段と、 前記第１の選別手段から出力された前記画像データを一
   回に走査されるライン単位で記憶する第２の記憶手段
   と、 前記第２の記憶手段から出力された前記画像データを、
   複数の前記露光手段からそれぞれ出力される前記画像デ
   ータ別に選別して出力する第２の選別手段と、 前記第１の記憶手段と前記第２の記憶手段の前記画像デ
   ータの入出力制御を行う入出力制御手段とを備えたこと
   を特徴とする画像形成装置。