JPH11111856A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11111856A JPH11111856A JP9268304A JP26830497A JPH11111856A JP H11111856 A JPH11111856 A JP H11111856A JP 9268304 A JP9268304 A JP 9268304A JP 26830497 A JP26830497 A JP 26830497A JP H11111856 A JPH11111856 A JP H11111856A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- drain
- semiconductor device
- distance
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 230000005611 electricity Effects 0.000 description 19
- 230000003068 static effect Effects 0.000 description 19
- 230000007423 decrease Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 外部からの静電気による静電耐圧が高い出力
回路を含む半導体装置を提供する 【解決手段】 出力端子１０と、ＮチャネルＭＯＳトラ
ンジスタと、ＰチャネルＭＯＳトランジスタとから構成
する出力回路を含む半導体装置において、Ｎチャネルト
ランジスタとＰチャネルＭＯＳとのドレイン２のコンタ
クト３とゲート１との距離が、ソース４のコンタクト５
とゲート１との距離より長いこと
回路を含む半導体装置を提供する 【解決手段】 出力端子１０と、ＮチャネルＭＯＳトラ
ンジスタと、ＰチャネルＭＯＳトランジスタとから構成
する出力回路を含む半導体装置において、Ｎチャネルト
ランジスタとＰチャネルＭＯＳとのドレイン２のコンタ
クト３とゲート１との距離が、ソース４のコンタクト５
とゲート１との距離より長いこと
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
とくに半導体装置の出力回路の外部からの静電気による
静電耐圧の向上に関するものである。
とくに半導体装置の出力回路の外部からの静電気による
静電耐圧の向上に関するものである。
【０００２】
【従来の技術】半導体装置は、外部より静電気が印加さ
れた場合破壊する。静電耐圧とは外部からの静電気に対
する耐性を言う。たとえば半導体装置の静電耐圧が高い
とは、高い電圧の静電気が印加されても半導体装置が破
壊されないことを言う。以下、図面を用いて従来技術の
半導体装置を説明する。従来技術の半導体装置の出力回
路を図４に示す。
れた場合破壊する。静電耐圧とは外部からの静電気に対
する耐性を言う。たとえば半導体装置の静電耐圧が高い
とは、高い電圧の静電気が印加されても半導体装置が破
壊されないことを言う。以下、図面を用いて従来技術の
半導体装置を説明する。従来技術の半導体装置の出力回
路を図４に示す。
【０００３】出力回路は、出力端子４０とＮチャネルＭ
ＯＳトランジスタ４１とＰチャネルＭＯＳトランジスタ
４２とから構成する。出力端子４０は、ＮチャネルＭＯ
Ｓトランジスタ４１のドレインとＰチャネルＭＯＳトラ
ンジスタ４２のドレインとに接続する。以下、出力回路
を構成するＮチャネルＭＯＳトランジスタとＰチャネル
ＭＯＳトランジスタとの組み合わせを出力トランジスタ
と呼称する。
ＯＳトランジスタ４１とＰチャネルＭＯＳトランジスタ
４２とから構成する。出力端子４０は、ＮチャネルＭＯ
Ｓトランジスタ４１のドレインとＰチャネルＭＯＳトラ
ンジスタ４２のドレインとに接続する。以下、出力回路
を構成するＮチャネルＭＯＳトランジスタとＰチャネル
ＭＯＳトランジスタとの組み合わせを出力トランジスタ
と呼称する。
【０００４】図５は、従来技術における半導体装置の出
力トランジスタを構成するＮチャネルＭＯＳトランジス
タの構造を示す平面図である。図５に示すように、半導
体装置の出力トランジスタを構成するＮチャネルＭＯＳ
トランジスタは、ゲート５１と、ドレイン５２と、ドレ
イン５２とドレイン配線５６とを接続するドレインコン
タクト５３と、ソース５４と、ソース５４とソース配線
５７とを接続するソースコンタクト５５とからなる。ま
たドレイン配線５６は出力端子５１０に接続する。
力トランジスタを構成するＮチャネルＭＯＳトランジス
タの構造を示す平面図である。図５に示すように、半導
体装置の出力トランジスタを構成するＮチャネルＭＯＳ
トランジスタは、ゲート５１と、ドレイン５２と、ドレ
イン５２とドレイン配線５６とを接続するドレインコン
タクト５３と、ソース５４と、ソース５４とソース配線
５７とを接続するソースコンタクト５５とからなる。ま
たドレイン配線５６は出力端子５１０に接続する。
【０００５】ゲート５１とドレインコンタクト５３との
距離５８は、ゲート５１とソースコンタクト５５との距
離５９は等しい。また半導体装置の出力回路の出力トラ
ンジスタを構成するＮチャネルトランジスタのゲート５
１とドレインコンタクト５３との距離５８は、半導体装
置の他のトランジスタのゲートとドレインコンタクトと
の距離に等しい。図５ではＮチャンネルＭＯＳトランジ
スタの例を示したがＰチャンネルＭＯＳトランジスタに
おいても同様の構造である。
距離５８は、ゲート５１とソースコンタクト５５との距
離５９は等しい。また半導体装置の出力回路の出力トラ
ンジスタを構成するＮチャネルトランジスタのゲート５
１とドレインコンタクト５３との距離５８は、半導体装
置の他のトランジスタのゲートとドレインコンタクトと
の距離に等しい。図５ではＮチャンネルＭＯＳトランジ
スタの例を示したがＰチャンネルＭＯＳトランジスタに
おいても同様の構造である。
【０００６】
【発明が解決しようとする課題】従来技術においては、
半導体装置の出力回路は外部からの静電気に対する保護
は以下の二つの理由によりとくに必要としていなかっ
た。その理由１は、出力トランジスタのチャネル幅が大
きいので、出力トランジスタ自体が保護素子の機能を有
する。その理由２は、出力端子と出力トランジスタとの
間に保護抵抗を設けると、出力回路の出力電流が制限さ
れ出力特性が悪くなる。
半導体装置の出力回路は外部からの静電気に対する保護
は以下の二つの理由によりとくに必要としていなかっ
た。その理由１は、出力トランジスタのチャネル幅が大
きいので、出力トランジスタ自体が保護素子の機能を有
する。その理由２は、出力端子と出力トランジスタとの
間に保護抵抗を設けると、出力回路の出力電流が制限さ
れ出力特性が悪くなる。
【０００７】しかしながら、近年の半導体装置の微細
化、高集積化に伴って、出力回路を構成する出力トラン
ジスタのサイズが小さくなり、外部からの静電気による
静電耐圧が低下している。
化、高集積化に伴って、出力回路を構成する出力トラン
ジスタのサイズが小さくなり、外部からの静電気による
静電耐圧が低下している。
【０００８】図５に示す半導体装置の出力回路を構成す
る出力トランジスタのドレイン５２は、出力端子５１０
に接続されている為、ソース５４に比較して外部からの
静電気の影響を受けやすい。すなわち、静電気が出力端
子５１０に印加された時、破壊が多く発生する箇所は、
出力回路を構成する出力トランジスタのドレイン５２自
身またはドレイン５２近傍のゲート５１である。以上の
ことから従来技術の半導体装置は、微細化、高集積化に
伴って外部からの静電気による静電耐圧が低くなり信頼
性が低下する課題がある。
る出力トランジスタのドレイン５２は、出力端子５１０
に接続されている為、ソース５４に比較して外部からの
静電気の影響を受けやすい。すなわち、静電気が出力端
子５１０に印加された時、破壊が多く発生する箇所は、
出力回路を構成する出力トランジスタのドレイン５２自
身またはドレイン５２近傍のゲート５１である。以上の
ことから従来技術の半導体装置は、微細化、高集積化に
伴って外部からの静電気による静電耐圧が低くなり信頼
性が低下する課題がある。
【０００９】〔発明の目的〕本発明の目的は、上記課題
を解決し、外部からの静電気による静電耐圧が高い出力
回路を含む半導体装置を提供するものである。
を解決し、外部からの静電気による静電耐圧が高い出力
回路を含む半導体装置を提供するものである。
【００１０】
【課題を解決するための手段】本発明では上記の目的を
達成するために、以下のような半導体装置の構造を採用
する。出力端子と、ＮチャネルＭＯＳトランジスタと、
ＰチャネルＭＯＳトランジスタとから構成する出力回路
を含む半導体装置において、Ｎチャネルトランジスタと
ＰチャネルＭＯＳとのドレインのコンタクトとゲートと
の距離が、ソースのコンタクトとゲートとの距離より長
いことを特徴とする。
達成するために、以下のような半導体装置の構造を採用
する。出力端子と、ＮチャネルＭＯＳトランジスタと、
ＰチャネルＭＯＳトランジスタとから構成する出力回路
を含む半導体装置において、Ｎチャネルトランジスタと
ＰチャネルＭＯＳとのドレインのコンタクトとゲートと
の距離が、ソースのコンタクトとゲートとの距離より長
いことを特徴とする。
【００１１】〔作用〕上述したように、出力回路を構成
する出力トランジスタのドレインコンタクトとゲートの
距離が、ソースのコンタクトとゲートの距離より長くす
ることによりドレイン抵抗は増加する。ドレイン抵抗の
増加に伴い、ドレイン抵抗とゲートの有する容量とで形
成する等価回路のもつ時定数が大きくなり、ゲートに印
加する静電気の電圧は減少する。すなわち出力回路は外
部からの静電気による静電耐圧の向上をはかることがで
きる。
する出力トランジスタのドレインコンタクトとゲートの
距離が、ソースのコンタクトとゲートの距離より長くす
ることによりドレイン抵抗は増加する。ドレイン抵抗の
増加に伴い、ドレイン抵抗とゲートの有する容量とで形
成する等価回路のもつ時定数が大きくなり、ゲートに印
加する静電気の電圧は減少する。すなわち出力回路は外
部からの静電気による静電耐圧の向上をはかることがで
きる。
【００１２】
【発明の実施の形態】以下、図面を用いて本発明を実施
するための最適な実施の形態を説明する。図１は本発明
の実施の形態における半導体装置の構造を示す平面図で
ある。まずこの図１を用いて本発明の半導体装置の構造
を説明する。
するための最適な実施の形態を説明する。図１は本発明
の実施の形態における半導体装置の構造を示す平面図で
ある。まずこの図１を用いて本発明の半導体装置の構造
を説明する。
【００１３】図１に示すように、この発明の半導体装置
の出力回路の出力トランジスタを構成するＮチャネルＭ
ＯＳトランジスタは、ゲート１と、ドレイン２と、ドレ
イン２とドレイン配線６とを接続するドレインコンタク
ト３と、ソース４と、ソース４とソース配線７とを接続
するソースコンタクト５とからなる。またドレイン配線
６は出力端子１０に接続する。
の出力回路の出力トランジスタを構成するＮチャネルＭ
ＯＳトランジスタは、ゲート１と、ドレイン２と、ドレ
イン２とドレイン配線６とを接続するドレインコンタク
ト３と、ソース４と、ソース４とソース配線７とを接続
するソースコンタクト５とからなる。またドレイン配線
６は出力端子１０に接続する。
【００１４】ゲート１とドレインコンタクト３との距離
８は、ゲート１とソースコンタクト５との距離９より長
い。ゲート１とソースコンタクト５との距離９は最小デ
ザインルールとする。また、この発明の半導体装置の出
力回路を構成するＮチャネルＭＯＳトランジスタのゲー
ト１とドレインコンタクト３との距離８は、半導体装置
の他のトランジスタのゲートとドレインコンタクトの距
離より長い。
８は、ゲート１とソースコンタクト５との距離９より長
い。ゲート１とソースコンタクト５との距離９は最小デ
ザインルールとする。また、この発明の半導体装置の出
力回路を構成するＮチャネルＭＯＳトランジスタのゲー
ト１とドレインコンタクト３との距離８は、半導体装置
の他のトランジスタのゲートとドレインコンタクトの距
離より長い。
【００１５】トランジスタのゲート１とドレインコンタ
ク３トの距離８が増加するとドレイン抵抗が増大する。
図１ではＮチャンネルＭＯＳトランジスタの例を示した
がＰチャンネルＭＯＳトランジスタにおいても同様の構
造である。
ク３トの距離８が増加するとドレイン抵抗が増大する。
図１ではＮチャンネルＭＯＳトランジスタの例を示した
がＰチャンネルＭＯＳトランジスタにおいても同様の構
造である。
【００１６】図２は出力回路を構成する出力トランジス
タの等価回路を示す。図２の等価回路は出力端子２０と
ドレイン抵抗２１とゲート容量２２とから構成する。図
２において、出力端子に一定の電圧値の静電気が印加し
た場合、ドレイン抵抗２１が増加すると等価回路の時定
数が増大することにより、ゲート容量２２に加わる電圧
２３は減少する。すなわち、出力回路への外部からの静
電気による静電耐圧が向上する。
タの等価回路を示す。図２の等価回路は出力端子２０と
ドレイン抵抗２１とゲート容量２２とから構成する。図
２において、出力端子に一定の電圧値の静電気が印加し
た場合、ドレイン抵抗２１が増加すると等価回路の時定
数が増大することにより、ゲート容量２２に加わる電圧
２３は減少する。すなわち、出力回路への外部からの静
電気による静電耐圧が向上する。
【００１７】図３にドレイン抵抗２１が増加すると、出
力端子への外部からの静電気に対する静電耐圧が向上す
る様子を示す。図３に示すように、横軸は図１における
ＮチャネルＭＯＳトランジスタのゲート１とドレインコ
ンタクト３との距離８（Ｌｄと称す）を表す。また縦軸
は、出力端子に静電気を印加した時の静電耐圧を表す。
力端子への外部からの静電気に対する静電耐圧が向上す
る様子を示す。図３に示すように、横軸は図１における
ＮチャネルＭＯＳトランジスタのゲート１とドレインコ
ンタクト３との距離８（Ｌｄと称す）を表す。また縦軸
は、出力端子に静電気を印加した時の静電耐圧を表す。
【００１８】図３において、距離Ｌｄが増加するに応じ
て、出力端子１２における外部からの静電気による静電
耐圧が向上することが判る。
て、出力端子１２における外部からの静電気による静電
耐圧が向上することが判る。
【００１９】
【発明の効果】以上の説明のように、出力回路を構成す
る出力トランジスタのドレインコンタクトとゲートの距
離が、ソースのコンタクトとゲートの距離より長くする
ことによりドレイン抵抗は増加する。ドレイン抵抗の増
加に伴い、ドレイン抵抗とゲートの有する容量とで形成
する等価回路のもつ時定数が大きくなり、ゲートに印加
する静電気の電圧は減少する。すなわち出力回路は外部
からの静電気による静電耐圧の向上をはかることができ
る。
る出力トランジスタのドレインコンタクトとゲートの距
離が、ソースのコンタクトとゲートの距離より長くする
ことによりドレイン抵抗は増加する。ドレイン抵抗の増
加に伴い、ドレイン抵抗とゲートの有する容量とで形成
する等価回路のもつ時定数が大きくなり、ゲートに印加
する静電気の電圧は減少する。すなわち出力回路は外部
からの静電気による静電耐圧の向上をはかることができ
る。
【図１】本発明の実施の形態における半導体装置を示す
平面図である。
平面図である。
【図２】本発明の実施の形態における半導体装置の出力
回路を構成するＭＯＳトランジスタ等価回路を示す回路
図である。
回路を構成するＭＯＳトランジスタ等価回路を示す回路
図である。
【図３】本発明の実施の形態における半導体装置の効果
を示すグラフである。
を示すグラフである。
【図４】従来技術の半導体装置の出力回路の構成を示す
回路図である。
回路図である。
【図５】従来技術の半導体装置を示す平面図である。
１ ゲート ２ ドレイン ３ ドレインコンタクト ４ ソース ５ ソースコンタクト ６ ドレイン配線 ７ ソース配線 ８ ゲートとドレインコンタクトとの距離 ９ ゲートとソースコンタクトとの距離 １０ 出力端子
Claims (1)
- 【請求項１】 出力端子と、ＮチャネルＭＯＳトランジ
スタと、ＰチャネルＭＯＳトランジスタとから構成する
出力回路を含む半導体装置において、 ＮチャネルトランジスタとＰチャネルＭＯＳとのドレイ
ンのコンタクトとゲートとの距離がソースのコンタクト
とゲートとの距離より長いことを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9268304A JPH11111856A (ja) | 1997-10-01 | 1997-10-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9268304A JPH11111856A (ja) | 1997-10-01 | 1997-10-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11111856A true JPH11111856A (ja) | 1999-04-23 |
Family
ID=17456678
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9268304A Pending JPH11111856A (ja) | 1997-10-01 | 1997-10-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11111856A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6459142B1 (en) * | 1998-01-14 | 2002-10-01 | Infineon Technologies Ag | Power MOSFET |
| US6756630B2 (en) | 2001-07-13 | 2004-06-29 | Renesas Technology Corp. | Nonvolatile semiconductor memory device |
-
1997
- 1997-10-01 JP JP9268304A patent/JPH11111856A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6459142B1 (en) * | 1998-01-14 | 2002-10-01 | Infineon Technologies Ag | Power MOSFET |
| US6756630B2 (en) | 2001-07-13 | 2004-06-29 | Renesas Technology Corp. | Nonvolatile semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4387468B2 (ja) | 静電気保護素子 | |
| JP4091999B2 (ja) | 静電気保護素子 | |
| JP2874583B2 (ja) | 半導体装置の入力保護回路 | |
| KR950010112A (ko) | 반도체 보호회로 및 그 장치 | |
| JPS641067B2 (ja) | ||
| JP3559075B2 (ja) | Ｃｍｏｓ技術の集積電子回路用の極性反転保護装置 | |
| JPH10125801A (ja) | 半導体集積回路装置 | |
| JP3033548B2 (ja) | 半導体装置、静電保護素子及び絶縁破壊防止方法 | |
| JPH11111856A (ja) | 半導体装置 | |
| JPH0369183B2 (ja) | ||
| JP2753191B2 (ja) | 半導体装置 | |
| JPS63244874A (ja) | 入力保護回路 | |
| JPH06151744A (ja) | 半導体入出力保護装置 | |
| US7205581B2 (en) | Thyristor structure and overvoltage protection configuration having the thyristor structure | |
| US6757148B2 (en) | Electro-static discharge protection device for integrated circuit inputs | |
| US7087968B1 (en) | Electrostatic discharge protection circuit and semiconductor circuit therewith | |
| JP2002176347A (ja) | 過電流制限型半導体素子 | |
| JPH0532908B2 (ja) | ||
| JP3753506B2 (ja) | 半導体集積回路装置 | |
| JPH0240960A (ja) | 入力保護回路装置 | |
| JP2000208639A (ja) | 半導体装置 | |
| JPS5941928A (ja) | 電子スイツチ | |
| JPS6276815A (ja) | 半導体集積回路の出力バツフア回路 | |
| JPH04170063A (ja) | 半導体集積回路 | |
| JP2001110907A (ja) | シュミット回路 |