JPH11111987A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH11111987A JPH11111987A JP26668097A JP26668097A JPH11111987A JP H11111987 A JPH11111987 A JP H11111987A JP 26668097 A JP26668097 A JP 26668097A JP 26668097 A JP26668097 A JP 26668097A JP H11111987 A JPH11111987 A JP H11111987A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon
- resist mask
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 イオンドーピングにおいて予期せぬ不純物イ
オンがチャネル部分に拡散されることによる薄膜トラン
ジスタのしきい値のばらつきを抑える。 【解決手段】 透明基板２１上にゲート電極２３、窒化
シリコン膜２４、酸化シリコン膜２５、およびシリコン
膜２６を形成する。シリコン膜２６上にレジストマスク
３０を形成し、透明基板２１の裏面側から露光してスト
ッパ絶縁膜２８を形成する。レジストマスク３０をスト
ッパ絶縁膜２８上に残した状態でＮ型不純物をイオンド
ーピング法により注入してＬＤＤ構造の低濃度ドレイン
領域２６ａを形成する。変更したレジストマスク３１に
よりＮ型不純物をドープしてソース領域２６ｓとドレイ
ン領域２６ｄを形成する。
オンがチャネル部分に拡散されることによる薄膜トラン
ジスタのしきい値のばらつきを抑える。 【解決手段】 透明基板２１上にゲート電極２３、窒化
シリコン膜２４、酸化シリコン膜２５、およびシリコン
膜２６を形成する。シリコン膜２６上にレジストマスク
３０を形成し、透明基板２１の裏面側から露光してスト
ッパ絶縁膜２８を形成する。レジストマスク３０をスト
ッパ絶縁膜２８上に残した状態でＮ型不純物をイオンド
ーピング法により注入してＬＤＤ構造の低濃度ドレイン
領域２６ａを形成する。変更したレジストマスク３１に
よりＮ型不純物をドープしてソース領域２６ｓとドレイ
ン領域２６ｄを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置など
の画素駆動素子として用いられる、薄膜トランジスタ
（ＴＦＴ：Thin Film Transistor）の製造方法に関す
る。
の画素駆動素子として用いられる、薄膜トランジスタ
（ＴＦＴ：Thin Film Transistor）の製造方法に関す
る。
【０００２】
【従来の技術】図４及び図５は、液晶表示パネルの表示
用スイッチング素子として用いられるボトムゲート型薄
膜トランジスタの製造方法を示す工程別の断面図であ
る。 （ａ）第１工程 絶縁性の透明基板１上に、クロムやモリブデン等の高融
点金属をスパッタリングして高融点金属膜を形成する。
この高融点金属膜を所定のパターン形状にパターニング
し、ゲート電極２を形成する（図４（Ａ）参照）。 （ｂ）第２工程 透明基板１上にゲート電極２を被って窒化シリコン及び
酸化シリコンをプラズマＣＶＤ法により順次積層し、窒
化シリコン膜３及び酸化シリコン膜４を形成する。酸化
シリコン膜４上に、同じくプラズマＣＶＤ法によりシリ
コンを積層し、非晶質のシリコン膜５を形成する。そし
て、エキシマレーザーをシリコン膜５に照射し、非晶質
状態のシリコンが融解するまで加熱する。これにより、
シリコンが結晶化し、多結晶状態となる。この多結晶状
態のシリコン膜５が、トランジスタの活性層となる（図
４（Ｂ）参照）。 （ｃ）第３工程 シリコン膜５上に酸化シリコンを積層し、酸化シリコン
膜を形成する。そして、この酸化シリコン膜をゲート電
極２に応じてパターニングし、ゲート電極２に重なるス
トッパ絶縁膜６を形成する（図４（Ｃ）参照）。 （ｄ）第４工程 ストッパ絶縁膜６が形成されたシリコン膜５に対し、ス
トッパ絶縁膜６をマスクとしてリンをイオンドーピング
する。このドーピングにおいては、比較的低不純物濃度
のドーピングが行われ、ストッパ絶縁膜６で被われた領
域が薄膜トランジスタのチャネル領域５ｃとなる（図４
（Ｄ）参照）。 （ｄ）第５工程 ストッパ絶縁膜６を被うレジストマスク７を形成し、再
度リンをイオンドーピングする。この注入においては、
レジストマスク７で被われた領域を除いてシリコン膜５
に比較的高不純物濃度のＮ型の導電性を示す領域が形成
される。これらの領域が、ゲート電極２の両側でソース
領域５ｓ及びドレイン領域５ｄとなる。また、ストッパ
６で被覆された領域を除きレジストマスク７で被覆され
た領域が、ＬＤＤ（Lightly Doped Drain）構造の低
濃度ドレイン５ａとなる。（図５（Ａ）参照）。 （ｅ）第６工程 所定の導電型の不純物イオンが注入されたシリコン膜５
にエキシマレーザーを照射し、シリコンが融解しない程
度に加熱する。これにより、シリコン膜５内の不純物イ
オンが活性化される。そして、ゲート電極２の両側に所
定の幅を残してシリコン膜５を島状にパターニングし、
各トランジスタを分離独立させる（図５（Ｂ）参照）。 （ｆ）第７工程 酸化シリコン膜４上にシリコン膜５を被ってプラズマＣ
ＶＤ法により酸化シリコン及び窒化シリコンを再度積層
し、酸化シリコン膜８及び窒化シリコン膜９を順次形成
する。そして、ソース領域５ｓ及びドレイン領域５ｄと
なるシリコン膜５上に、酸化シリコン膜８及び窒化シリ
コン膜９を貫通するコンタクトホール１０を形成する
（図５（Ｃ）参照）。 （ｇ）第８工程 コンタクトホール１０部分に、シリコン膜５に接続され
るアルミニウム等の金属からなる電極１１を形成する
（図６（Ａ）参照）。 （ｈ）第９工程 電極１１が形成された窒化シリコン膜９上にアクリル樹
脂溶液を塗布し、焼成してアクリル樹脂層１２を形成す
る。このアクリル樹脂層１２は、ストッパ絶縁膜６や電
極１１による凹凸を埋めて表面を平坦化する。そして、
ソース領域５ｓに接続される電極１１上にアクリル樹脂
層１２を貫通するコンタクトホール１３を形成し、この
コンタクトホール１３部分に、電極１１に接続されるＩ
ＴＯ等からなる透明電極１４を形成する。この透明電極
１４の形成は、例えば、コンタクトホール１３が形成さ
れたアクリル樹脂膜１１上にスパッタリングしたＩＴＯ
をパターニングすることで形成される（図６（Ｂ）参
照）。
用スイッチング素子として用いられるボトムゲート型薄
膜トランジスタの製造方法を示す工程別の断面図であ
る。 （ａ）第１工程 絶縁性の透明基板１上に、クロムやモリブデン等の高融
点金属をスパッタリングして高融点金属膜を形成する。
この高融点金属膜を所定のパターン形状にパターニング
し、ゲート電極２を形成する（図４（Ａ）参照）。 （ｂ）第２工程 透明基板１上にゲート電極２を被って窒化シリコン及び
酸化シリコンをプラズマＣＶＤ法により順次積層し、窒
化シリコン膜３及び酸化シリコン膜４を形成する。酸化
シリコン膜４上に、同じくプラズマＣＶＤ法によりシリ
コンを積層し、非晶質のシリコン膜５を形成する。そし
て、エキシマレーザーをシリコン膜５に照射し、非晶質
状態のシリコンが融解するまで加熱する。これにより、
シリコンが結晶化し、多結晶状態となる。この多結晶状
態のシリコン膜５が、トランジスタの活性層となる（図
４（Ｂ）参照）。 （ｃ）第３工程 シリコン膜５上に酸化シリコンを積層し、酸化シリコン
膜を形成する。そして、この酸化シリコン膜をゲート電
極２に応じてパターニングし、ゲート電極２に重なるス
トッパ絶縁膜６を形成する（図４（Ｃ）参照）。 （ｄ）第４工程 ストッパ絶縁膜６が形成されたシリコン膜５に対し、ス
トッパ絶縁膜６をマスクとしてリンをイオンドーピング
する。このドーピングにおいては、比較的低不純物濃度
のドーピングが行われ、ストッパ絶縁膜６で被われた領
域が薄膜トランジスタのチャネル領域５ｃとなる（図４
（Ｄ）参照）。 （ｄ）第５工程 ストッパ絶縁膜６を被うレジストマスク７を形成し、再
度リンをイオンドーピングする。この注入においては、
レジストマスク７で被われた領域を除いてシリコン膜５
に比較的高不純物濃度のＮ型の導電性を示す領域が形成
される。これらの領域が、ゲート電極２の両側でソース
領域５ｓ及びドレイン領域５ｄとなる。また、ストッパ
６で被覆された領域を除きレジストマスク７で被覆され
た領域が、ＬＤＤ（Lightly Doped Drain）構造の低
濃度ドレイン５ａとなる。（図５（Ａ）参照）。 （ｅ）第６工程 所定の導電型の不純物イオンが注入されたシリコン膜５
にエキシマレーザーを照射し、シリコンが融解しない程
度に加熱する。これにより、シリコン膜５内の不純物イ
オンが活性化される。そして、ゲート電極２の両側に所
定の幅を残してシリコン膜５を島状にパターニングし、
各トランジスタを分離独立させる（図５（Ｂ）参照）。 （ｆ）第７工程 酸化シリコン膜４上にシリコン膜５を被ってプラズマＣ
ＶＤ法により酸化シリコン及び窒化シリコンを再度積層
し、酸化シリコン膜８及び窒化シリコン膜９を順次形成
する。そして、ソース領域５ｓ及びドレイン領域５ｄと
なるシリコン膜５上に、酸化シリコン膜８及び窒化シリ
コン膜９を貫通するコンタクトホール１０を形成する
（図５（Ｃ）参照）。 （ｇ）第８工程 コンタクトホール１０部分に、シリコン膜５に接続され
るアルミニウム等の金属からなる電極１１を形成する
（図６（Ａ）参照）。 （ｈ）第９工程 電極１１が形成された窒化シリコン膜９上にアクリル樹
脂溶液を塗布し、焼成してアクリル樹脂層１２を形成す
る。このアクリル樹脂層１２は、ストッパ絶縁膜６や電
極１１による凹凸を埋めて表面を平坦化する。そして、
ソース領域５ｓに接続される電極１１上にアクリル樹脂
層１２を貫通するコンタクトホール１３を形成し、この
コンタクトホール１３部分に、電極１１に接続されるＩ
ＴＯ等からなる透明電極１４を形成する。この透明電極
１４の形成は、例えば、コンタクトホール１３が形成さ
れたアクリル樹脂膜１１上にスパッタリングしたＩＴＯ
をパターニングすることで形成される（図６（Ｂ）参
照）。
【０００３】
【発明が解決しようとする課題】第４工程において、リ
ンのイオン注入はイオンドーピング法によって行われ
る。このイオンドーピング法は、ホスフィン＋水素ガス
（ＰＨ３＋Ｈ２）をプラズマ雰囲気中で解離させ、解離
したイオン（Ｐ−、Ｈ＋等）を電解加速によりシャワー
状にドープするイオン注入法である。ＬＳＩなどで多用
されているイオン注入法が、解離したイオンを選択して
被加工物にドープするのに対して、イオンドーピング法
はイオンの選択手段を持たない点で大きく異なり、被加
工物表面が、解離したイオンの全種類に晒される加工方
法である。
ンのイオン注入はイオンドーピング法によって行われ
る。このイオンドーピング法は、ホスフィン＋水素ガス
（ＰＨ３＋Ｈ２）をプラズマ雰囲気中で解離させ、解離
したイオン（Ｐ−、Ｈ＋等）を電解加速によりシャワー
状にドープするイオン注入法である。ＬＳＩなどで多用
されているイオン注入法が、解離したイオンを選択して
被加工物にドープするのに対して、イオンドーピング法
はイオンの選択手段を持たない点で大きく異なり、被加
工物表面が、解離したイオンの全種類に晒される加工方
法である。
【０００４】そのため、第４工程でリンイオンをマスキ
ングできるだけの膜厚をストッパ絶縁膜６に与えても、
解離に伴って生成された水素イオン（Ｈ＋）等がストッ
パ絶縁膜６を貫通してシリコン膜５のチャネル５ｃとな
る部分に注入され、これがトランジスタのしきい値Ｖｔ
を変動させるという欠点があった
ングできるだけの膜厚をストッパ絶縁膜６に与えても、
解離に伴って生成された水素イオン（Ｈ＋）等がストッ
パ絶縁膜６を貫通してシリコン膜５のチャネル５ｃとな
る部分に注入され、これがトランジスタのしきい値Ｖｔ
を変動させるという欠点があった
【０００５】
【課題を解決するための手段】本発明はかかる従来の課
題に鑑みなされたもので、ストッパ絶縁膜を形成するた
めのレジストマスクをストッパ絶縁膜上に残存せしめ、
残存させた状態でリンのイオンドーピングを行うことに
より、上記水素イオン等の混入によるトランジスタのし
きい値の変動を防止することを目的とする。
題に鑑みなされたもので、ストッパ絶縁膜を形成するた
めのレジストマスクをストッパ絶縁膜上に残存せしめ、
残存させた状態でリンのイオンドーピングを行うことに
より、上記水素イオン等の混入によるトランジスタのし
きい値の変動を防止することを目的とする。
【０００６】
【発明の実施の形態】以下に本発明の一実施の形態を図
面を参照しながら詳細に説明する。図１乃至図３は、本
発明によるボトムゲート型薄膜トランジスタの製造方法
を示す工程別の断面図である。 （ａ）第１工程 絶縁性の透明基板２１の表面（第１主面）上に、クロム
やモリブデン等の高融点金属をスパッタリングして膜厚
が１０００乃至２０００Åの高融点金属膜２２を形成す
る。この高融点金属膜２２を所定のパターン形状にパタ
ーニングしてゲート電極２３を形成する。このパターニ
ング処理では、ウェットエッチャントによるテーパーエ
ッチングにより、ゲート電極２３が、両端部を透明基板
２１側で広くするテーパー形状（台形状）に形成され
る。尚、ゲート電極２３’は、前記高融点金属膜２２を
透明基板２１表面に延在せしめて電極配線を形成する場
合の、前記電極配線のコンタクト部分を示したものであ
る（図１（Ａ）参照）。 （ｂ）第２工程 透明基板２１上にゲート電極２３を被って膜厚が５００
〜１５００Åの窒化シリコン及び膜厚が１０００〜２０
００Åの酸化シリコンをプラズマＣＶＤ法により順次積
層し、窒化シリコン膜２４及び酸化シリコン膜２５を形
成する。続いて酸化シリコン膜２５上に、同じくプラズ
マＣＶＤ法により膜厚が３００〜８００Åのシリコンを
積層し、非晶質のシリコン膜２６を形成する。全体に４
００乃至５００度の加熱処理を与えてシリコン膜２６中
に含まれる余分な水素イオンを除去する。そして、エキ
シマレーザー２７をシリコン膜２６に照射し、非晶質状
態のシリコンが融解するまで加熱する。これにより、シ
リコンが結晶化し、多結晶状態となる。この多結晶状態
のシリコン膜２６が、薄膜トランジスタの活性層となる
（図１（Ｂ）参照）。 （ｃ）第３工程 シリコン膜２６上に膜厚が８００〜１２００Åの酸化シ
リコンを積層し、酸化シリコン膜２７を形成する。そし
て、この酸化シリコン膜２７をゲート電極２３に応じて
パターニングし、ゲート電極２３に重なるストッパ絶縁
膜２８を形成する。このストッパ絶縁膜２８の形成にお
いては、酸化シリコン膜２７を被うホトレジスト膜を形
成し、そのレジスト膜を透明基板２１の裏面側（第２主
面側）からゲート電極２３をマスクとして露光光２９を
照射することにより、酸化シリコン膜２７の上部にレジ
ストマスク３０をマスクずれなく形成し、そしてＨＦ系
のウェットエッチャントにより酸化シリコン膜２７をパ
ターニングすることにより行われる（図１（Ｃ）参
照）。 （ｄ）第４工程 ストッパ絶縁膜２８が形成されたシリコン膜２６に対
し、ストッパ絶縁膜２８を形成したレジストマスク３０
を残した状態で、リンをイオンドーピング法によりイオ
ン注入する。これはＬＤＤ構造のＮチャンネル型薄膜ト
ランジスタの低濃度ドレイン部分を形成する為のもので
あり、ドーパントとしてホスフィン（ＰＨ３）を用い、
加速電圧を３〜１０ＫｅＶ、リンのドーズ量を１Ｅ１２
〜１Ｅ１３ｃｍ−２とする。ストッパ絶縁膜２８で被わ
れた箇所がトランジスタのチャネル領域２６ｃとなり、
本工程でリンドープされた領域が後の工程で低濃度ドレ
イン領域２６ａとなる。
面を参照しながら詳細に説明する。図１乃至図３は、本
発明によるボトムゲート型薄膜トランジスタの製造方法
を示す工程別の断面図である。 （ａ）第１工程 絶縁性の透明基板２１の表面（第１主面）上に、クロム
やモリブデン等の高融点金属をスパッタリングして膜厚
が１０００乃至２０００Åの高融点金属膜２２を形成す
る。この高融点金属膜２２を所定のパターン形状にパタ
ーニングしてゲート電極２３を形成する。このパターニ
ング処理では、ウェットエッチャントによるテーパーエ
ッチングにより、ゲート電極２３が、両端部を透明基板
２１側で広くするテーパー形状（台形状）に形成され
る。尚、ゲート電極２３’は、前記高融点金属膜２２を
透明基板２１表面に延在せしめて電極配線を形成する場
合の、前記電極配線のコンタクト部分を示したものであ
る（図１（Ａ）参照）。 （ｂ）第２工程 透明基板２１上にゲート電極２３を被って膜厚が５００
〜１５００Åの窒化シリコン及び膜厚が１０００〜２０
００Åの酸化シリコンをプラズマＣＶＤ法により順次積
層し、窒化シリコン膜２４及び酸化シリコン膜２５を形
成する。続いて酸化シリコン膜２５上に、同じくプラズ
マＣＶＤ法により膜厚が３００〜８００Åのシリコンを
積層し、非晶質のシリコン膜２６を形成する。全体に４
００乃至５００度の加熱処理を与えてシリコン膜２６中
に含まれる余分な水素イオンを除去する。そして、エキ
シマレーザー２７をシリコン膜２６に照射し、非晶質状
態のシリコンが融解するまで加熱する。これにより、シ
リコンが結晶化し、多結晶状態となる。この多結晶状態
のシリコン膜２６が、薄膜トランジスタの活性層となる
（図１（Ｂ）参照）。 （ｃ）第３工程 シリコン膜２６上に膜厚が８００〜１２００Åの酸化シ
リコンを積層し、酸化シリコン膜２７を形成する。そし
て、この酸化シリコン膜２７をゲート電極２３に応じて
パターニングし、ゲート電極２３に重なるストッパ絶縁
膜２８を形成する。このストッパ絶縁膜２８の形成にお
いては、酸化シリコン膜２７を被うホトレジスト膜を形
成し、そのレジスト膜を透明基板２１の裏面側（第２主
面側）からゲート電極２３をマスクとして露光光２９を
照射することにより、酸化シリコン膜２７の上部にレジ
ストマスク３０をマスクずれなく形成し、そしてＨＦ系
のウェットエッチャントにより酸化シリコン膜２７をパ
ターニングすることにより行われる（図１（Ｃ）参
照）。 （ｄ）第４工程 ストッパ絶縁膜２８が形成されたシリコン膜２６に対
し、ストッパ絶縁膜２８を形成したレジストマスク３０
を残した状態で、リンをイオンドーピング法によりイオ
ン注入する。これはＬＤＤ構造のＮチャンネル型薄膜ト
ランジスタの低濃度ドレイン部分を形成する為のもので
あり、ドーパントとしてホスフィン（ＰＨ３）を用い、
加速電圧を３〜１０ＫｅＶ、リンのドーズ量を１Ｅ１２
〜１Ｅ１３ｃｍ−２とする。ストッパ絶縁膜２８で被わ
れた箇所がトランジスタのチャネル領域２６ｃとなり、
本工程でリンドープされた領域が後の工程で低濃度ドレ
イン領域２６ａとなる。
【０００７】本工程において、レジストマスク３０は膜
厚として１〜３μもの膜厚を有するので、イオンドーピ
ング時に選択マスクとして有効に機能する。従って、従
来問題となった、プラズマ解離された水素イオンがスト
ッパ絶縁膜２８を貫通してチャネル領域２６ｃに進入す
る不具合を解消できる（図２（Ａ）参照）。 （ｅ）第５工程 ストッパ絶縁膜２８上のレジストマスク３０を除去し、
再度ホトレジストを塗布し、今度は透明基板２１の表面
側から露光する事によりストッパ絶縁膜２８と低濃度ド
レイン領域２６ａとなる領域を被覆するレジストマスク
３１を形成し、再度リンをイオンドーピング法により３
〜１０ＫｅＶ、リンのドーズ量を１Ｅ１４〜１Ｅ１５ｃ
ｍ−２でイオン注入する。このイオンドープにおいて
は、レジストマスク３１で被われた領域を除いてシリコ
ン膜２６にＮ型の導電性を示す領域が形成され、これら
の領域が、ゲート電極２３の両側でソース領域２６ｓ及
びドレイン領域２６ｄとなる。また、ストッパ絶縁膜２
８で被覆された部分からレジストマスク３１で被覆され
た部分までのシリコン膜２６が、低濃度ドレイン領域２
６ａとなる（図２（Ｂ）参照）。
厚として１〜３μもの膜厚を有するので、イオンドーピ
ング時に選択マスクとして有効に機能する。従って、従
来問題となった、プラズマ解離された水素イオンがスト
ッパ絶縁膜２８を貫通してチャネル領域２６ｃに進入す
る不具合を解消できる（図２（Ａ）参照）。 （ｅ）第５工程 ストッパ絶縁膜２８上のレジストマスク３０を除去し、
再度ホトレジストを塗布し、今度は透明基板２１の表面
側から露光する事によりストッパ絶縁膜２８と低濃度ド
レイン領域２６ａとなる領域を被覆するレジストマスク
３１を形成し、再度リンをイオンドーピング法により３
〜１０ＫｅＶ、リンのドーズ量を１Ｅ１４〜１Ｅ１５ｃ
ｍ−２でイオン注入する。このイオンドープにおいて
は、レジストマスク３１で被われた領域を除いてシリコ
ン膜２６にＮ型の導電性を示す領域が形成され、これら
の領域が、ゲート電極２３の両側でソース領域２６ｓ及
びドレイン領域２６ｄとなる。また、ストッパ絶縁膜２
８で被覆された部分からレジストマスク３１で被覆され
た部分までのシリコン膜２６が、低濃度ドレイン領域２
６ａとなる（図２（Ｂ）参照）。
【０００８】尚、周辺回路用に、Ｐチャネル型の薄膜ト
ランジスタを同一透明基板２１上に形成する場合は、本
工程において前記Ｐチャネル型の薄膜トランジスタを形
成すべき箇所のシリコン膜２６上もレジストマスク３１
で被覆するようにしている（図示せず）。そして本工程
後、レジストマスク３１を除去し、新たにＮチャネル型
のトランジスタを形成した箇所を被覆するレジストマス
ク（図示せず）を形成し、ストッパ絶縁膜２８をマスク
としてボロンイオンをイオンドーピング法によりイオン
注入する。このイオン注入は加速電圧を３〜１０Ｋｅ
Ｖ、ボロンのドーズ量を１Ｅ１４〜１Ｅ１５ｃｍ−２と
する。これにより、Ｐチャネル型トランジスタのゲート
電極２３の両側のシリコン膜２６にＰ型のソース領域と
ドレイン領域を形成する（図示せず）。従って、ストッ
パ絶縁膜２８にはボロンイオン（Ｂ＋）をマスキングす
るだけの膜厚が、最低限要求される。 （ｆ）第６工程 所定の導電型の不純物イオンが注入されたシリコン膜２
６にエキシマレーザー３２を照射し、シリコンが融解し
ない程度に加熱する。これにより、シリコン膜２６内の
不純物イオンが活性化される。そして、ゲート電極２３
の両側に所定の幅を残してシリコン膜２６を島状にパタ
ーニングし、各トランジスタを分離独立させる。その方
法としては、先ずレジストマスクを形成した後、ＨＦ系
のエッチャントで配線用のゲート電極２３’上のストッ
パ絶縁膜２８を選択的に除去し、続いてドライエッチン
グによりレジストマスクで被覆された部分以外のシリコ
ン膜２６を除去することによって行われる（図２（Ｃ）
参照）。 （ｇ）第７工程 酸化シリコン膜５上にシリコン膜６を被ってプラズマＣ
ＶＤ法により酸化シリコン及び窒化シリコンを再度積層
し、酸化シリコン膜３３及び窒化シリコン膜３４を順次
形成し、次いで３５０〜４５０度の熱処理によって酸化
シリコン膜３３及び窒化シリコン膜３４のアニール処理
を行う。この熱処理は、同時に窒化シリコン膜３４中に
含まれる水素イオンを酸化シリコン膜３３を通してシリ
コン膜２６中に拡散することを兼ねている。拡散した水
素イオンはシリコン膜２６中のダングリングボンドを中
和、終端する。この時、水素イオンの供給量は、窒化シ
リコン膜３４中に含まれる水素イオンの濃度と、窒化シ
リコン膜３４からストッパ絶縁膜２８を越えてシリコン
膜２６に達するまでの拡散距離から成る拡散方程式によ
り決定される。ストッパ絶縁膜２８の膜厚を薄く設定で
きれば、拡散距離を短くできるので、シリコン膜２６に
対して十分な量の水素イオンを短時間の低温処理で供給
することが可能となる。
ランジスタを同一透明基板２１上に形成する場合は、本
工程において前記Ｐチャネル型の薄膜トランジスタを形
成すべき箇所のシリコン膜２６上もレジストマスク３１
で被覆するようにしている（図示せず）。そして本工程
後、レジストマスク３１を除去し、新たにＮチャネル型
のトランジスタを形成した箇所を被覆するレジストマス
ク（図示せず）を形成し、ストッパ絶縁膜２８をマスク
としてボロンイオンをイオンドーピング法によりイオン
注入する。このイオン注入は加速電圧を３〜１０Ｋｅ
Ｖ、ボロンのドーズ量を１Ｅ１４〜１Ｅ１５ｃｍ−２と
する。これにより、Ｐチャネル型トランジスタのゲート
電極２３の両側のシリコン膜２６にＰ型のソース領域と
ドレイン領域を形成する（図示せず）。従って、ストッ
パ絶縁膜２８にはボロンイオン（Ｂ＋）をマスキングす
るだけの膜厚が、最低限要求される。 （ｆ）第６工程 所定の導電型の不純物イオンが注入されたシリコン膜２
６にエキシマレーザー３２を照射し、シリコンが融解し
ない程度に加熱する。これにより、シリコン膜２６内の
不純物イオンが活性化される。そして、ゲート電極２３
の両側に所定の幅を残してシリコン膜２６を島状にパタ
ーニングし、各トランジスタを分離独立させる。その方
法としては、先ずレジストマスクを形成した後、ＨＦ系
のエッチャントで配線用のゲート電極２３’上のストッ
パ絶縁膜２８を選択的に除去し、続いてドライエッチン
グによりレジストマスクで被覆された部分以外のシリコ
ン膜２６を除去することによって行われる（図２（Ｃ）
参照）。 （ｇ）第７工程 酸化シリコン膜５上にシリコン膜６を被ってプラズマＣ
ＶＤ法により酸化シリコン及び窒化シリコンを再度積層
し、酸化シリコン膜３３及び窒化シリコン膜３４を順次
形成し、次いで３５０〜４５０度の熱処理によって酸化
シリコン膜３３及び窒化シリコン膜３４のアニール処理
を行う。この熱処理は、同時に窒化シリコン膜３４中に
含まれる水素イオンを酸化シリコン膜３３を通してシリ
コン膜２６中に拡散することを兼ねている。拡散した水
素イオンはシリコン膜２６中のダングリングボンドを中
和、終端する。この時、水素イオンの供給量は、窒化シ
リコン膜３４中に含まれる水素イオンの濃度と、窒化シ
リコン膜３４からストッパ絶縁膜２８を越えてシリコン
膜２６に達するまでの拡散距離から成る拡散方程式によ
り決定される。ストッパ絶縁膜２８の膜厚を薄く設定で
きれば、拡散距離を短くできるので、シリコン膜２６に
対して十分な量の水素イオンを短時間の低温処理で供給
することが可能となる。
【０００９】そして、ソース領域２６ｓ及びドレイン領
域２６ｄとなるシリコン膜２６上及び配線用のゲート電
極２３’上に、酸化シリコン膜３３及び窒化シリコン膜
３４を貫通するコンタクトホール３５を形成する（図３
（Ａ）参照）。 （ｈ）第８工程 コンタクトホール３５部分に、シリコン膜２６のドレイ
ン領域２６ｄに接続されるアルミニウム等の金属からな
る電極３６とゲート電極２３’に接続される電極３６を
形成する。この電極３６の形成は、例えば、コンタクト
ホール３５が形成された窒化シリコン膜３４上にスパッ
タリングしたアルミニウムをパターニングすることで形
成される。ここで、ドレイン領域２６ｄに接続される電
極３６は、トランジスタの配列方向に沿って連続してド
レイン配線を形成する。ソース領域２６ｓ上のコンタク
トホール３４は前記アルミニウムを除去する（図３
（Ｂ）参照）。 （ｉ）第９工程 電極３６が形成された窒化シリコン膜３４上にアクリル
樹脂溶液を塗布し、焼成してアクリル樹脂層３７を形成
する。このアクリル樹脂層３７は、ストッパ絶縁膜２８
や電極３６による凹凸を埋めて表面を平坦化する。そし
て、ソース領域２６ｓ上にアクリル樹脂層３７を貫通す
るコンタクトホール３８を形成し、このコンタクトホー
ル３８部分に、ソース領域２６ｓに接続されるＩＴＯ等
からなる透明電極３９を形成する。この透明電極３９の
形成は、例えば、コンタクトホール３８が形成されたア
クリル樹脂膜３７上にスパッタリングしたＩＴＯをパタ
ーニングすることで形成される（図４参照）。
域２６ｄとなるシリコン膜２６上及び配線用のゲート電
極２３’上に、酸化シリコン膜３３及び窒化シリコン膜
３４を貫通するコンタクトホール３５を形成する（図３
（Ａ）参照）。 （ｈ）第８工程 コンタクトホール３５部分に、シリコン膜２６のドレイ
ン領域２６ｄに接続されるアルミニウム等の金属からな
る電極３６とゲート電極２３’に接続される電極３６を
形成する。この電極３６の形成は、例えば、コンタクト
ホール３５が形成された窒化シリコン膜３４上にスパッ
タリングしたアルミニウムをパターニングすることで形
成される。ここで、ドレイン領域２６ｄに接続される電
極３６は、トランジスタの配列方向に沿って連続してド
レイン配線を形成する。ソース領域２６ｓ上のコンタク
トホール３４は前記アルミニウムを除去する（図３
（Ｂ）参照）。 （ｉ）第９工程 電極３６が形成された窒化シリコン膜３４上にアクリル
樹脂溶液を塗布し、焼成してアクリル樹脂層３７を形成
する。このアクリル樹脂層３７は、ストッパ絶縁膜２８
や電極３６による凹凸を埋めて表面を平坦化する。そし
て、ソース領域２６ｓ上にアクリル樹脂層３７を貫通す
るコンタクトホール３８を形成し、このコンタクトホー
ル３８部分に、ソース領域２６ｓに接続されるＩＴＯ等
からなる透明電極３９を形成する。この透明電極３９の
形成は、例えば、コンタクトホール３８が形成されたア
クリル樹脂膜３７上にスパッタリングしたＩＴＯをパタ
ーニングすることで形成される（図４参照）。
【００１０】本実施の形態によれば、以下の作用効果を
得ることができる。 （１）ストッパ絶縁膜２８を形成するためのレジストマ
スク３０をストッパ絶縁膜２８上に残した状態でリンを
イオンドーピングするので、プラズマ雰囲気中の不純物
イオン（Ｈ＋）等が誤ってチャネル領域２６ｃにドープ
されることが無くなる。よって、トランジスタのしきい
値Ｖｔのばらつきを抑え、半導体装置の製造歩留まりを
向上できる。
得ることができる。 （１）ストッパ絶縁膜２８を形成するためのレジストマ
スク３０をストッパ絶縁膜２８上に残した状態でリンを
イオンドーピングするので、プラズマ雰囲気中の不純物
イオン（Ｈ＋）等が誤ってチャネル領域２６ｃにドープ
されることが無くなる。よって、トランジスタのしきい
値Ｖｔのばらつきを抑え、半導体装置の製造歩留まりを
向上できる。
【００１１】（２）ストッパ絶縁膜２８はｐチャネルト
ランジスタ形成用のボロンイオンをマスキングするだけ
の膜厚を具備していれば済むので、ストッパ絶縁膜２８
の膜厚を薄くすることが可能となる。これによって、表
面の凹凸を緩和できる他、第７工程における水素イオン
の拡散距離を短くして、短時間で処理することが可能に
なる。
ランジスタ形成用のボロンイオンをマスキングするだけ
の膜厚を具備していれば済むので、ストッパ絶縁膜２８
の膜厚を薄くすることが可能となる。これによって、表
面の凹凸を緩和できる他、第７工程における水素イオン
の拡散距離を短くして、短時間で処理することが可能に
なる。
【００１２】
【発明の効果】以上に説明したとおり、本発明によれ
ば、第４工程において低濃度ドレイン領域２６ａを形成
するときのイオン注入で予期しない不純物がチャネル領
域２６ｃに拡散されることを防止し、もってトランジス
タのしきい値Ｖｔのばらつきを抑えて半導体装置の製造
歩留まりを向上できる利点を有する。
ば、第４工程において低濃度ドレイン領域２６ａを形成
するときのイオン注入で予期しない不純物がチャネル領
域２６ｃに拡散されることを防止し、もってトランジス
タのしきい値Ｖｔのばらつきを抑えて半導体装置の製造
歩留まりを向上できる利点を有する。
【図１】本発明を説明するための断面図である。
【図２】本発明を説明するための断面図である。
【図３】本発明を説明するための断面図である。
【図４】従来例を説明するための断面図である。
【図５】従来例を説明するための断面図である。
【図６】従来例を説明するための断面図である。
２１・・・透明基板 ２３・・・ゲート電極 ２６・・・シリコン膜 ２６ｃ・・チャネル領域 ２６ａ・・低濃度ドレイン領域 ２８・・・ストッパ絶縁膜 ２９・・・レジストマスク ３５・・・電極 ３８・・・透明電極
Claims (4)
- 【請求項１】 絶縁基板の第１主面上にゲート電極を形
成する工程と、 前記絶縁基板上に前記ゲート電極を被うゲート絶縁膜を
形成する工程と、 前記ゲート絶縁膜上に半導体膜を積層する工程と、 前記半導体膜上に絶縁膜を積層する工程と、 前記ゲート電極上方の前記絶縁膜上にレジストマスクを
形成する工程と、 前記レジストマスクにより前記絶縁膜を選択的に除去し
てストッパ絶縁膜を形成する工程と、 前記ストッパ絶縁膜上に前記レジストマスクを残した状
態で、前記半導体層に不純物をドープする工程と、を具
備することを特徴とする薄膜トランジスタの製造方法。 - 【請求項２】 前記レジストマスクの形成は、前記ゲー
ト電極をマスクとして前記絶縁基板の第２主面側からの
露光により行うことを特徴とする請求項１記載の薄膜ト
ランジスタの製造方法。 - 【請求項３】 絶縁基板の第１主面上にゲート電極を形
成する工程と、 前記絶縁基板上に前記ゲート電極を被うゲート絶縁膜を
形成する工程と、 前記ゲート絶縁膜上に半導体膜を積層する工程と、 前記半導体膜上に絶縁膜を積層する工程と、 前記ゲート電極上方の前記絶縁膜上に第１のレジストマ
スクを形成する工程と、 前記第１のレジストマスクにより前記絶縁膜を選択的に
除去してストッパ絶縁膜を形成する工程と、 前記第１のレジストマスクを残した状態で、前記半導体
層に不純物をドープして一導電型の低濃度領域を形成す
る工程と、 前記ストッパ及び前記ストッパ近傍の前記半導体層を被
う第２のレジストマスクを形成し、前記半導体層に不純
物をドープして一導電型の高濃度ソース・ドレイン領域
を形成する工程と、を具備することを特徴とする薄膜ト
ランジスタの製造方法。 - 【請求項４】 前記レジストマスクの形成は、前記ゲー
ト電極をマスクとして前記絶縁基板の第２主面側からの
露光により行うことを特徴とする請求項３記載の薄膜ト
ランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26668097A JPH11111987A (ja) | 1997-09-30 | 1997-09-30 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26668097A JPH11111987A (ja) | 1997-09-30 | 1997-09-30 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11111987A true JPH11111987A (ja) | 1999-04-23 |
Family
ID=17434211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26668097A Pending JPH11111987A (ja) | 1997-09-30 | 1997-09-30 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11111987A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1322543C (zh) * | 2000-12-06 | 2007-06-20 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| KR100904266B1 (ko) * | 2002-12-31 | 2009-06-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 |
-
1997
- 1997-09-30 JP JP26668097A patent/JPH11111987A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1322543C (zh) * | 2000-12-06 | 2007-06-20 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| KR100904266B1 (ko) * | 2002-12-31 | 2009-06-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3398453B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100451381B1 (ko) | 박막트랜지스터및그제조방법 | |
| JP2897004B2 (ja) | Ｃｍｏｓｆｅｔ製造方法 | |
| JP2905680B2 (ja) | 薄膜トランジスターの製造方法 | |
| CN1909249B (zh) | 具有薄膜晶体管的半导体器件及其制造方法 | |
| KR960035908A (ko) | 모스 전계효과 트랜지스터의 제조방법 | |
| KR20000032041A (ko) | 박막 트랜지스터 액정 표시 장치의 제조 방법 | |
| US6127210A (en) | Manufacturing method of CMOS thin film semiconductor device and CMOS thin film semiconductor device manufactured thereby | |
| JP3528422B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6360549B2 (ja) | ||
| JPH11111987A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0797565B2 (ja) | 半導体装置の製造方法 | |
| JP3398665B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3466165B2 (ja) | Ｌｄｄを有する薄膜トランジスタの製造方法 | |
| JP3345756B2 (ja) | 半導体装置の製造方法 | |
| JP3413699B2 (ja) | 半導体装置およびその製造方法 | |
| JP3953605B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100195265B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| KR100339419B1 (ko) | 앨디디(ｌｄｄ)구조의 트랜지스터 제조방법 | |
| JPH0472770A (ja) | 半導体装置の製造方法 | |
| KR100332565B1 (ko) | 액정표시장치제조방법 | |
| JPH01143358A (ja) | Ｍｏｓ型半導体集積回路装置の製造方法 | |
| KR100198596B1 (ko) | 씨모스 트랜지스터의 제조방법 | |
| JPH10154813A (ja) | 薄膜トランジスタの製造方法および液晶表示装置 | |
| JPH07142739A (ja) | 多結晶シリコン薄膜トランジスターの製造方法 |