JPH11112338A - 周波数制御方式 - Google Patents
周波数制御方式Info
- Publication number
- JPH11112338A JPH11112338A JP9266192A JP26619297A JPH11112338A JP H11112338 A JPH11112338 A JP H11112338A JP 9266192 A JP9266192 A JP 9266192A JP 26619297 A JP26619297 A JP 26619297A JP H11112338 A JPH11112338 A JP H11112338A
- Authority
- JP
- Japan
- Prior art keywords
- output
- data
- frequency
- amount
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 29
- 238000012544 monitoring process Methods 0.000 claims description 27
- 238000005070 sampling Methods 0.000 claims description 21
- 238000013500 data storage Methods 0.000 claims description 13
- 238000003079 width control Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 回路構成が簡単で、引き込み速度も速く、し
かも異なる周波数比の入出力信号に対して柔軟に対処す
ることができる周波数制御方式を提供する。 【解決手段】 バッファ１２は、外部から入力されるデ
ータＤｉを格納し、ＣＰＵ１３の制御のもと、データを
ＶＣＯ１６の出力に周波数同期させて出力する。ＣＰＵ
１３は、データＤｉに同期して入力される同期の基準と
なるタイミング信号ＳＹＮＣが外部から入力されたタイ
ミングでバッファ１２のデータ残量をチェックし、この
チェック時のデータ残量と目標値との差分を吸収するよ
うにＶＣＯ１６の出力周波数を制御する。
かも異なる周波数比の入出力信号に対して柔軟に対処す
ることができる周波数制御方式を提供する。 【解決手段】 バッファ１２は、外部から入力されるデ
ータＤｉを格納し、ＣＰＵ１３の制御のもと、データを
ＶＣＯ１６の出力に周波数同期させて出力する。ＣＰＵ
１３は、データＤｉに同期して入力される同期の基準と
なるタイミング信号ＳＹＮＣが外部から入力されたタイ
ミングでバッファ１２のデータ残量をチェックし、この
チェック時のデータ残量と目標値との差分を吸収するよ
うにＶＣＯ１６の出力周波数を制御する。
Description
【０００１】
【発明の属する技術分野】この発明は、外部から入力さ
れるタイミング信号に同期した周波数出力を生成する周
波数制御方式に関する。
れるタイミング信号に同期した周波数出力を生成する周
波数制御方式に関する。
【０００２】
【従来の技術】従来より、入力信号に同期した周波数出
力信号を生成する方式としてＰＬＬ（位相ロックルー
プ）回路が知られている。一般的なＰＬＬ回路は、入力
信号と出力信号（再生クロック信号等）とを位相比較す
る位相比較器と、その出力を平滑化するループフィルタ
と、その出力によって周波数が変化する再生クロックを
出力するＶＣＯ（電圧制御発振器）とを基本として構成
される。また、例えば１ｋＨｚの入力信号からこれに同
期する４４．１ｋＨｚのサンプリングクロックを再生す
るような場合、４４．１ｋＨｚの再生クロックの周波数
を１ｋＨｚまで低減させるための分周回路が位相比較器
へのフィードバック経路に必要となる。
力信号を生成する方式としてＰＬＬ（位相ロックルー
プ）回路が知られている。一般的なＰＬＬ回路は、入力
信号と出力信号（再生クロック信号等）とを位相比較す
る位相比較器と、その出力を平滑化するループフィルタ
と、その出力によって周波数が変化する再生クロックを
出力するＶＣＯ（電圧制御発振器）とを基本として構成
される。また、例えば１ｋＨｚの入力信号からこれに同
期する４４．１ｋＨｚのサンプリングクロックを再生す
るような場合、４４．１ｋＨｚの再生クロックの周波数
を１ｋＨｚまで低減させるための分周回路が位相比較器
へのフィードバック経路に必要となる。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
ＰＬＬ回路の場合、全ての素子をハードウェアで構成し
なくてはならないため、特に分周段数が多いと素子数も
多くなり、回路構成が複雑になるという問題がある。ま
た、従来の回路は、引き込み時の応答性がループフィル
タの時定数に依存し、この時定数は容易に変更できない
ため、入力信号と出力周波数とが大きくかけ離れている
と、引き込みに時間がかかるという問題がある。更に、
従来の回路は回路素子が特定の入出力周波数比を想定し
て作り込まれているため、異なる周波数比の入出力信号
に柔軟に対処することができないという問題もある。
ＰＬＬ回路の場合、全ての素子をハードウェアで構成し
なくてはならないため、特に分周段数が多いと素子数も
多くなり、回路構成が複雑になるという問題がある。ま
た、従来の回路は、引き込み時の応答性がループフィル
タの時定数に依存し、この時定数は容易に変更できない
ため、入力信号と出力周波数とが大きくかけ離れている
と、引き込みに時間がかかるという問題がある。更に、
従来の回路は回路素子が特定の入出力周波数比を想定し
て作り込まれているため、異なる周波数比の入出力信号
に柔軟に対処することができないという問題もある。
【０００４】この発明は、このような問題点に鑑みなさ
れたもので、回路構成が簡単で、引き込み速度も速く、
しかも異なる周波数比の入出力信号に対して柔軟に対処
することができる周波数制御方式を提供することを目的
とする。
れたもので、回路構成が簡単で、引き込み速度も速く、
しかも異なる周波数比の入出力信号に対して柔軟に対処
することができる周波数制御方式を提供することを目的
とする。
【０００５】
【課題を解決するための手段】この発明に係る周波数制
御方式は、制御入力に基づいて出力周波数を変化させる
可変周波数発振器と、この可変周波数発振器の出力によ
って変化する監視量を、同期の基準となるタイミング信
号が外部から入力されたタイミングでチェックすると共
に、このチェック時の監視量と予め定めた目標値との差
分を求め、この差分を吸収するように前記可変周波数発
振器の出力周波数を制御する制御手段とを備えたことを
特徴とする。
御方式は、制御入力に基づいて出力周波数を変化させる
可変周波数発振器と、この可変周波数発振器の出力によ
って変化する監視量を、同期の基準となるタイミング信
号が外部から入力されたタイミングでチェックすると共
に、このチェック時の監視量と予め定めた目標値との差
分を求め、この差分を吸収するように前記可変周波数発
振器の出力周波数を制御する制御手段とを備えたことを
特徴とする。
【０００６】この発明では、可変周波数発振器の出力に
よって監視量を変化させながら、同期の基準となるタイ
ミング信号が外部から入力されるタイミングで制御手段
に例えば割り込みをかけて、この監視量をチェックす
る。そして、監視量と目標値との差分を求め、これを吸
収するように可変周波数発振器の発振周波数を制御す
る。従って、この発明によれば、監視量のチェック、監
視量と目標値との差分算出及び可変周波数発振器の制御
量算出は、全てソフトウェアによって実現することがで
き、必要とする素子数を大幅に削減することができる。
また、監視量と目標値との差分によって可変周波数発振
器の出力周波数のずれ量が正負の方向も含めて直接的に
求められるので、このずれ量を吸収すべく素早い周波数
引き込みが可能になる。更に、入出力信号の周波数比
は、外部からのタイミング信号の入力時における監視量
の目標値によって決定されるため、目標値を変更するこ
とで入出力周波数比も簡単に変更可能である。
よって監視量を変化させながら、同期の基準となるタイ
ミング信号が外部から入力されるタイミングで制御手段
に例えば割り込みをかけて、この監視量をチェックす
る。そして、監視量と目標値との差分を求め、これを吸
収するように可変周波数発振器の発振周波数を制御す
る。従って、この発明によれば、監視量のチェック、監
視量と目標値との差分算出及び可変周波数発振器の制御
量算出は、全てソフトウェアによって実現することがで
き、必要とする素子数を大幅に削減することができる。
また、監視量と目標値との差分によって可変周波数発振
器の出力周波数のずれ量が正負の方向も含めて直接的に
求められるので、このずれ量を吸収すべく素早い周波数
引き込みが可能になる。更に、入出力信号の周波数比
は、外部からのタイミング信号の入力時における監視量
の目標値によって決定されるため、目標値を変更するこ
とで入出力周波数比も簡単に変更可能である。
【０００７】外部からのタイミング信号と共に所定のデ
ータが入力される場合には、このデータを一時的に格納
するデータ格納手段を設け、このデータ格納手段のデー
タ残量を監視量として用いることができる。即ち、この
発明の一つの好適な周波数制御方式は、制御入力に基づ
いて出力周波数を変化させる可変周波数発振器と、外部
から入力されるデータを格納しこのデータを前記可変周
波数発振器の出力に基づいて出力するデータ格納手段
と、前記データに同期して入力される同期の基準となる
タイミング信号が外部から入力されたタイミングで前記
データ格納手段のデータ残量をチェックし、このチェッ
ク時のデータ残量と目標値との差分を吸収するように前
記可変周波数発振器の出力周波数を制御する制御手段と
を備えたことを特徴とする。
ータが入力される場合には、このデータを一時的に格納
するデータ格納手段を設け、このデータ格納手段のデー
タ残量を監視量として用いることができる。即ち、この
発明の一つの好適な周波数制御方式は、制御入力に基づ
いて出力周波数を変化させる可変周波数発振器と、外部
から入力されるデータを格納しこのデータを前記可変周
波数発振器の出力に基づいて出力するデータ格納手段
と、前記データに同期して入力される同期の基準となる
タイミング信号が外部から入力されたタイミングで前記
データ格納手段のデータ残量をチェックし、このチェッ
ク時のデータ残量と目標値との差分を吸収するように前
記可変周波数発振器の出力周波数を制御する制御手段と
を備えたことを特徴とする。
【０００８】この発明によれば、タイミング信号が入力
されたタイミングでデータ格納手段のデータ残量を監視
量としてチェックし、このデータ残量と目標値（目標残
量）との差分に基づいて可変周波数発振器の出力周波数
を制御するようにしているので、データがタイミング信
号の１周期の間にどのような形態で（例えばバースト状
に）入力されても、出力サンプリングレートが予め決ま
っていれば、タイミング信号の周期に基づいて目標残量
を決定することにより、タイミング信号に同期した一定
の出力サンプリングレートのデータ出力が簡単に得られ
る。
されたタイミングでデータ格納手段のデータ残量を監視
量としてチェックし、このデータ残量と目標値（目標残
量）との差分に基づいて可変周波数発振器の出力周波数
を制御するようにしているので、データがタイミング信
号の１周期の間にどのような形態で（例えばバースト状
に）入力されても、出力サンプリングレートが予め決ま
っていれば、タイミング信号の周期に基づいて目標残量
を決定することにより、タイミング信号に同期した一定
の出力サンプリングレートのデータ出力が簡単に得られ
る。
【０００９】この場合、制御手段が、データ格納手段に
データが格納される毎にライトポインタを１つ進め、デ
ータ格納手段からデータが出力される毎にリードポイン
タを１つ進めるという制御を行うことにより、ライトポ
インタとリードポインタとの差分からデータ残量が求め
られる。
データが格納される毎にライトポインタを１つ進め、デ
ータ格納手段からデータが出力される毎にリードポイン
タを１つ進めるという制御を行うことにより、ライトポ
インタとリードポインタとの差分からデータ残量が求め
られる。
【００１０】監視量としては、可変周波数発振器の出力
をカウントするカウント手段のカウント値を用いること
もできる。この場合、タイミング信号と共に入力される
データの有無に拘わらず、タイミング信号に同期した周
波数出力を得ることができる。
をカウントするカウント手段のカウント値を用いること
もできる。この場合、タイミング信号と共に入力される
データの有無に拘わらず、タイミング信号に同期した周
波数出力を得ることができる。
【００１１】制御手段は、ソフトウェアによる動作を考
慮すると、監視量と目標値との差分に応じたパルス幅の
パルス幅制御信号に基づいて可変周波数発振器を制御す
るものであることが望ましい。また、制御手段は、監視
量と目標値との差分に基づいて可変周波数発振器の出力
周波数を線形に変化させる他に、非線形に変化させるよ
うにすることもできる。この場合、目標値からのずれ量
がある範囲を越えた場合に、最大の制御量を可変周波数
発振器に与えることで、引き込み時の応答速度を更に向
上させることができる。
慮すると、監視量と目標値との差分に応じたパルス幅の
パルス幅制御信号に基づいて可変周波数発振器を制御す
るものであることが望ましい。また、制御手段は、監視
量と目標値との差分に基づいて可変周波数発振器の出力
周波数を線形に変化させる他に、非線形に変化させるよ
うにすることもできる。この場合、目標値からのずれ量
がある範囲を越えた場合に、最大の制御量を可変周波数
発振器に与えることで、引き込み時の応答速度を更に向
上させることができる。
【００１２】また、この発明は、全ての処理をソフトウ
ェアによって実行することもできる。この場合、この発
明に係る媒体に記録された周波数制御プログラムは、制
御量に基づいて出力サンプリング信号の周波数を変化さ
せる出力周波数可変処理と、前記出力サンプリング信号
によって変化する監視量を、同期の基準となるタイミン
グ信号が外部から入力されたタイミングでチェックする
と共に、このチェック時の監視量と予め定めた目標値と
の差分を求め、この差分を吸収するように前記出力サン
プリング信号の出力周波数を制御する出力周波数制御処
理とを含む。
ェアによって実行することもできる。この場合、この発
明に係る媒体に記録された周波数制御プログラムは、制
御量に基づいて出力サンプリング信号の周波数を変化さ
せる出力周波数可変処理と、前記出力サンプリング信号
によって変化する監視量を、同期の基準となるタイミン
グ信号が外部から入力されたタイミングでチェックする
と共に、このチェック時の監視量と予め定めた目標値と
の差分を求め、この差分を吸収するように前記出力サン
プリング信号の出力周波数を制御する出力周波数制御処
理とを含む。
【００１３】
【発明の実施の形態】以下、図面を参照して、この発明
の好ましい実施の形態について説明する。図１は、この
発明の一実施例に係る周波数制御回路を適用したシステ
ムの構成例を示す図である。同期の基準となるタイミン
グを与えるコンピュータ１と、このコンピュータ１から
の出力に同期する同期対象機器２とは、例えばＵＳＢ
（Universal Serial Bus）等の信号ケーブル３を介して
接続されている。同期対象機器２としては、例えばコン
ピュータ１から出力される音楽データを受信して楽音を
生成出力する簡易型オーディオ機器等が考えられる。こ
の同期対象機器２の中にこの発明に係る周波数制御回路
が内蔵されている。
の好ましい実施の形態について説明する。図１は、この
発明の一実施例に係る周波数制御回路を適用したシステ
ムの構成例を示す図である。同期の基準となるタイミン
グを与えるコンピュータ１と、このコンピュータ１から
の出力に同期する同期対象機器２とは、例えばＵＳＢ
（Universal Serial Bus）等の信号ケーブル３を介して
接続されている。同期対象機器２としては、例えばコン
ピュータ１から出力される音楽データを受信して楽音を
生成出力する簡易型オーディオ機器等が考えられる。こ
の同期対象機器２の中にこの発明に係る周波数制御回路
が内蔵されている。
【００１４】図２は、この周波数制御回路の構成を示す
ブロック図である。この回路は、データ格納手段として
のＦＩＦＯ（First In First Out）１１及びバッファ１
２と、制御手段としてのＣＰＵ１３、ＲＯＭ１４及びＶ
ＣＯ制御部１５と、可変周波数発振器としてのＶＣＯ
（電圧制御発振器）１６とを備えて構成されている。
ブロック図である。この回路は、データ格納手段として
のＦＩＦＯ（First In First Out）１１及びバッファ１
２と、制御手段としてのＣＰＵ１３、ＲＯＭ１４及びＶ
ＣＯ制御部１５と、可変周波数発振器としてのＶＣＯ
（電圧制御発振器）１６とを備えて構成されている。
【００１５】図３にはこの回路に入力される入力データ
Ｄｉ及びデータバス上での同期の基準となるタイミング
信号としてのＳＹＮＣ信号が示されている。なお、ＵＳ
Ｂ規格では、同等の同期信号をＳＯＦ（Start of Fram
e）信号と呼んでいる。ＳＹＮＣ信号に続くバースト状
の入力データＤｉは、ＦＩＦＯ１１に格納されたのち、
ＣＰＵ１３の制御のもと、バッファ１２に格納され所定
タイミングで出力データＤｏとして出力される。ＣＰＵ
１３は、ＲＯＭ１４に格納されたマイクロプログラムに
よって動作し、一定間隔でバッファ１２のリード・ライ
ト制御を実行すると共に、周期ＴでＳＹＮＣ信号が外部
から割り込み入力される度に、バッファ１２のデータ残
量を監視量としてチェックし、データ残量と目標残量と
の差分に基づいてＶＣＯ制御部１５にＰＷＭ（パルス幅
変調）のアップパルスＰU又はダウンパルスＰDを出力す
る。ＶＣＯ制御部１５は、アップパルスＰU又はダウン
パルスＰDに基づいてＶＣＯ１６の発振周波数を制御す
る。ＶＣＯ１６の出力は、出力データＤｏに同期した出
力サンプリング信号Ｆｓとして次段の回路、例えば出力
データＤｏをＤ／Ａ変換するためのＤ／Ａ変換器等に出
力されると共に、バッファ１３からのデータ読出タイミ
ングを与えるために、ＣＰＵ１３に供給される。
Ｄｉ及びデータバス上での同期の基準となるタイミング
信号としてのＳＹＮＣ信号が示されている。なお、ＵＳ
Ｂ規格では、同等の同期信号をＳＯＦ（Start of Fram
e）信号と呼んでいる。ＳＹＮＣ信号に続くバースト状
の入力データＤｉは、ＦＩＦＯ１１に格納されたのち、
ＣＰＵ１３の制御のもと、バッファ１２に格納され所定
タイミングで出力データＤｏとして出力される。ＣＰＵ
１３は、ＲＯＭ１４に格納されたマイクロプログラムに
よって動作し、一定間隔でバッファ１２のリード・ライ
ト制御を実行すると共に、周期ＴでＳＹＮＣ信号が外部
から割り込み入力される度に、バッファ１２のデータ残
量を監視量としてチェックし、データ残量と目標残量と
の差分に基づいてＶＣＯ制御部１５にＰＷＭ（パルス幅
変調）のアップパルスＰU又はダウンパルスＰDを出力す
る。ＶＣＯ制御部１５は、アップパルスＰU又はダウン
パルスＰDに基づいてＶＣＯ１６の発振周波数を制御す
る。ＶＣＯ１６の出力は、出力データＤｏに同期した出
力サンプリング信号Ｆｓとして次段の回路、例えば出力
データＤｏをＤ／Ａ変換するためのＤ／Ａ変換器等に出
力されると共に、バッファ１３からのデータ読出タイミ
ングを与えるために、ＣＰＵ１３に供給される。
【００１６】ＣＰＵ１３は、内部のレジスタ群にバッフ
ァ１２のリードポインタＲＰ及びライトポインタＷＰ並
びにＶＣＯ１６からの出力によってセットされる出力要
求フラグＯＲＱを保持している。また、図示しないがＦ
ＩＦＯ１１のデータ残量等もＣＰＵ１３の内部に保持さ
れる。
ァ１２のリードポインタＲＰ及びライトポインタＷＰ並
びにＶＣＯ１６からの出力によってセットされる出力要
求フラグＯＲＱを保持している。また、図示しないがＦ
ＩＦＯ１１のデータ残量等もＣＰＵ１３の内部に保持さ
れる。
【００１７】図３には、データ及びＳＹＮＣ信号の入力
タイミングに合わせてＦＩＦＯ１１及びバッファ１２の
データ残量状態並びに出力データＤｏ、アップ・ダウン
パルスＰU，ＰDの出力状態も示されている。ＳＹＮＣ信
号の周期Ｔの期間に出力すべきデータ数は、出力サンプ
リングレートＦｓにより決定される。例えば周期Ｔが１
ｍｓで、出力サンプリングレートが４４．１ｋＨｚであ
れば、周期Ｔの間に４４ビット分のデータを一定間隔で
出力することになる。ここでは、ＳＹＮＣ信号に続く一
群の入力データＤｉが例えば４４ビット分のデータであ
ることを前提としている。しかし、入力データＤｉのデ
ータ量はバッファ１２の容量によって許容される範囲内
であれば、どのような量であっても良く、可変長符号で
あっても良い。
タイミングに合わせてＦＩＦＯ１１及びバッファ１２の
データ残量状態並びに出力データＤｏ、アップ・ダウン
パルスＰU，ＰDの出力状態も示されている。ＳＹＮＣ信
号の周期Ｔの期間に出力すべきデータ数は、出力サンプ
リングレートＦｓにより決定される。例えば周期Ｔが１
ｍｓで、出力サンプリングレートが４４．１ｋＨｚであ
れば、周期Ｔの間に４４ビット分のデータを一定間隔で
出力することになる。ここでは、ＳＹＮＣ信号に続く一
群の入力データＤｉが例えば４４ビット分のデータであ
ることを前提としている。しかし、入力データＤｉのデ
ータ量はバッファ１２の容量によって許容される範囲内
であれば、どのような量であっても良く、可変長符号で
あっても良い。
【００１８】各ＳＹＮＣ信号は、ＣＰＵ１３への割り込
み信号となり、ＣＰＵ１３は、この割り込み信号によっ
てバッファ１２のデータ残量のチェック、データ残量に
基づくＶＣＯ１６の出力周波数の決定、ＦＩＦＯ１１の
データ残量取り込みの処理を実行する。
み信号となり、ＣＰＵ１３は、この割り込み信号によっ
てバッファ１２のデータ残量のチェック、データ残量に
基づくＶＣＯ１６の出力周波数の決定、ＦＩＦＯ１１の
データ残量取り込みの処理を実行する。
【００１９】図４は、ＳＹＮＣ信号の割り込みによりＣ
ＰＵ１３が実行する上述の手順を示すフローチャートで
ある。ＳＹＮＣ信号の割り込みが発生すると、ＣＰＵ１
３は、まずＦＩＦＯ１１にデータが存在するかどうかチ
ェックし（Ｓ１）、データが存在しない場合にはそのま
ま処理を終了するが、データが存在する場合には、ＦＩ
ＦＯ１１のデータ数を保存する（Ｓ２）。次に、バッフ
ァ１２のデータ残量Ｒと目標値Ｒ0との差分ΔＲを計算
する（Ｓ３）。バッファ１２のデータ残量Ｒと差分ΔＲ
は、次のように求められる。
ＰＵ１３が実行する上述の手順を示すフローチャートで
ある。ＳＹＮＣ信号の割り込みが発生すると、ＣＰＵ１
３は、まずＦＩＦＯ１１にデータが存在するかどうかチ
ェックし（Ｓ１）、データが存在しない場合にはそのま
ま処理を終了するが、データが存在する場合には、ＦＩ
ＦＯ１１のデータ数を保存する（Ｓ２）。次に、バッフ
ァ１２のデータ残量Ｒと目標値Ｒ0との差分ΔＲを計算
する（Ｓ３）。バッファ１２のデータ残量Ｒと差分ΔＲ
は、次のように求められる。
【００２０】
【数１】データ残量（Ｒ）＝ライトポインタ（ＷＰ）−
リードポインタ（ＲＰ） 差分（ΔＲ）＝データ残量（Ｒ）−目標値（Ｒ0）
リードポインタ（ＲＰ） 差分（ΔＲ）＝データ残量（Ｒ）−目標値（Ｒ0）
【００２１】差分ΔＲが０であれば、そのまま処理を終
了するが（Ｓ４）、ΔＲが０でなければΔＲに応じた適
正なパルス幅のパルスＰU，ＰDを生成し、ＰＷＭパルス
をＶＣＯ制御部１５に出力する（Ｓ５）。即ち、差分Δ
Ｒが正の値であるとき（図３の時刻ｔ4のようにデータ
残量が多いとき）は、データの出力速度が遅いと判断し
てアップパルスＰUを生成し、差分ΔＲが負の値である
とき（図３の時刻ｔ6のようにデータ残量が少ないと
き）は、データの出力速度が速いと判断してダウンパル
スＰDを生成する。パルスＰU，ＰDのパルス幅は、例え
ば差分ΔＲの絶対値と比例した値とする。なお、データ
残量Ｒや目標値Ｒ0は、ビット数とは限らず、データバ
イト数に比例する値であればどのような値でも良い。例
えば１６ビットのステレオオーディオデータの場合、１
サンプル＝４バイトであるから、４４．１ｋＨｚの場
合、１ｍｓの期間におけるデータ残量の目標値Ｒ0は、
１７６バイトに相当する量となる。
了するが（Ｓ４）、ΔＲが０でなければΔＲに応じた適
正なパルス幅のパルスＰU，ＰDを生成し、ＰＷＭパルス
をＶＣＯ制御部１５に出力する（Ｓ５）。即ち、差分Δ
Ｒが正の値であるとき（図３の時刻ｔ4のようにデータ
残量が多いとき）は、データの出力速度が遅いと判断し
てアップパルスＰUを生成し、差分ΔＲが負の値である
とき（図３の時刻ｔ6のようにデータ残量が少ないと
き）は、データの出力速度が速いと判断してダウンパル
スＰDを生成する。パルスＰU，ＰDのパルス幅は、例え
ば差分ΔＲの絶対値と比例した値とする。なお、データ
残量Ｒや目標値Ｒ0は、ビット数とは限らず、データバ
イト数に比例する値であればどのような値でも良い。例
えば１６ビットのステレオオーディオデータの場合、１
サンプル＝４バイトであるから、４４．１ｋＨｚの場
合、１ｍｓの期間におけるデータ残量の目標値Ｒ0は、
１７６バイトに相当する量となる。
【００２２】図５は、ＳＹＮＣ信号の入力とＳＹＮＣ信
号の入力との間の期間ＴにＣＰＵ１３が繰り返す処理を
示すフローチャートである。この処理は、周期Ｔの間に
入力される入力データ量をＮとしたとき、Ｔ／Ｎよりも
短い周期で繰り返し実行される。まず、出力要求フラグ
ＯＲＱがアクティブであるかどうか、即ちＶＣＯ１６の
出力が入力された直後かどうかを判定し（Ｓ１１）、Ｏ
ＲＱがアクティブである場合には、データＤｏを１ビッ
ト出力し、リードポインタＲＰを１つ進めると共に、デ
ータ残量Ｒ＝ＷＰ−ＲＰを１つ減らしたのち、ＯＲＱを
リセットする（Ｓ１２）。ＯＲＱがインアクティブのと
きはこの処理を行わない。次にＦＩＦＯ１１のデータ残
量が０かどうかを確認する（Ｓ１３）。ＦＩＦＯ１１の
データ残量が０でない場合には、バッファ１２にデータ
Ｄｉをライトし、ライトポインタＷＰを１つ進め、デー
タ残量Ｒ＝ＷＰ−ＲＰに１を加えてＦＩＦＯ１１残量を
１つ減らす（Ｓ１４）。ＦＩＦＯ１１のデータ残量が０
の場合には、この処理を行わない（Ｓ１３）。
号の入力との間の期間ＴにＣＰＵ１３が繰り返す処理を
示すフローチャートである。この処理は、周期Ｔの間に
入力される入力データ量をＮとしたとき、Ｔ／Ｎよりも
短い周期で繰り返し実行される。まず、出力要求フラグ
ＯＲＱがアクティブであるかどうか、即ちＶＣＯ１６の
出力が入力された直後かどうかを判定し（Ｓ１１）、Ｏ
ＲＱがアクティブである場合には、データＤｏを１ビッ
ト出力し、リードポインタＲＰを１つ進めると共に、デ
ータ残量Ｒ＝ＷＰ−ＲＰを１つ減らしたのち、ＯＲＱを
リセットする（Ｓ１２）。ＯＲＱがインアクティブのと
きはこの処理を行わない。次にＦＩＦＯ１１のデータ残
量が０かどうかを確認する（Ｓ１３）。ＦＩＦＯ１１の
データ残量が０でない場合には、バッファ１２にデータ
Ｄｉをライトし、ライトポインタＷＰを１つ進め、デー
タ残量Ｒ＝ＷＰ−ＲＰに１を加えてＦＩＦＯ１１残量を
１つ減らす（Ｓ１４）。ＦＩＦＯ１１のデータ残量が０
の場合には、この処理を行わない（Ｓ１３）。
【００２３】このような処理を行うと、図３に示すよう
に、時刻ｔ1でＳＹＮＣ信号に続いて入力されるデータ
Ｄｉ1がＦＩＦＯ１１に蓄積開始され、ＦＩＦＯ１１に
データＤｉ1が全て格納されると、次のＳＹＮＣ信号の
入力時点ｔ2でＦＩＦＯ１１に格納されたデータ量がＣ
ＰＵ１３に取り込まれ、ＦＩＦＯ１１からバッファ１２
への入力データＤｉ1の格納が開始される。これによ
り、バッファ１２のライトポインタＷＰが順次進められ
る。これと同時に次のデータＤｉ2がＦＩＦＯ１１に格
納される。ＣＰＵ１３に取り込まれたＦＩＦＯ１１のデ
ータ量が０になった時点でＦＩＦＯ１１からバッファ１
２へのデータの格納が停止され、次のＳＹＮＣ信号の入
力タイミングｔ3では、バッファ１２のライトポインタ
ＷＰとリードポインタＲＰの差分からバッファ１２のデ
ータ残量Ｒ1が求められ、残量Ｒ1によって出力サンプリ
ングレートが定まる。また、この残量Ｒ1と目標値Ｒ0と
の差分ΔＲによってＣＰＵ１３はＶＣＯ制御部１５を介
してＶＣＯ１６を制御する。
に、時刻ｔ1でＳＹＮＣ信号に続いて入力されるデータ
Ｄｉ1がＦＩＦＯ１１に蓄積開始され、ＦＩＦＯ１１に
データＤｉ1が全て格納されると、次のＳＹＮＣ信号の
入力時点ｔ2でＦＩＦＯ１１に格納されたデータ量がＣ
ＰＵ１３に取り込まれ、ＦＩＦＯ１１からバッファ１２
への入力データＤｉ1の格納が開始される。これによ
り、バッファ１２のライトポインタＷＰが順次進められ
る。これと同時に次のデータＤｉ2がＦＩＦＯ１１に格
納される。ＣＰＵ１３に取り込まれたＦＩＦＯ１１のデ
ータ量が０になった時点でＦＩＦＯ１１からバッファ１
２へのデータの格納が停止され、次のＳＹＮＣ信号の入
力タイミングｔ3では、バッファ１２のライトポインタ
ＷＰとリードポインタＲＰの差分からバッファ１２のデ
ータ残量Ｒ1が求められ、残量Ｒ1によって出力サンプリ
ングレートが定まる。また、この残量Ｒ1と目標値Ｒ0と
の差分ΔＲによってＣＰＵ１３はＶＣＯ制御部１５を介
してＶＣＯ１６を制御する。
【００２４】ＶＣＯ１６からの出力サンプリング信号Ｆ
ｓは、ＣＰＵ１３内の出力要求フラグＯＲＱをセットす
るので、これによってＣＰＵ１３は、バッファ１２から
データを１つ出力させ、リードポインタＲＰを１つ進め
る。以上の処理により、図３の斜線で示したように、Ｓ
ＹＮＣ信号入力時点でバッファ１２に常に一定量のデー
タが残るような制御がなされ、これによって出力データ
ＤｏがＳＹＮＣ信号に周波数同期することになる。
ｓは、ＣＰＵ１３内の出力要求フラグＯＲＱをセットす
るので、これによってＣＰＵ１３は、バッファ１２から
データを１つ出力させ、リードポインタＲＰを１つ進め
る。以上の処理により、図３の斜線で示したように、Ｓ
ＹＮＣ信号入力時点でバッファ１２に常に一定量のデー
タが残るような制御がなされ、これによって出力データ
ＤｏがＳＹＮＣ信号に周波数同期することになる。
【００２５】なお、データ出力は、この例のように出力
要求フラグＯＲＱによらず、ＣＰＵ１３への割り込みに
よって行うようにしても良い。この場合には、図６に示
すように、ＣＰＵ１３は出力サンプリング信号Ｆｓの割
り込みによってデータＤｏを出力し、リードポインタＲ
Ｐを１つ進めると共に、データ残量Ｒを１つ減らす処理
を実行する（Ｓ２１）。また、この場合、ＳＹＮＣ信号
とＳＹＮＣ信号との間で繰り返し実行される処理は、図
５のステップＳ１３，Ｓ１４のみとなる。
要求フラグＯＲＱによらず、ＣＰＵ１３への割り込みに
よって行うようにしても良い。この場合には、図６に示
すように、ＣＰＵ１３は出力サンプリング信号Ｆｓの割
り込みによってデータＤｏを出力し、リードポインタＲ
Ｐを１つ進めると共に、データ残量Ｒを１つ減らす処理
を実行する（Ｓ２１）。また、この場合、ＳＹＮＣ信号
とＳＹＮＣ信号との間で繰り返し実行される処理は、図
５のステップＳ１３，Ｓ１４のみとなる。
【００２６】ＣＰＵ１３によって生成されるアップパル
スＰU及びダウンパルスＰDのパルス幅は、例えば図７
（ａ）に示すように、差分ΔＲに応じて線形に変化する
他、同図（ｂ）に示すように、ΔＲがある範囲を超える
と最大値となるように非線形に変化するようにしても良
い。この場合、引き込み時間が更に短くなるという利点
がある。なお、図中右側（正方向側）はアップパルスＰ
U、左側（負方向側）はダウンパルスＰDの出力範囲をそ
れぞれ示している。ＲＯＭ１４の内部にテーブル等を持
つ場合には、図７（ａ），（ｂ）の第１象限の関係テー
ブルのみを作成し、｜ΔＲ｜を求めると共に、その符号
によってアップダウンを切り換えるように構成すればテ
ーブルの容量が半分で済む。
スＰU及びダウンパルスＰDのパルス幅は、例えば図７
（ａ）に示すように、差分ΔＲに応じて線形に変化する
他、同図（ｂ）に示すように、ΔＲがある範囲を超える
と最大値となるように非線形に変化するようにしても良
い。この場合、引き込み時間が更に短くなるという利点
がある。なお、図中右側（正方向側）はアップパルスＰ
U、左側（負方向側）はダウンパルスＰDの出力範囲をそ
れぞれ示している。ＲＯＭ１４の内部にテーブル等を持
つ場合には、図７（ａ），（ｂ）の第１象限の関係テー
ブルのみを作成し、｜ΔＲ｜を求めると共に、その符号
によってアップダウンを切り換えるように構成すればテ
ーブルの容量が半分で済む。
【００２７】また、例えば図８（ａ），（ｂ）に示すよ
うに、差分ΔＲが最小値から最大値まで変化する間にデ
ューティー比が０から１００％まで変化するパルスをＶ
ＣＯ１６の制御信号として用いれば、前述のように２種
類のパルスを用いなくても、１種類の制御信号によって
ＶＣＯ１６をコントロールすることが可能になり、ＣＰ
Ｕ１３のポート数を削減することができる。
うに、差分ΔＲが最小値から最大値まで変化する間にデ
ューティー比が０から１００％まで変化するパルスをＶ
ＣＯ１６の制御信号として用いれば、前述のように２種
類のパルスを用いなくても、１種類の制御信号によって
ＶＣＯ１６をコントロールすることが可能になり、ＣＰ
Ｕ１３のポート数を削減することができる。
【００２８】図９は、この発明の他の実施例を示すブロ
ック図である。この回路は、データ格納手段としてのＦ
ＩＦＯ２１と、制御手段としてのカウンタ２２、ＣＰＵ
２３、ＲＯＭ２４及びＶＣＯ制御部２５と、可変周波数
発振器としてのＶＣＯ２６とを備えて構成されている。
ック図である。この回路は、データ格納手段としてのＦ
ＩＦＯ２１と、制御手段としてのカウンタ２２、ＣＰＵ
２３、ＲＯＭ２４及びＶＣＯ制御部２５と、可変周波数
発振器としてのＶＣＯ２６とを備えて構成されている。
【００２９】この回路では、カウンタ２２のカウント値
を監視量として利用している。即ち、入力データＤｉは
ＦＩＦＯ２１に格納され、ＶＣＯ２６の出力サンプリン
グ信号Ｆｓに同期してＦＩＦＯ２１から出力される。出
力サンプリング信号Ｆｓは、カウンタ２２のクロックと
しても供給される。ＣＰＵ２３は、一定周期で入力され
るＳＹＮＣ信号による割り込み処理において、カウンタ
２２のカウント値を取り込み、このカウント値が目標値
よりも少ない場合には、ＶＣＯ２６の出力周波数を上昇
させるための制御信号ＰＷＭを出力し、カウント値が目
標値よりも多い場合には、ＶＣＯ２６の出力周波数を低
下させるための制御信号ＰＷＭを出力する。これによ
り、ＶＣＯ２６からの出力サンプリング信号Ｆｓは、Ｓ
ＹＮＣ信号に同期し、その周波数はカウント値の目標値
によって決定される値に収束する。
を監視量として利用している。即ち、入力データＤｉは
ＦＩＦＯ２１に格納され、ＶＣＯ２６の出力サンプリン
グ信号Ｆｓに同期してＦＩＦＯ２１から出力される。出
力サンプリング信号Ｆｓは、カウンタ２２のクロックと
しても供給される。ＣＰＵ２３は、一定周期で入力され
るＳＹＮＣ信号による割り込み処理において、カウンタ
２２のカウント値を取り込み、このカウント値が目標値
よりも少ない場合には、ＶＣＯ２６の出力周波数を上昇
させるための制御信号ＰＷＭを出力し、カウント値が目
標値よりも多い場合には、ＶＣＯ２６の出力周波数を低
下させるための制御信号ＰＷＭを出力する。これによ
り、ＶＣＯ２６からの出力サンプリング信号Ｆｓは、Ｓ
ＹＮＣ信号に同期し、その周波数はカウント値の目標値
によって決定される値に収束する。
【００３０】図１０は、この発明の更に他の実施例を示
すブロック図であり、図９と同一部分には同一符号を示
している。この回路は、外部からデータが入力されず、
タイミング信号としてＳＹＮＣ信号のみが与えられる例
を示している。この例では、ＣＰＵ２３の内部のカウン
タ３１を利用してこのカウント値を監視量として使用す
る。ＶＣＯ２６の出力周波数の制御方法は、図９の例と
同様である。この実施例は、同期対象機器２側に蓄積さ
れたデータを、コンピュータ１側のタイミング制御のも
とで読み出すような用途に有効である。
すブロック図であり、図９と同一部分には同一符号を示
している。この回路は、外部からデータが入力されず、
タイミング信号としてＳＹＮＣ信号のみが与えられる例
を示している。この例では、ＣＰＵ２３の内部のカウン
タ３１を利用してこのカウント値を監視量として使用す
る。ＶＣＯ２６の出力周波数の制御方法は、図９の例と
同様である。この実施例は、同期対象機器２側に蓄積さ
れたデータを、コンピュータ１側のタイミング制御のも
とで読み出すような用途に有効である。
【００３１】また、この発明は、全ての処理をソフトウ
ェアによって実現することも可能である。この場合、周
波数制御プログラムには、出力周波数可変処理と出力周
波数制御処理とを備えるようにすればよい。出力周波数
可変処理は、制御量に基づいて出力サンプリング信号Ｆ
ｓの周波数を変化させるような発振処理をタイマー処理
によって実現する。出力周波数制御処理は、出力サンプ
リング信号Ｆｓによって変化する監視量を、同期の基準
となるタイミング信号ＳＹＮＣが外部から入力されたタ
イミングでチェックすると共に、このチェック時の監視
量と予め定めた目標値との差分を求め、この差分を吸収
するように出力サンプリング信号Ｆｓの出力周波数を制
御する処理となる。このようなプログラムはＦＤ，ＣＤ
−ＲＯＭ等の記録媒体に記録されて提供されるか、又は
適当な通信媒体を介して提供される。
ェアによって実現することも可能である。この場合、周
波数制御プログラムには、出力周波数可変処理と出力周
波数制御処理とを備えるようにすればよい。出力周波数
可変処理は、制御量に基づいて出力サンプリング信号Ｆ
ｓの周波数を変化させるような発振処理をタイマー処理
によって実現する。出力周波数制御処理は、出力サンプ
リング信号Ｆｓによって変化する監視量を、同期の基準
となるタイミング信号ＳＹＮＣが外部から入力されたタ
イミングでチェックすると共に、このチェック時の監視
量と予め定めた目標値との差分を求め、この差分を吸収
するように出力サンプリング信号Ｆｓの出力周波数を制
御する処理となる。このようなプログラムはＦＤ，ＣＤ
−ＲＯＭ等の記録媒体に記録されて提供されるか、又は
適当な通信媒体を介して提供される。
【００３２】上述した実施の態様において、図２の回路
は、データ格納手段をＦＩＦＯ１１とバッファ１２の２
段構成としているが、これは大きな周波数の変動にも対
応できるようにするためのものであり、出力周波数が基
準の値に比べて高いようなときにもバッファ内のデータ
が欠落するような事態をできるだけ回避するためのもの
である。基準となる出力周波数は、入力されたデータ数
に対応しているので、特にデータが初めて送信されてく
るときの出力周波数の設定処理は、比較的大きな出力周
波数の変動を伴いやすいが、図２の回路によれば、十分
な余裕を持たせることができる。なお、このような問題
の生じる可能性が少ない場合には、上記バッファ１２を
省略し、ＦＩＦＯ１１の内部のデータ残量を監視量とし
て利用するようにしても良いことはいうまでもない。
は、データ格納手段をＦＩＦＯ１１とバッファ１２の２
段構成としているが、これは大きな周波数の変動にも対
応できるようにするためのものであり、出力周波数が基
準の値に比べて高いようなときにもバッファ内のデータ
が欠落するような事態をできるだけ回避するためのもの
である。基準となる出力周波数は、入力されたデータ数
に対応しているので、特にデータが初めて送信されてく
るときの出力周波数の設定処理は、比較的大きな出力周
波数の変動を伴いやすいが、図２の回路によれば、十分
な余裕を持たせることができる。なお、このような問題
の生じる可能性が少ない場合には、上記バッファ１２を
省略し、ＦＩＦＯ１１の内部のデータ残量を監視量とし
て利用するようにしても良いことはいうまでもない。
【００３３】
【発明の効果】以上述べたように、この発明によれば、
可変周波数発振器の出力によって監視量を変化させなが
ら、同期の基準となるタイミング信号が外部から入力さ
れるタイミングでこの監視量をチェックし、監視量と目
標値との差分を求めて、これを吸収するように可変周波
数発振器の発振周波数を制御するようにしているので、
監視量のチェック、監視量と目標値との差分算出及び可
変周波数発振器の制御量算出は、全てソフトウェアによ
って実現することができ、必要とする素子数を大幅に削
減することができる。また、監視量と目標値との差分に
よって可変周波数発振器の出力周波数のずれ量が正負の
方向も含めて直接的に求められるので、このずれ量を吸
収すべく素早い同期確立が可能になる。更に、入出力信
号の周波数比は、外部からのタイミング信号の入力時に
おける監視量の目標値によって決定されるため、目標値
を変更することで入出力周波数比も簡単に変更可能であ
るという効果を奏する。
可変周波数発振器の出力によって監視量を変化させなが
ら、同期の基準となるタイミング信号が外部から入力さ
れるタイミングでこの監視量をチェックし、監視量と目
標値との差分を求めて、これを吸収するように可変周波
数発振器の発振周波数を制御するようにしているので、
監視量のチェック、監視量と目標値との差分算出及び可
変周波数発振器の制御量算出は、全てソフトウェアによ
って実現することができ、必要とする素子数を大幅に削
減することができる。また、監視量と目標値との差分に
よって可変周波数発振器の出力周波数のずれ量が正負の
方向も含めて直接的に求められるので、このずれ量を吸
収すべく素早い同期確立が可能になる。更に、入出力信
号の周波数比は、外部からのタイミング信号の入力時に
おける監視量の目標値によって決定されるため、目標値
を変更することで入出力周波数比も簡単に変更可能であ
るという効果を奏する。
【図１】 この発明の一実施例に係る周波数制御回路が
適用されるシステムの構成を示す図である。
適用されるシステムの構成を示す図である。
【図２】 同システムで使用される実施例の周波数制御
回路のブロック図である。
回路のブロック図である。
【図３】 同回路への入力データ及び各部の状態を示す
タイミングチャートである。
タイミングチャートである。
【図４】 同回路のＳＹＮＣ信号割り込み時の処理を示
すフローチャートである。
すフローチャートである。
【図５】 同回路の定常的処理を示すフローチャートで
ある。
ある。
【図６】 図５の処理の一部を割り込み処理とした例を
示すフローチャートである。
示すフローチャートである。
【図７】 同回路における差分ΔＲと制御パルスのパル
ス幅との関係を示すグラフである。
ス幅との関係を示すグラフである。
【図８】 同回路における他の例の差分ΔＲと制御パル
スの関係を示すグラフである。
スの関係を示すグラフである。
【図９】 この発明の他の実施例に係る周波数制御回路
のブロック図である。
のブロック図である。
【図１０】 この発明の更に他の実施例に係る周波数制
御回路のブロック図である。
御回路のブロック図である。
１…コンピュータ、２…同期対象機器、３…信号ケーブ
ル、１１，２１…ＦＩＦＯ、１２…バッファ、１３，２
３…ＣＰＵ、１４，２４…ＲＯＭ、１５，２５…ＶＣＯ
制御部、１６，２６…ＶＣＯ、２２，３１…カウンタ。
ル、１１，２１…ＦＩＦＯ、１２…バッファ、１３，２
３…ＣＰＵ、１４，２４…ＲＯＭ、１５，２５…ＶＣＯ
制御部、１６，２６…ＶＣＯ、２２，３１…カウンタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古関 斉 静岡県浜松市中沢町10番１号 ヤマハ株式 会社内 (72)発明者 成澤 貞之 静岡県浜松市中沢町10番１号 ヤマハ株式 会社内 (72)発明者 江崎 修一 静岡県浜松市中沢町10番１号 ヤマハ株式 会社内
Claims (7)
- 【請求項１】 制御入力に基づいて出力周波数を変化さ
せる可変周波数発振器と、 この可変周波数発振器の出力によって変化する監視量
を、同期の基準となるタイミング信号が外部から入力さ
れたタイミングでチェックすると共に、このチェック時
の監視量と予め定めた目標値との差分を求め、この差分
を吸収するように前記可変周波数発振器の出力周波数を
制御する制御手段とを備えたことを特徴とする周波数制
御方式。 - 【請求項２】 制御入力に基づいて出力周波数を変化さ
せる可変周波数発振器と、 外部から入力されるデータを格納しこのデータを前記可
変周波数発振器の出力に基づいて出力するデータ格納手
段と、 前記データに同期して入力される同期の基準となるタイ
ミング信号が外部から入力されたタイミングで前記デー
タ格納手段のデータ残量を監視量としてチェックし、こ
のチェック時のデータ残量と目標値との差分を吸収する
ように前記可変周波数発振器の出力周波数を制御する制
御手段とを備えたことを特徴とする周波数制御方式。 - 【請求項３】 前記制御手段は、前記データ格納手段に
データが格納される毎にライトポインタを１つ進めると
共に、前記データ格納手段からデータが出力される毎に
リードポインタを１つ進め、前記ライトポインタと前記
リードポインタとの差分から前記データ残量を求めるも
のであることを特徴とする請求項２記載の周波数制御方
式。 - 【請求項４】 前記制御手段は、前記可変周波数発振器
の出力をカウントするカウント手段を備え、このカウン
ト手段のカウント値を前記監視量としてチェックするも
のであることを特徴とする請求項１記載の周波数制御方
式。 - 【請求項５】 前記制御手段は、前記監視量と目標値と
の差分に応じたパルス幅のパルス幅制御信号に基づいて
前記可変周波数発振器を制御するものであることを特徴
とする請求項１〜４のいずれか１項記載の周波数制御方
式。 - 【請求項６】 前記制御手段は、前記監視量と目標値と
の差分に対して前記可変周波数発振器の出力周波数を非
線形に変化させるものであることを特徴とする請求項１
〜５のいずれか１項記載の周波数制御方式。 - 【請求項７】 制御量に基づいて出力サンプリング信号
の周波数を変化させる出力周波数可変処理と、 前記出力サンプリング信号によって変化する監視量を、
同期の基準となるタイミング信号が外部から入力された
タイミングでチェックすると共に、このチェック時の監
視量と予め定めた目標値との差分を求め、この差分を吸
収するように前記出力サンプリング信号の出力周波数を
制御する出力周波数制御処理とを含む周波数制御プログ
ラムを記録してなる媒体。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9266192A JPH11112338A (ja) | 1997-09-30 | 1997-09-30 | 周波数制御方式 |
| US09/160,678 US6118344A (en) | 1997-09-30 | 1998-09-25 | Frequency control apparatus and method and storage medium storing a program for carrying out the method |
| US09/452,443 US6396891B1 (en) | 1997-09-30 | 1999-12-02 | Frequency control apparatus and method, and storage medium storing a program for carrying out the method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9266192A JPH11112338A (ja) | 1997-09-30 | 1997-09-30 | 周波数制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11112338A true JPH11112338A (ja) | 1999-04-23 |
Family
ID=17427541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9266192A Pending JPH11112338A (ja) | 1997-09-30 | 1997-09-30 | 周波数制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11112338A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0339945U (ja) * | 1989-08-30 | 1991-04-17 | ||
| JPH04357714A (ja) * | 1991-06-04 | 1992-12-10 | Toshiba Corp | 位相検波器 |
| JPH05335945A (ja) * | 1992-04-02 | 1993-12-17 | Mitsubishi Electric Corp | Ｐｌｌ回路装置および位相差検出回路装置 |
| JPH07131337A (ja) * | 1993-11-09 | 1995-05-19 | Meidensha Corp | デジタルｐｌｌ方式による任意周波数出力回路及びデジタルｐｌｌ出力周波数精度向上方法 |
| JPH0856153A (ja) * | 1994-08-12 | 1996-02-27 | Nec Corp | 周波数補正機能を有する発振回路 |
| JPH09247156A (ja) * | 1996-03-06 | 1997-09-19 | Mitsubishi Electric Corp | 回線接続装置 |
-
1997
- 1997-09-30 JP JP9266192A patent/JPH11112338A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0339945U (ja) * | 1989-08-30 | 1991-04-17 | ||
| JPH04357714A (ja) * | 1991-06-04 | 1992-12-10 | Toshiba Corp | 位相検波器 |
| JPH05335945A (ja) * | 1992-04-02 | 1993-12-17 | Mitsubishi Electric Corp | Ｐｌｌ回路装置および位相差検出回路装置 |
| JPH07131337A (ja) * | 1993-11-09 | 1995-05-19 | Meidensha Corp | デジタルｐｌｌ方式による任意周波数出力回路及びデジタルｐｌｌ出力周波数精度向上方法 |
| JPH0856153A (ja) * | 1994-08-12 | 1996-02-27 | Nec Corp | 周波数補正機能を有する発振回路 |
| JPH09247156A (ja) * | 1996-03-06 | 1997-09-19 | Mitsubishi Electric Corp | 回線接続装置 |
Non-Patent Citations (1)
| Title |
|---|
| 萩原将文、鈴木裕一、秋山岳洋、斎藤伸二、占部健三, 実用ＰＬＬ周波数シンセサイザ, vol. 第１版, JPNX006020063, 10 March 1995 (1995-03-10), JP, pages ６ページ, ISSN: 0000734760 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6148051A (en) | Synchronous data transfer system using time stamp | |
| JP3084151B2 (ja) | 情報処理システム | |
| JP4062807B2 (ja) | データクロック生成装置および記憶媒体 | |
| JP2518148B2 (ja) | クロック従属同期方法 | |
| US6118344A (en) | Frequency control apparatus and method and storage medium storing a program for carrying out the method | |
| JP3296297B2 (ja) | 同期制御方式 | |
| JPH11112338A (ja) | 周波数制御方式 | |
| JPH1116297A (ja) | Ｅｆｍ信号のフレーム周期検出回路及びｅｆｍ信号再生用ビット同期クロック信号の周波数制御方法 | |
| JP3814980B2 (ja) | 周波数制御方式 | |
| JP3177394B2 (ja) | ディジタルｐｌｌ回路 | |
| JPH01307317A (ja) | Ｐｌｌ回路 | |
| JPH10228730A (ja) | クロック生成回路 | |
| JP3043636B2 (ja) | Ｓｄ−ｖｃｒのフレームパルス発生装置 | |
| JPH0233238A (ja) | 調歩同期方式データの受信クロック再生回路 | |
| JP3102164B2 (ja) | デスタッフ回路 | |
| JP2572674B2 (ja) | 信号同期装置 | |
| JP2982860B2 (ja) | クロック抽出回路 | |
| JP3097737B2 (ja) | バーストクロック対応メモリ回路 | |
| JP2810263B2 (ja) | 信号発生手段 | |
| JPH0728279B2 (ja) | ディジタル位相制御回路 | |
| JP2822912B2 (ja) | 遅延設定システム | |
| JPH0236630A (ja) | ビット位相同期回路 | |
| JPH0267034A (ja) | ビット同期回路 | |
| JP2003347933A (ja) | クロック生成回路 | |
| JP2000022522A (ja) | Ｐｌｌ回路及びｐｌｌプログラムを記録したコンピュータ読み取り可能な媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060330 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060516 |