JPH04357714A - 位相検波器 - Google Patents
位相検波器Info
- Publication number
- JPH04357714A JPH04357714A JP3132462A JP13246291A JPH04357714A JP H04357714 A JPH04357714 A JP H04357714A JP 3132462 A JP3132462 A JP 3132462A JP 13246291 A JP13246291 A JP 13246291A JP H04357714 A JPH04357714 A JP H04357714A
- Authority
- JP
- Japan
- Prior art keywords
- supplied
- signal
- point
- circuit
- voltage characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
［発明の目的］
【０００１】
【産業上の利用分野】この発明は、検波の位相外れを検
出する位相検波器に関する。
出する位相検波器に関する。
【０００２】
【従来の技術】以下に従来の位相検波器を、図４から図
８を参照しながら詳細に説明する。
８を参照しながら詳細に説明する。
【０００３】図４は従来の位相検波器のブロック図を示
す。図５は電圧特性選択回路２５のブロック図を示す。 図６は位相検波器のＳＩＮカーブ特性示す。図７は位相
検波特性の最大誤差電圧特性を示す。図８は電圧特性選
択回路２５の動作例を示す。以下、ビット数が１０ビッ
トで、最上位ビット（以下ＭＳＢと記す）を９〜最下位
ビット（以下ＬＳＢと記す）を０と示した信号を、１０
ω９〜０と記す。
す。図５は電圧特性選択回路２５のブロック図を示す。 図６は位相検波器のＳＩＮカーブ特性示す。図７は位相
検波特性の最大誤差電圧特性を示す。図８は電圧特性選
択回路２５の動作例を示す。以下、ビット数が１０ビッ
トで、最上位ビット（以下ＭＳＢと記す）を９〜最下位
ビット（以下ＬＳＢと記す）を０と示した信号を、１０
ω９〜０と記す。
【０００４】図４において、加算器２１に供給されたバ
ーストを含んだ映像信号およびＮＯＴ回路２４の出力は
、加算されＤＱフリップフロップ２２のＤ端へ供給され
る。ＤＱフリップフロップ２２およびＤＱフリップフロ
ップ２３にはバースト区間にのみクロックが供給される
。ＤＱフリップフロップ２２はＤ端に供給された信号を
１クロック遅らせて、１０ω９〜０をＤＱフリップフロ
ップ２３のＤ端へ、そして１ω９をＢ点を介して電圧特
性選択回路２５へそれぞれＱ端から出力する。ＤＱフリ
ップフロップ２３は、Ｄ端に供給された信号をさらに１
クロック遅らせて９ω９〜１を電圧特性選択回路２５へ
、そして１０ω９〜０をＮＯＴ回路２４へそれぞれＱ端
から出力する。ＮＯＴ回路２４はＤＱフリップフロップ
２３から供給された信号を反転させて加算器２１へ出力
する。
ーストを含んだ映像信号およびＮＯＴ回路２４の出力は
、加算されＤＱフリップフロップ２２のＤ端へ供給され
る。ＤＱフリップフロップ２２およびＤＱフリップフロ
ップ２３にはバースト区間にのみクロックが供給される
。ＤＱフリップフロップ２２はＤ端に供給された信号を
１クロック遅らせて、１０ω９〜０をＤＱフリップフロ
ップ２３のＤ端へ、そして１ω９をＢ点を介して電圧特
性選択回路２５へそれぞれＱ端から出力する。ＤＱフリ
ップフロップ２３は、Ｄ端に供給された信号をさらに１
クロック遅らせて９ω９〜１を電圧特性選択回路２５へ
、そして１０ω９〜０をＮＯＴ回路２４へそれぞれＱ端
から出力する。ＮＯＴ回路２４はＤＱフリップフロップ
２３から供給された信号を反転させて加算器２１へ出力
する。
【０００５】電圧特性選択回路２５は、Ｂ点から供給さ
れる１ω９が“Ｌ”のときには図６に示すＳＩＮカーブ
特性となり、また“Ｈ”のときには図７に示す最大誤差
電圧特性に設定される。そして電圧特性選択回路２５は
、ＤＱフリップフロップ２３から供給されている９ω９
〜１を、設定されている特性に応じて９ω８〜０を出力
する。
れる１ω９が“Ｌ”のときには図６に示すＳＩＮカーブ
特性となり、また“Ｈ”のときには図７に示す最大誤差
電圧特性に設定される。そして電圧特性選択回路２５は
、ＤＱフリップフロップ２３から供給されている９ω９
〜１を、設定されている特性に応じて９ω８〜０を出力
する。
【０００６】図５において、Ｂ点から供給された１ω９
はＮＡＮＤ回路５１および５２へ供給される。Ａ点から
供給された１ω９はＮＡＮＤ回路５２、Ｄ点の１ω８、
そしてＮＯＴ回路５５を介してＮＡＮＤ回路５１へ供給
される。ＮＡＮＤ回路５１の演算結果はＮＡＮＤ回路３
１〜３７、４８へ供給される。ＮＡＮＤ回路５２の演算
結果はＮＡＮＤ回路３８、４１〜４７へ供給される。Ａ
点より供給された１ω８〜１は、それぞれＮＡＮＤ回路
４８〜４１へ供給され、それぞれＮＡＮＤ回路３８〜３
１を介して、それぞれＤ点の１ω７〜０へ供給される。 次に上記のように構成された位相検波器の動作について
説明する。
はＮＡＮＤ回路５１および５２へ供給される。Ａ点から
供給された１ω９はＮＡＮＤ回路５２、Ｄ点の１ω８、
そしてＮＯＴ回路５５を介してＮＡＮＤ回路５１へ供給
される。ＮＡＮＤ回路５１の演算結果はＮＡＮＤ回路３
１〜３７、４８へ供給される。ＮＡＮＤ回路５２の演算
結果はＮＡＮＤ回路３８、４１〜４７へ供給される。Ａ
点より供給された１ω８〜１は、それぞれＮＡＮＤ回路
４８〜４１へ供給され、それぞれＮＡＮＤ回路３８〜３
１を介して、それぞれＤ点の１ω７〜０へ供給される。 次に上記のように構成された位相検波器の動作について
説明する。
【０００７】図４の位相検波器において、Ａ点では検波
信号が発生し、Ｃ点ではＡ点の検波信号が±９０度ずれ
た信号が発生する。この＋９０度か−９０度かは、ロッ
ク位相にロックしたときの４ｆｓｃ（ｆｓｃ：色副搬送
波周波数，約３．５８ＭＨｚ）よりも周波数が高いか低
いかにより変化する。
信号が発生し、Ｃ点ではＡ点の検波信号が±９０度ずれ
た信号が発生する。この＋９０度か−９０度かは、ロッ
ク位相にロックしたときの４ｆｓｃ（ｆｓｃ：色副搬送
波周波数，約３．５８ＭＨｚ）よりも周波数が高いか低
いかにより変化する。
【０００８】Ａ点、Ｃ点は２の補数データが用いられ、
電圧特性選択回路２５は図８に示すようにＣ点の符号ビ
ット（ＭＳＢ）であるＢ点からの信号により、ＳＩＮカ
ーブ特性または最大誤差電圧特性に設定され、設定され
た特性によりＡ点から供給された検波信号をＤ点へ出力
する。
電圧特性選択回路２５は図８に示すようにＣ点の符号ビ
ット（ＭＳＢ）であるＢ点からの信号により、ＳＩＮカ
ーブ特性または最大誤差電圧特性に設定され、設定され
た特性によりＡ点から供給された検波信号をＤ点へ出力
する。
【０００９】図５の電圧特性選択回路２５は、Ｂ点から
“Ｌ”の信号が供給されると、Ａ点から供給された検波
信号の９ω９〜１を、そのままＤ点の９ω８〜０として
出力する。そしてＢ点から“Ｈ”の信号が供給されると
最大誤差電圧特性になり、Ａ点からの１ω９が“Ｌ”の
場合Ｄ点の９ω８〜０はそれぞれ“ＬＬＨＨＨＨＨＨＨ
”となり、また、Ａ点からの１ω９が“Ｈ”の場合Ｄ点
の９ω８〜０はそれぞれ“ＨＨＬＬＬＬＬＬＬ”となる
。
“Ｌ”の信号が供給されると、Ａ点から供給された検波
信号の９ω９〜１を、そのままＤ点の９ω８〜０として
出力する。そしてＢ点から“Ｈ”の信号が供給されると
最大誤差電圧特性になり、Ａ点からの１ω９が“Ｌ”の
場合Ｄ点の９ω８〜０はそれぞれ“ＬＬＨＨＨＨＨＨＨ
”となり、また、Ａ点からの１ω９が“Ｈ”の場合Ｄ点
の９ω８〜０はそれぞれ“ＨＨＬＬＬＬＬＬＬ”となる
。
【００１０】上記従来の位相検波器においては、ＰＬＬ
等の引き込みを速めるために、短時間でも＋θａ度、−
θｂ度を越える角度で位相ずれが生じると最大誤差電圧
が出力されてしまい、位相誤差電圧が最大値をとる。こ
のため、不要にＰＬＬのループゲインを大きくしてしま
い、再度ＰＬＬの安定動作点まで引き込むまでに余分な
時間を要してしまう。
等の引き込みを速めるために、短時間でも＋θａ度、−
θｂ度を越える角度で位相ずれが生じると最大誤差電圧
が出力されてしまい、位相誤差電圧が最大値をとる。こ
のため、不要にＰＬＬのループゲインを大きくしてしま
い、再度ＰＬＬの安定動作点まで引き込むまでに余分な
時間を要してしまう。
【００１１】
【発明が解決しようとする課題】このように従来の装置
においては、映像信号のバーストロックＰＬＬの無バー
スト区間でのロック外れや外乱等の、最大誤差電圧特性
によるＰＬＬの引き込み直しが必要ない程度の一時的短
時間のＰＬＬの外れに対しても、＋θａ度、−θｂ度を
越えた位相ずれが生じたことを検出した場合、ＰＬＬの
ループゲインを不要に大きくし安定点までの再引き込み
までに余分な時間を要すという問題があった。
においては、映像信号のバーストロックＰＬＬの無バー
スト区間でのロック外れや外乱等の、最大誤差電圧特性
によるＰＬＬの引き込み直しが必要ない程度の一時的短
時間のＰＬＬの外れに対しても、＋θａ度、−θｂ度を
越えた位相ずれが生じたことを検出した場合、ＰＬＬの
ループゲインを不要に大きくし安定点までの再引き込み
までに余分な時間を要すという問題があった。
【００１２】この発明は上記のような従来技術の欠点を
除去し、一時的短時間のＰＬＬの外れに対しては、最大
誤差電圧特性によるＰＬＬの引き込み直しでなくＳＩＮ
カーブ特性によるＰＬＬの引き込み直しを行うことによ
り、安定点までの再引き込みまでの時間を短縮すること
を目的とするものである。 ［発明の構成］
除去し、一時的短時間のＰＬＬの外れに対しては、最大
誤差電圧特性によるＰＬＬの引き込み直しでなくＳＩＮ
カーブ特性によるＰＬＬの引き込み直しを行うことによ
り、安定点までの再引き込みまでの時間を短縮すること
を目的とするものである。 ［発明の構成］
【００１３】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明においては、所定量のＰＬＬの外れを検
出し検出信号を出力する検出手段と、前記検出信号の頻
度が所定の値よりも高いとき特性選択信号を出力する手
段と、
めに、この発明においては、所定量のＰＬＬの外れを検
出し検出信号を出力する検出手段と、前記検出信号の頻
度が所定の値よりも高いとき特性選択信号を出力する手
段と、
【００１４】前記特性選択信号が供給された場合ＳＩＮ
カーブ特性に、また、供給されなかった場合最大誤差電
圧特性に設定され、設定された特性により供給された検
波信号を出力する電圧特性選択回路とを備えたことを特
徴とする位相検波器を提供する。
カーブ特性に、また、供給されなかった場合最大誤差電
圧特性に設定され、設定された特性により供給された検
波信号を出力する電圧特性選択回路とを備えたことを特
徴とする位相検波器を提供する。
【００１５】
【作用】このように構成されたものにおいては、アップ
ダウンカウンタにより所定の回数＋θａ度、−θｂ度を
越えた位相ずれが生じたことを検出した場合、最大誤差
電圧特性によるＰＬＬの引き込み直しを行う。これによ
り最大誤差電圧特性によるＰＬＬの引き込み直しが必要
ない程度の一時的短時間のＰＬＬの外れに対してはＳＩ
Ｎカーブ特性によるＰＬＬの引き込み直しを行うので、
ＰＬＬのループゲインを不要に大きくしてしまうことを
防ぎ、安定点までの再引き込みまでに余分な時間を要さ
ない。
ダウンカウンタにより所定の回数＋θａ度、−θｂ度を
越えた位相ずれが生じたことを検出した場合、最大誤差
電圧特性によるＰＬＬの引き込み直しを行う。これによ
り最大誤差電圧特性によるＰＬＬの引き込み直しが必要
ない程度の一時的短時間のＰＬＬの外れに対してはＳＩ
Ｎカーブ特性によるＰＬＬの引き込み直しを行うので、
ＰＬＬのループゲインを不要に大きくしてしまうことを
防ぎ、安定点までの再引き込みまでに余分な時間を要さ
ない。
【００１６】
【実施例】以下、この発明の実施例について、図１から
図４を参照して詳細に説明する。図１において、従来例
で説明した図４と同じものには同一番号を付して説明を
省略し、違う部分についてのみ説明をする。図１はこの
発明の一実施例であり、図４のＢ点と電圧特性選択回路
２５の間に検出器１が挿入されている。図２はこの検出
器１を示す図であり、図１および図２を参照して詳細に
説明する。
図４を参照して詳細に説明する。図１において、従来例
で説明した図４と同じものには同一番号を付して説明を
省略し、違う部分についてのみ説明をする。図１はこの
発明の一実施例であり、図４のＢ点と電圧特性選択回路
２５の間に検出器１が挿入されている。図２はこの検出
器１を示す図であり、図１および図２を参照して詳細に
説明する。
【００１７】Ｂ点から供給された信号はＮＯＴ回路２お
よびアップダウンカウンタ３へ供給される。ＮＯＴ回路
２は信号を反転させてＯＲ回路６およびＮＡＮＤ回路７
へ出力する。アップダウンカウンタ３はＢ点から供給さ
れた信号が“Ｈ”の場合アップカウントし、“Ｌ”の場
合ダウンカウントし、カウントした３ビットのディジタ
ル信号をそれぞれＮＡＮＤ回路４およびＮＯＲ回路５へ
出力する。また、アップダウンカウンタ３はＮＡＮＤ回
路８から供給される信号が“Ｈ”の場合、カウントして
いる数をホールドし、“Ｌ”の場合カウント動作を行う
。
よびアップダウンカウンタ３へ供給される。ＮＯＴ回路
２は信号を反転させてＯＲ回路６およびＮＡＮＤ回路７
へ出力する。アップダウンカウンタ３はＢ点から供給さ
れた信号が“Ｈ”の場合アップカウントし、“Ｌ”の場
合ダウンカウントし、カウントした３ビットのディジタ
ル信号をそれぞれＮＡＮＤ回路４およびＮＯＲ回路５へ
出力する。また、アップダウンカウンタ３はＮＡＮＤ回
路８から供給される信号が“Ｈ”の場合、カウントして
いる数をホールドし、“Ｌ”の場合カウント動作を行う
。
【００１８】ＮＡＮＤ回路４は演算をし、演算結果はＯ
Ｒ回路６およびＮＡＮＤ回路１１へ供給される。ＮＯＲ
回路５は演算をし、演算結果はＮＡＮＤ回路７およびＮ
ＯＴ回路９へ供給され、ＮＯＴ回路９で反転された信号
はＮＡＮＤ回路１０へ供給される。ＯＲ回路６およびＮ
ＡＮＤ回路７の演算結果はＮＯＲ回路８に供給され、演
算された演算結果はアップダウンカウンタ３へ供給され
る。ＮＡＮＤ回路１０の出力はＮＡＮＤ回路１１へ供給
され、ＮＡＮＤ回路１１の出力信号はＮＡＮＤ回路１０
および電圧特性選択回路２５へ出力されている。このよ
うに構成された検出器の動作について図２を用いて説明
する。
Ｒ回路６およびＮＡＮＤ回路１１へ供給される。ＮＯＲ
回路５は演算をし、演算結果はＮＡＮＤ回路７およびＮ
ＯＴ回路９へ供給され、ＮＯＴ回路９で反転された信号
はＮＡＮＤ回路１０へ供給される。ＯＲ回路６およびＮ
ＡＮＤ回路７の演算結果はＮＯＲ回路８に供給され、演
算された演算結果はアップダウンカウンタ３へ供給され
る。ＮＡＮＤ回路１０の出力はＮＡＮＤ回路１１へ供給
され、ＮＡＮＤ回路１１の出力信号はＮＡＮＤ回路１０
および電圧特性選択回路２５へ出力されている。このよ
うに構成された検出器の動作について図２を用いて説明
する。
【００１９】図２において、アップダウンカウンタ３は
、Ｂ点から供給される信号が“Ｈ”のときにはアップカ
ウント、“Ｌ”のときにはダウンカウントする。カウン
トした値が７のときにはそれよりアップカウントせず、
カウントした値が０のときにはそれよりダウンカウント
しない。そしてカウントした値が７になると０になるま
での間“Ｈ”の信号を、また、０になると７になるまで
の間“Ｌ”の信号を電圧特性選択回路２５へ出力する。 この検出器１を備えた位相検波器の動作について説明す
る。
、Ｂ点から供給される信号が“Ｈ”のときにはアップカ
ウント、“Ｌ”のときにはダウンカウントする。カウン
トした値が７のときにはそれよりアップカウントせず、
カウントした値が０のときにはそれよりダウンカウント
しない。そしてカウントした値が７になると０になるま
での間“Ｈ”の信号を、また、０になると７になるまで
の間“Ｌ”の信号を電圧特性選択回路２５へ出力する。 この検出器１を備えた位相検波器の動作について説明す
る。
【００２０】電圧特性選択回路２５は、検出器１からの
信号が“Ｌ”の場合供給された検波信号をそのまま出力
し、“Ｈ”の場合最大誤差電圧特性になり最大誤差電圧
を出力する。そしてＤＱフリップフロップ２３から供給
されている９ω９〜１の信号は電圧特性選択回路２５に
より、検出器１からの信号に応じて９ω８〜０の信号を
出力する。図３はこの実施例の動作例を示す図である。 図３において、検出器１に供給されたＢ点から“Ｈ”の
信号が供給されるとアップカウントし、“Ｌ”の信号が
供給されるとダウンカウントする。
信号が“Ｌ”の場合供給された検波信号をそのまま出力
し、“Ｈ”の場合最大誤差電圧特性になり最大誤差電圧
を出力する。そしてＤＱフリップフロップ２３から供給
されている９ω９〜１の信号は電圧特性選択回路２５に
より、検出器１からの信号に応じて９ω８〜０の信号を
出力する。図３はこの実施例の動作例を示す図である。 図３において、検出器１に供給されたＢ点から“Ｈ”の
信号が供給されるとアップカウントし、“Ｌ”の信号が
供給されるとダウンカウントする。
【００２１】まずアップダウンカウンタ３の値が０のと
きは検出器１は電圧特性選択回路２５へ“Ｌ”の信号を
出力し、電圧特性回路２５は供給された検波信号をその
まま出力する。次にＢ点から“Ｈ”の信号が“Ｌ”の信
号よりも多く発生しアップダウンカウンタ３の値が７に
なると検出器１は電圧特性選択回路２５へ“Ｈ”の信号
を出力し、電圧特性回路２５は供給されたれた検波信号
に関係なく最大誤差電圧特性になり最大誤差電圧を出力
する。そしてＢ点から“Ｌ”の信号が“Ｈ”の信号より
も多く発生しアップダウンカウンタ３の値が０になると
検出器１は電圧特性選択回路２５へ“Ｌ”の信号を出力
し、電圧特性回路２５は供給された検波信号をそのまま
出力する。
きは検出器１は電圧特性選択回路２５へ“Ｌ”の信号を
出力し、電圧特性回路２５は供給された検波信号をその
まま出力する。次にＢ点から“Ｈ”の信号が“Ｌ”の信
号よりも多く発生しアップダウンカウンタ３の値が７に
なると検出器１は電圧特性選択回路２５へ“Ｈ”の信号
を出力し、電圧特性回路２５は供給されたれた検波信号
に関係なく最大誤差電圧特性になり最大誤差電圧を出力
する。そしてＢ点から“Ｌ”の信号が“Ｈ”の信号より
も多く発生しアップダウンカウンタ３の値が０になると
検出器１は電圧特性選択回路２５へ“Ｌ”の信号を出力
し、電圧特性回路２５は供給された検波信号をそのまま
出力する。
【００２２】この実施例ではＢ点からの信号が連続して
発生し、検出器１が連続してカウント動作を行う場合、
カウントしている間、検出器１の出力信号は変化しない
ので、Ａ点からの９ω９〜１を所定の時間遅延装置によ
り遅らせることにより調整することも可能である。
発生し、検出器１が連続してカウント動作を行う場合、
カウントしている間、検出器１の出力信号は変化しない
ので、Ａ点からの９ω９〜１を所定の時間遅延装置によ
り遅らせることにより調整することも可能である。
【００２３】
【発明の効果】この発明によれば、一時的短時間のＰＬ
Ｌの外れに対しては、最大誤差電圧特性によるＰＬＬの
引き込み直しでなくＳＩＮカーブ特性によるＰＬＬの引
き込み直しを行うので、安定点までの再引き込みまでの
時間を短縮することができる。
Ｌの外れに対しては、最大誤差電圧特性によるＰＬＬの
引き込み直しでなくＳＩＮカーブ特性によるＰＬＬの引
き込み直しを行うので、安定点までの再引き込みまでの
時間を短縮することができる。
【図１】この発明に係る位相検波器の一実施例のブロッ
ク図である。
ク図である。
【図２】この発明に係る位相検波器の検出器のブロック
図である。
図である。
【図３】この発明に係る検出器の動作を示す図である。
【図４】従来の位相検波器のブロック図である。
【図５】従来の電圧特性選択回路２５のブロック図を示
す図である。
す図である。
【図６】従来の位相検波特性のＳＩＮカーブ特性を示す
図である。
図である。
【図７】従来の位相検波特性の最大誤差電圧特性を示す
図である。
図である。
【図８】従来の電圧特性選択回路２５の動作例を示す図
である。
である。
１ 検出器
２５ 電圧特性選択回路
Claims (1)
- 【請求項１】 所定量のＰＬＬの外れを検出し検出信
号を出力する検出手段と、前記検出信号の頻度が所定の
値よりも高いとき特性選択信号を出力する手段と、前記
特性選択信号が供給された場合ＳＩＮカーブ特性に、ま
た、供給されなかった場合最大誤差電圧特性に設定され
、設定された特性により供給された検波信号を出力する
電圧特性選択回路とを備えたことを特徴とする位相検波
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3132462A JPH04357714A (ja) | 1991-06-04 | 1991-06-04 | 位相検波器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3132462A JPH04357714A (ja) | 1991-06-04 | 1991-06-04 | 位相検波器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04357714A true JPH04357714A (ja) | 1992-12-10 |
Family
ID=15081935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3132462A Pending JPH04357714A (ja) | 1991-06-04 | 1991-06-04 | 位相検波器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04357714A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11112338A (ja) * | 1997-09-30 | 1999-04-23 | Yamaha Corp | 周波数制御方式 |
-
1991
- 1991-06-04 JP JP3132462A patent/JPH04357714A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11112338A (ja) * | 1997-09-30 | 1999-04-23 | Yamaha Corp | 周波数制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0249985B1 (en) | Video memory | |
| JPH09168172A (ja) | ノイズ検出装置 | |
| US4884040A (en) | Sampled data phase locking system | |
| JPH08237518A (ja) | 適応型同期信号分離器 | |
| JPH04357714A (ja) | 位相検波器 | |
| JPS58221548A (ja) | 位相同期回路 | |
| JPH01144738A (ja) | ウインドウ法同期保護回路 | |
| JPH0142537B2 (ja) | ||
| JPH05336534A (ja) | レベル検出回路 | |
| US4891824A (en) | Muting control circuit | |
| US6201578B1 (en) | Apparatus with A/D converter for processing television signal | |
| JPS6010892A (ja) | デジタルａｃｃ回路 | |
| JPS63217890A (ja) | 位相ロックループ装置 | |
| JPH0119789B2 (ja) | ||
| JP2737346B2 (ja) | 映像信号の時間差補正装置 | |
| JPS62101193A (ja) | ハンギングドツト検出器 | |
| JP3451629B2 (ja) | ディジタル閉ループ回路 | |
| US4677463A (en) | Color television receiver comprising a chrominance signal processing circuit and an integrated circuit therefor | |
| JP3052570B2 (ja) | 映像信号検出回路 | |
| JP3158003B2 (ja) | ディジタル同期分離回路 | |
| JP2654044B2 (ja) | キャリア再生回路 | |
| JP2665375B2 (ja) | 反転防止装置 | |
| JPS63296589A (ja) | Ｐｌｌ回路 | |
| JPH0548926A (ja) | 水平位相補正回路 | |
| JPH01135116A (ja) | 入力断検出回路 |