JPH11122502A - 高電圧発生回路 - Google Patents

Abstract

(57)【要約】 【課題】 高圧検出回路の高圧回路部のスピードアップ
コンデンサを小型化することができ、かつ、高圧出力電
圧の立上がりスピードの速い高電圧発生回路を得る。 【解決手段】 フライバックトランスの終段整流出力部
の電圧を分圧する抵抗１６，１７とスピードアップコン
デンサ１３，１４，１５とによって高圧検出回路２９を
構成し、フライバックトランスの中段整流出力部の電圧
を分圧する抵抗１０，１１，１２によりフォーカス電圧
出力回路を構成し、高圧検出回路の低圧側の抵抗器１７
に低圧側のスピードアップコンデンサ１５を並列接続
し、高圧検出回路の高圧側の抵抗器１６に対して２段の
高圧側スピードアップコンデンサ１３，１４の直列回路
を並列接続するとともに、この２つのスピードアップコ
ンデンサの接続点をフォーカス電圧出力回路の出力部に
接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、陰極線管（ＣＲ
Ｔ）のアノード等に印加する高電圧を発生させる高電圧
発生回賂に関する。

【０００２】

【従来の技術】従来、この種の高電圧発生回路として、
図７に示すものが知られている。この高電圧発生回路
は、高圧発生回路２８、高圧検出回路２９および制御回
路３０を備えている。高圧検出回路２９は、高圧発生回
路２８から出力された高電圧の変動を検出する。制御回
路３０は、高圧検出回路２９からの検出電圧に基づいて
電源電圧をいったん平滑してからフライバックトランス
の１次側回路に印加する駆動電源８の電圧を直流的に制
御することにより、高圧発生回路２８から出力される高
電圧の変動を補正して出力電圧の安定化を図る。

【０００３】高圧発生回路２８は、トランジスタ２、ダ
ンパーダイオード３、共振コンデンサ４、フライバック
トランス５、駆動電源８、整流ダイオード２２，２３お
よびクランプダイオード６，７にて構成されている。高
圧検出回路２９は、高圧発生回路２８から出力された高
電圧を抵抗分圧するための分圧抵抗器１６，１７と、高
圧発生回路２８から出力される高電圧の立上がりスピー
ドを速くするためのスピードアップコンデンサ１５１，
１５２を備えている。分圧抵抗器１６はスピードアップ
コンデンサ１５１と並列回路を構成し、分圧抵抗器１７
はスピードアップコンデンサ１５２と並列回路を構成し
ている。１４８はフォーカス用可変抵抗器、１４９はス
クリーン用可変抵抗器であり、１４７，１４８，１４９
は抵抗分圧回路を構成している。また、１５４はフォー
カス用コンデンサ、１５５はスクリーン用コンデンサで
ある。

【０００４】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の高電圧発生回路にあっては、スピードアップ
コンデンサ１５１に高圧発生回路２８から出力される高
圧（１ｋＶ〜数十ｋＶ）の電圧がかかるため、コンデン
サ１５１として高耐圧仕様のものを使用する必要があ
り、高価かつ大型になるという問題があった。上記制御
回路３０は高圧検出回路２９による検出電圧をフィード
バックして、出力電圧の変動を補正するものであるが、
抵抗分圧回路だけでは、補正遅れが生じるため、スピー
ドアップコンデンサは必須である。

【０００５】また、陰極線管（ＣＲＴ）は一般に数百〜
数干ｐＦの静電容量を有しているため、これが平滑コン
デンサとして作用するが、従来の高圧安定化回路の性能
不足から、例えば図８に示すように、陰極線管の画面Ａ
の中に輝度レベルの高い白い部分Ｗ（ハッチング部分Ｂ
は黒い部分）があると、この白い部分Ｗで陰極線管内に
大きなビーム電流が流れて高電圧が低下し、その低下を
速い時間で回復させることができなくなり、画面の白い
部分Ｗの輪郭線が点線で示すように台形歪みとなって表
れ、画質が劣化するという間題が生じる。

【０００６】この対策として、図７に示すように、高圧
出力部と接地間に平滑用コンデンサ１５０を設けるのが
一般的であった。しかし、そのためには大型で高価な大
容量高耐圧のコンデンサが必要となる。また、スピード
アップコンデンサ１５１の容量を大きくすることによっ
て、これを平滑コンデンサとしても作用させるものが提
案されているが、この場合、出力電圧の立ち上がり時に
高圧検出回路２９の検出電圧が過渡的に高くなるので、
高電圧の立ち上がりスピードが遅くなる。そのため、出
力電圧の立ち上がり時の画面変化を顕在化させないよう
にするためにブランキング期間を長く設定する必要があ
る。

【０００７】そこで、この発明の目的は、高圧検出回路
の高圧回路部のスピードアップコンデンサを大型化する
ことなく、かつ、高圧出力電圧の立上がりスピードを高
速化した高電圧発生回路を提供することにある。

【０００８】

【課題を解決するための手段】以上の目的を達成するた
め、この発明に係る高電圧発生回路は、フライバックト
ランスの１次側電流を断続して、駆動電源から供給され
る電気エネルギをフライバックトランスとコンデンサを
含むＬＣ共振回路に蓄積し、このＬＣ共振回路に蓄積さ
れた電気エネルギを高電圧に変換して出力する高電圧発
生回路において、前記フライバックトランスの終段整流
出力部の電圧を抵抗分圧して高電圧検出用電圧を出力す
る高電圧検出用抵抗分圧回路と、前記フライバックトラ
ンスの中段整流出力部の電圧を抵抗分圧してフォーカス
電圧を出力するフォーカス電圧出力回路とを備え、前記
高電圧検出用抵抗分圧回路の低圧側の抵抗器に低圧側の
スピードアップコンデンサを並列接続し、前記高電圧検
出用抵抗分圧回路の高圧側の抵抗器に対して複数段の高
圧側スピードアップコンデンサの直列回路を並列接続す
るとともに、前記高圧側スピードアップコンデンサのい
ずれかの接続点を前記フォーカス電圧出力回路の出力部
に接続する。

【０００９】以上の構成により、高圧側のスピードアッ
プコンデンサの数が従来の高電圧発生回路に比較して多
くなり、個々のスピードアップコンデンサの電圧分担が
少なくなる。しかも、高圧側スピードアップコンデンサ
のいずれかの接続点がフォーカス電圧を出力する抵抗分
圧回路に接続されているため、高圧側スピードアップコ
ンデンサの電圧分担のあばれ（ばらつき）が抑えられ
る。そのため、個々のスピードアップコンデンサを耐圧
の低い小型のコンデンサで構成できる。

【００１０】また、この発明の高電圧発生回路は、前記
高電圧検出用抵抗分圧回路からの出力電圧に応じ水平ド
ライブ信号に同期して前記１次側電流を断続するスイッ
チング素子をＰＷＭ制御することにより、または前記駆
動電源の電源電圧をＰＷＭ制御することにより出力電圧
を安定化させる制御回路を設ける。この構成により、高
圧出力電圧の高速安定性が高まり、出力電圧安定化のた
めの特別な平滑コンデンサが不要となり、また高圧側の
スピードアップコンデンサとして低容量のコンデンサを
用いることができる。そのため、高圧側に複数のスピー
ドアップコンデンサを用いても、個々のコンデンサが小
型になり、回路全体としての小型化が可能となる。

【００１１】また、この発明の高電圧発生回路では、前
記フォーカス電圧出力回路が、ダブルフォーカス回路の
スタティックフォーカス用の電圧を発生するものである
場合、スピードアップコンデンサがスタティックフォー
カスコンデンサを兼ねることになるため、スタティック
フォーカス用のコンデンサが不要となり、構成部品点数
が減少する。

【００１２】また、この発明の高電圧発生回路は、回路
基板の表面にダブルフォーカス回路のダイナミックフォ
ーカス用可変抵抗器とスタティックフォーカス用可変抵
抗器とスクリーン用可変抵抗器とを設け、前記回路基板
の裏面に前記高圧側スピードアップコンデンサとダイナ
ミックフォーカス用コンデンサとを配置して１つの絶縁
性ケースに収納する。このことにより、スタティックフ
ォーカス用コンデンサを兼ねるスピードアップコンデン
サとダイナミックフォーカス用コンデンサとが最小限の
スペースで高電圧発生回路内に配置される。

【００１３】

【発明の実施の形態】以下、この発明の第１の実施形態
である高電圧発生回路の構成を図１〜図５を参照して説
明する。

【００１４】図１は全体の回路図ある。同図において、
高圧発生回路２８、高圧検出回路２９および制御回路３
０を備えている。高圧検出回路２９は、高圧発生回路２
８から出力された高電圧の変動を検出する。制御回路３
０は、高圧検出回路２９からの検出電圧に基づいてトラ
ンジスタ２をＰＷＭ制御することにより、高圧発生回路
２８から出力される高電圧の変動を補正して出力電圧の
安定化を図る。

【００１５】高圧発生回路２８は、トランジスタ２、ダ
ンパーダイオード３、共振コンデンサ４、フライバック
トランス５、駆動電源８、整流ダイオード２２，２３，
２４およびクランプダイオード６，７により構成されて
いる。高圧検出回路２９は、高圧発生回路２８から出力
された高電圧を抵抗分圧するための分圧抵抗器１６，１
７と、高圧発生回路２８から出力される高電圧の立上が
りスピードを速くするためのスピードアップコンデンサ
１３，１４，１５を備えている。分圧抵抗器１６はスピ
ードアップコンデンサ１３，１４の直列回路に対して並
列回路を構成し、分圧抵抗器１７はスピードアップコン
デンサ１５に対して並列回路を構成している。１０はス
タティックフォーカス用可変抵抗器であり、１０，１
１，１２はフライバックトランスの中段整流出力電圧を
抵抗分圧する抵抗分圧回路を構成している。また、１８
はダイナミックフォーカス用可変抵抗器、１９はスクリ
ーン用可変抵抗器であり、１８，２７，１９はフライバ
ックトランスの中段整流出力電圧を抵抗分圧する抵抗分
圧回路を構成している。また、２０はダイナミックフォ
ーカス用コンデンサ、２１はスクリーン用コンデンサで
ある。

【００１６】より具体的には、フライバックトランス５
の１次コイル５ａの一端（例えば巻き始め端）には駆動
電源８が接続され、１次コイル５ａの他端（巻き終わり
端）には整流ダイオード２２を介してスイッチング素子
としてのトランジスタ（ＭＯＳ−ＦＥＴ）２のドレイン
側が接続され、そのソース側はグランドに接続されてい
る。トランジスタ２にはトランジスタ２に流れる電流の
向きと逆向きのダンパーダイオード３が並列に接続され
ている。１次コイル５ａの巻き終わり端には共振コンデ
ンサ４の一端が接続され、共振コンデンサ４の他端には
クランプダイオード６のカソード側が接続され、クラン
プダイオード６のアノード側はグランドに接続されてい
る。そして、クランプダイオード６と共振コンデンサ４
との接続部にはクランプダイオード７のアノード側が接
続され、クランプダイオード７のカソード側は１次コイ
ル５ａと駆動電源８との接続部に接続されている。

【００１７】高圧検出回路２９は、分圧抵抗器１６とス
ピードアップコンデンサ１３，１４からなる高圧回路部
と、分圧抵抗器１７とスピードアップコンデンサ１５か
らなる低圧回路部とで構成されている。高圧回路部には
高圧発生回路２８の高圧（１ｋＶ〜数十ｋＶ）の出力電
圧の大部分が印加され、低圧回路部には残りの電圧（数
十Ｖ）が印加される。高圧回路部と低圧回路部の接続部
が高圧検出点となり、この接続部の検出電圧が制御回路
３０にフィードバックされる。

【００１８】上記高圧回路部のスピードアップコンデン
サ１３，１４は上記の１ｋＶ〜数十ｋＶの高圧を分担す
るので、個々のスピードアップコンデンサの電圧分担が
少なくなる。しかも、スピードアップコンデンサ１３，
１４の接続点がフォーカス電圧を出力する抵抗分圧回路
に接続されているため、スピードアップコンデンサ１
３，１４による電圧分担のあばれ（ばらつき）が抑えら
れる。そのため、スピードアップコンデンサ１３，１４
を比較的低耐圧の小型のコンデンサで構成できる。

【００１９】また、制御回路３０は、後述するように、
高圧検出回路２９からの出力電圧に応じ水平ドライブ信
号に同期して、前記１次側電流を断続するトランジスタ
２をＰＷＭ制御することにより出力電圧を安定化させる
ので、応答遅れが非常に小さい。そのため、スピードア
ップコンデンサ１３，１４の静電容量は１０００ｐＦ以
下とすることができ、高圧側の２つのスピードアップコ
ンデンサはそれぞれ低容量の小型のコンデンサで構成す
ることができる。

【００２０】また、この高電圧発生回路は、ダブルフォ
ーカスタイプであり、ダイナミックフォーカス用コンデ
ンサ２０を介してＤＦＳ端子からパラボラ信号を入力
し、ＤＦＶ端子からダイナミックフォーカス信号を出力
するようにしている。また、スタティックフォーカス用
可変抵抗器１０のＳＦＶ端子からスタティックフォーカ
ス電圧を出力するようにしている。その際、スピードア
ップコンデンサ１４，１５はスタティックフォーカス信
号に対するノイズ除去用コンデンサとして作用するた
め、特別なスタティックフォーカス用コンデンサが不要
であり、構成部品点数が削減できる。なお、ＳＶ端子か
らはスクリーン信号を出力する。

【００２１】この実施形態では、ダイナミックフォーカ
ス用可変抵抗器１８とスクリーン用可変抵抗器１９およ
び抵抗器２７からなる直列回路の接地側が、スタティッ
クフォーカス用可変抵抗器１０と抵抗器１１，１２から
なる直列回路の接地側に対して分離している。通常、ダ
ブルフォーカスタイプの場合、ダイナミックフォーカス
用コンデンサ２０の容量は５００ｐＦ程度、スクリーン
用コンデンサ２１の容量は１０００〜３０００ｐＦ程度
であるため、仮に、ダイナミックフォーカス用可変抵抗
器１８の接地側とスタティックフォーカス用可変抵抗器
１０の接地側とが分離せず、接続されているとすると、
スタティックフォーカス用可変抵抗器１０を流れる電流
がスクリーン用コンデンサ２１からリークし易く、スピ
ードアップコンデンサ１４の容量を小さくすることがで
きないという間題が生ずる。しかし、図１に示すよう
に、ダイナミックフォーカス用可変抵抗器１８およびス
クリーン用可変抵抗器１９側の接地とスタティックフォ
ーカス用可変抵抗器１０側の接地が分離しているため、
スタティックフォーカス用可変抵抗器１０を流れる電流
がスクリーン用コンデンサ２１からリークするおそれが
なくなり、スピードアップコンデンサ１４の容量を小さ
くすることができる。

【００２２】この第１の実施形態の高電圧発生回路は、
後述するように高圧安定化のための応答性に優れてお
り、高圧側のスピードアップコンデンサ１３，１４に大
容量のものを使用しなくてもすむようにしている。具体
的には、スピードアップコンデンサ１３の容量が２０〜
３０ｐＦ程度、スピードアップコンデンサ１４の容量が
１４００ｐＦ程度、スピードアップコンデンサ１５の容
量が０．１μＦ程度である。これにより、図２の実線４
７に示すように、高圧出力電圧の立ち上がり時間は０．
２秒程度に高速化することができる。図２の破線４９
は、比較例として、図７に示した従来の高電圧発生回路
の高圧出力電圧の立ち上がり特性を示している。このよ
うに第１実施形態の高電圧発生回路ではブランキング期
間Ｔ１を、従来の高電圧発生回路のブランキング期間Ｔ
２と比較して極めて短時間に設定することができる。

【００２３】制御回路３０は、図３に示すように、オペ
アンプ３１、コンパレータ３２、三角波発生回路３３お
よび基準電圧源３４にて構成されている。高圧検出回路
２９からの検出電圧はオペアンプ３１の非反転入力端子
に加えられる。オペアンプ３１の反転入力端子には基準
電圧源３４から基準電圧が加えられており、オペアンプ
３１は検出電圧と基準電圧とを比較し、高圧出力電圧の
降下量に対応する信号をコンパレータ３２の反転入力端
子に加える。一方、コンパレータ３２の非反転入力端子
には三角波発生回路３３からの信号が加えられる。

【００２４】次に、図４に示したタイムチャートを参照
して、図１に示した高電圧発生回路の高圧安定化動作を
説明する。三角波発生回路３３は水平偏向出力回路（図
示せず）に同期した図４（ｅ）に示す水平ドライブ信号
（以下、ＨＤ信号と表す。）に基づいて図４（ｄ）に示
すようなランプ波形を生成し、このランプ波形の信号を
コンパレータ３２の非反転入力端子に加えている。コン
パレータ３２は前記ランプ波形の信号とオペアンプ３１
からの信号とを比較し、図４（ｄ）および（ｃ）に示す
ように、オペアンプ出力とランプ波形との交点位置で立
ち上がり、ランプ波形の立ち下がり、すなわちＨＤ信号
の立ち上がりタイミングで立ち下がるドライブ信号を作
り出す。高圧出力電圧の降下量が大きくなると、オペア
ンプ３１の出力レベルも低下するため、ドライブ信号の
パルス幅は広くなる。コンパレータ３２は高圧出力電圧
の降下量が大きくなるにつれて、パルス幅を広げたドラ
イブ信号を生成し、これをトランジスタ２に加えるので
ある。逆に、高圧出力電圧が上昇すると、オペアンプ３
１の出力レベルが上昇するため、ドライブ信号のパルス
幅は狭くなる。トランジスタ２はドライブ信号のオンパ
ルス幅に応じてスイッチングする。

【００２５】具体的には、図４（ｃ）に示すように、ｔ
０でトランジスタ２がオンすると、駆動電源８側から１
次コイル５ａを通り、トランジスタ２を通ってグランド
側に電流が流れる。この１次コイル５ａに流れる電流は
図４（ｂ）に示すように時間と共に増加し、この電流の
流れによって１次コイル５ａに電磁エネルギが蓄えられ
る。このトランジスタ２がオンとなっているｔ０〜ｔ１
の期間をトランジスタ期間という。

【００２６】次に、ｔ１でトランジスタ２がオフする
と、１次コイル５ａから共振コンデンサ４とクランプダ
イオード７を通るルートで電流が流れ、１次コイル５ａ
のインダクタンスと共振コンデンサ４の静電容量とのＬ
Ｃ直列共振が開始され、図４（ａ）に示すようにフライ
バックパルス（電圧パルス）が発生する。このフライバ
ックパルスが発生してから終わるまでのｔ１〜ｔ２の期
間をフライバック期間という。このフライバックパルス
は１次コイル５ａ側の電磁エネルギが全て共振コンデン
サ４の静電エネルギに変換されたときに最大となり、１
次コイル５ａの電磁エネルギが全て共振コンデンサ４に
移った後に、今度はクランプダイオード６、共振コンデ
ンサ４、１次コイル５ａを順に通って駆動電源８に至る
ルートで逆電流が流れ、共振コンデンサ４の静電エネル
ギは１次コイル５ａの電磁エネルギに逆変換されてい
く。

【００２７】そして、フライバックパルスが終わったｔ
２で、図１におけるＡ点の電圧が０Ｖになり、このと
き、ダンパーダイオード３がオンし、グランド側からダ
ンパーダイオード３を通って１次コイル５ａ側に電流が
流れる。この逆電流の流れによりＡ点の電圧が上昇して
ｔ３で駆動電源８の電圧と同電位になると、ダンパーダ
イオード３はオフとなる。

【００２８】次に、ｔ４の時点で、トランジスタ２がオ
ンすると、Ａ点は接地されることとなり、駆動電源８か
ら１次コイル５ａを通る電流はトランジスタ２を通って
グランド側に流れ、最初のｔ０の状態に一致する。これ
らｔ０〜ｔ４の動作の繰り返しにより、回路動作が継続
される。１次コイル５ａ側で発生したフライバックパル
スはフライバックトランス５で昇圧され、整流ダイオー
ド２３を介して陰極線管のアノードに印加される。

【００２９】このように、従来の＋Ｂ制御方式（高圧検
出回路２９からの検出電圧に基づいて電源電圧をいった
ん平滑してからフライバックトランスの１次側回路に印
加する駆動電源電圧を直流的に制御することにより、高
圧発生回路２８から出力される高電圧の変動を補正して
出力電圧の安定化を図る方式）を採用した高電圧発生回
路と異なり、この高電圧発生回路は高圧検出回路からの
出力電圧に応じ水平ドライブ信号に同期してトランジス
タ２をＰＷＭ制御するため、高圧安定化の応答性に優れ
たものとなる。その結果、フライバックトランス５にお
いてピーク整流方式を採用しているものの、高圧出力電
圧の変動が遅れることなく補正され、高速に安定化され
る。従って、高圧検出回路２９の高圧側のスピードアッ
プコンデンサ１３，１４を大容量化する必要がない。

【００３０】また、この高電圧発生回路は高圧安定化の
応答性に優れているので、水平リップル分に対しても、
高周波化が進んでいる陰極線管（ＣＲＴ）用途にあって
は、一般に陰極線管が有している数百〜数千ｐＦの静電
容量だけで画像湾曲が殆ど無視できるレベルまでに抑え
ることができる。陰極線管が有している容量を例えば、
１０００ｐＦ、陰極線管のビーム電流を２ｍＡとする
と、陰極線管の走査線の周波数が１５．７５ｋＨｚの場
合、水平リップルΔＶは、 ΔＶ＝（２ｍＡ×６４μｓ）／（１０００ｐＦ）＝１２
８Ｖ となる。一方、陰極線管の走査線の周波数が３２ｋＨｚ
まで高周波化すると、 ΔＶ＝（２ｍＡ×３２μｓ）／（１０００ｐＦ）＝６４
Ｖ と小さくなり、陰極線管の容量だけで画像湾曲を殆ど無
視することができる。従って、画像湾曲を解決するため
に、高圧検出回路２９の高圧側のスピードアップコンデ
ンサ１３，１４を大容量化する必要もなくなくなる。以
上の結果から、スピードアップコンデンサ１３，１４の
容量を小さくすることができ、更に小型化を図ることが
できる。

【００３１】以上の構成の高電圧発生回路は、スピード
アップコンデンサ１３，１４のサイズが小さいので、ス
ピードアップコンデンサ１３，１４を高電圧用可変抵抗
器ユニット４０（図１において一点鎖線で囲んだ部分）
に収納して、高電圧発生回路の小型化を図ることができ
る。図５に示すように、高電圧用可変抵抗器ユニット４
０は、絶縁性ケース４１とこの絶縁性ケース４１に収納
されるセラミックからなる回路基板４３を備えている。
図５は高電圧用可変抵抗器ユニット４０を裏面側から見
た内部平面図である。

【００３２】回路基板４３の表面には、スタティックフ
ォーカス用可変抵抗器１０、固定タイプの分圧抵抗器１
１，１２，２７、ダイナミックフォーカス用可変抵抗器
１８およびスクリーン用可変抵抗器１９が設けられ、回
路導体によって適宜電気的に接続されている。

【００３３】回路基板４３の裏面にはスピードアップコ
ンデンサ１３，１４およびダイナミックフォーカス用コ
ンデンサ２０が配置されている。従って、スピードアッ
プコンデンサ１３，１４およびダイナミックフォーカス
用コンデンサ２０を、従来デッドスペースであった回路
基板４３とケース４１の裏面カバー（図示せず）との間
のスペースに配置することができ、高電圧用可変抵抗器
ユニット４０内のスペースを無駄なく利用することがで
きる。また、スピードアップコンデンサ１３，１４の容
量を小さくしたことにより、従来のフィルムコンデンサ
より小型化が容易なセラミックコンデンサを使用するこ
とができ、一層の小型化を図ることができる。

【００３４】次に、第２の実施形態に係る高電圧発生回
路を図６を参照して説明する。図６は駆動電源電圧をＰ
ＷＭ制御することによって高圧出力電圧を安定化させる
ようにした他の電源回路の例である。この例ではフライ
バックトランス５の１次コイル５ａの一端と駆動電源８
との間にスイッチングトランジスタ２６を接続してい
る。制御回路３０は抵抗器１６，１７により抵抗分圧さ
れた電圧を入力するとともに、水平ドライブ信号（ＨＤ
信号）に同期してスイッチングトランジスタ２６のオン
・オフ制御を行う。すなわち、出力電圧の検出値が基準
電圧より低下する程、スイッチングトランジスタ２６の
オン時間を長くとるようにフィードバック制御すること
によって出力電圧の安定化を図っている。

【００３５】図６において、トランジスタ２には水平ド
ライブ信号に同期する一定パルス幅の信号が印加され
る。制御回路３０は、抵抗１５，１６の抵抗分圧回路に
よる検出電圧に応じて、スイッチングトランジスタ２６
のオン期間を制御し、トランジスタ２のオン期間（トラ
ンジスタ期間）を短くする方向に制御する。スイッチン
グトランジスタ２６がターンオフした後のフライバック
期間には、ダイオード７を介して１次コイル５ａに電流
が流れる。フライバック期間に続くダンパー期間ではダ
ンパーダイオード３，２５を介してダンパー電流が流れ
る。このようにして駆動電源電圧を水平ドライブ信号に
同期してＰＷＭ制御することにより出力電圧の高速安定
化がなされる。

【００３６】なお、この発明に係る高電圧発生回路は前
記実施形態に限定するものではなく、その要旨の範囲内
で種々に変更することができる。前記実施形態は、トラ
ンジスタ２としてＭＯＳ−ＦＥＴを用いたが、バイポー
ラトランジスタ等であってもよい。

【００３７】また、スピードアップコンデンサとして、
スタティックフォーカス用コンデンサを兼用する替わり
に、新たに別のコンデンサを設けてもよい。また、ダイ
ナミックフォーカス用可変抵抗器を無くして、シングル
フォーカスタイプとしてもよい。その場合、スタティッ
クフォーカス用可変抵抗にスクリーン用可変抵抗器を直
列接続してもよい。

【００３８】また、共振コンデンサ４に対して並列に、
偏向ヨークとＳ字補正用コンデンサの直列回路を接続
し、同時にドライブするようにしてもよい。

【００３９】

【発明の効果】請求項１に記載の発明によれば、高圧側
のスピードアップコンデンサの数が従来の高電圧発生回
路と比較して多くなり、個々のスピードアップコンデン
サの電圧分担が少なくなる。しかも、高圧側スピードア
ップコンデンサのいずれかの接続点がフォーカス電圧を
出力する抵抗分圧回路に接続されているため、高圧側ス
ピードアップコンデンサの電圧分担のあばれ（ばらつ
き）が抑えられる。そのため、個々のスピードアップコ
ンデンサを耐圧の低い小型のコンデンサで構成できる。

【００４０】また、請求項２に記載の発明によれば、高
圧出力電圧の高速安定性が高まり、出力電圧安定化のた
めの特別な平滑コンデンサが不要となり、また高圧側の
スピードアップコンデンサとして低容量のコンデンサを
用いることができる。そのため、高圧側に複数のスピー
ドアップコンデンサを用いても、個々のコンデンサが小
型になり、回路全体としての小型化が可能となる。

【００４１】また、請求項３に記載の発明によれば、ス
ピードアップコンデンサがスタティックフォーカスコン
デンサを兼ねることになるため、スタティックフォーカ
ス用のコンデンサが不要となり、構成部品点数が減少す
る。

【００４２】また、請求項４に記載の発明によれば、ス
タティックフォーカス用コンデンサを兼ねるスピードア
ップコンデンサとダイナミックフォーカス用コンデンサ
とが最小限のスペースで高電圧発生回路内に配置され、
全体にさらに小型化を図ることができる。

【図面の簡単な説明】

【図１】第１の実施形態に係る高電圧発生回路の回路図

【図２】図１に示した高電圧発生回路の高圧出力電圧の
立ち上がりスピードの例を示す図

【図３】図１に示した制御回路の構成を示す図

【図４】図１に示した高電圧発生回路のタイミングチャ
ート

【図５】図１に示した高電圧発生回路の高電圧用可変抵
抗器ユニットの裏面側から見た内部平面図

【図６】第２の実施形態に係る高電圧発生回路の回路図

【図７】従来の高電圧発生回路の構成を示す図

【図８】陰極線管の画面の説明図

【符号の説明】 ２−トランジスタ ３−ダンパーダイオード ４−共振コンデンサ ５−フライバックトランス ５ａ−１次コイル ５ｂ−２次コイル ６，７−クランプダイオード ８−駆動電源 １０，１１，１２−分圧抵抗器 １３，１４，１５−スピードアップコンデンサ １６，１７−分圧抵抗器 １８−ダイナミックフォーカス用可変抵抗器 １９−スクリーン用可変抵抗器 ２０−ダイナミックフォーカス用コンデンサ ２１−スクリーン用コンデンサ ２８−高圧発生回路 ２９−高圧検出回路 ３０−制御回路 ４０−高電圧用可変抵抗器ユニット ４１−ケース ４３−回路基板

Claims (4)

【特許請求の範囲】
1. 【請求項１】 フライバックトランスの１次側電流を断
   続して、駆動電源から供給される電気エネルギをフライ
   バックトランスとコンデンサを含むＬＣ共振回路に蓄積
   し、このＬＣ共振回路に蓄積された電気エネルギを高電
   圧に変換して出力する高電圧発生回路において、 前記フライバックトランスの終段整流出力部の電圧を抵
   抗分圧して高電圧検出用電圧を出力する高電圧検出用抵
   抗分圧回路と、前記フライバックトランスの中段整流出
   力部の電圧を抵抗分圧してフォーカス電圧を出力するフ
   ォーカス電圧出力回路とを備え、前記高電圧検出用抵抗
   分圧回路の低圧側の抵抗器に低圧側のスピードアップコ
   ンデンサを並列接続し、前記高電圧検出用抵抗分圧回路
   の高圧側の抵抗器に対して複数段の高圧側スピードアッ
   プコンデンサの直列回路を並列接続するとともに、前記
   高圧側スピードアップコンデンサのいずれかの接続点を
   前記フォーカス電圧出力回路の出力部に接続したことを
   特徴とする高電圧発生回路。
2. 【請求項２】 前記高電圧検出用抵抗分圧回路からの出
   力電圧に応じ水平ドライブ信号に同期して前記１次側電
   流を断続するスイッチング素子をＰＷＭ制御することに
   より、または前記駆動電源の電源電圧をＰＷＭ制御する
   ことにより出力電圧を安定化させる制御回路を設けたこ
   とを特徴とする請求項１に記載の高電圧発生回路。
3. 【請求項３】 前記フォーカス電圧出力回路は、ダブル
   フォーカス回路のスタティックフォーカス用の電圧を発
   生するものである請求項１または２に記載の高電圧発生
   回路。
4. 【請求項４】 回路基板の表面にダブルフォーカス回路
   のダイナミックフォーカス用可変抵抗器とスタティック
   フォーカス用可変抵抗器とスクリーン用可変抵抗器とを
   設け、前記回路基板の裏面に前記高圧側スピードアップ
   コンデンサとダイナミックフォーカス用コンデンサとを
   配置して１つの絶縁性ケースに収納したことを特徴とす
   る請求項３に記載の高電圧発生回路。