JPH11145189A - 素子実装構造及びその製造方法 - Google Patents
素子実装構造及びその製造方法Info
- Publication number
- JPH11145189A JPH11145189A JP9301623A JP30162397A JPH11145189A JP H11145189 A JPH11145189 A JP H11145189A JP 9301623 A JP9301623 A JP 9301623A JP 30162397 A JP30162397 A JP 30162397A JP H11145189 A JPH11145189 A JP H11145189A
- Authority
- JP
- Japan
- Prior art keywords
- mounting structure
- wiring board
- columnar electrode
- manufacturing
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing of the conductive pattern
- H05K3/243—Reinforcing of the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 柱状電極を形成することにより、素子に形成
されたパターンと配線基板との間に十分な隙間を形成
し、接続信頼性の向上を図り得る素子実装構造及びその
製造方法を提供する。 【解決手段】 素子実装構造において、配線基板１の電
極２Ａ上に形成される柱状電極６と、この柱状電極６上
に接続部を介してフェースダウンボンディングにより実
装される素子３とを具備する。
されたパターンと配線基板との間に十分な隙間を形成
し、接続信頼性の向上を図り得る素子実装構造及びその
製造方法を提供する。 【解決手段】 素子実装構造において、配線基板１の電
極２Ａ上に形成される柱状電極６と、この柱状電極６上
に接続部を介してフェースダウンボンディングにより実
装される素子３とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明は、素子実装構造及び
その製造方法に関するものである。
その製造方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば、本多 進 編，「最適ＳＭＴ実装技術ハンドブ
ック」，ＳＣＩＥＮＣＥ ＦＯＲＵＭ，１９９０，ｐ．
３４５〜３４６に開示されるものがあった。図４は従来
の素子実装構造を示す図（その１）である。
例えば、本多 進 編，「最適ＳＭＴ実装技術ハンドブ
ック」，ＳＣＩＥＮＣＥ ＦＯＲＵＭ，１９９０，ｐ．
３４５〜３４６に開示されるものがあった。図４は従来
の素子実装構造を示す図（その１）である。
【０００３】この図に示すように、素子４３をフェース
ダウン実装する際の実装構造としては、配線基板４１上
に形成された電極４２Ａと、素子４３上に形成されたパ
ッド４４とを、例えば、はんだバンプ４５等により接合
し、配線基板４１と素子４３との電気的接続を行うもの
であった。なお、４２は配線パターンである。
ダウン実装する際の実装構造としては、配線基板４１上
に形成された電極４２Ａと、素子４３上に形成されたパ
ッド４４とを、例えば、はんだバンプ４５等により接合
し、配線基板４１と素子４３との電気的接続を行うもの
であった。なお、４２は配線パターンである。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た従来の素子実装構造では、素子が実装されたエポキシ
樹脂等に代表される配線基板の使用環境下における温度
変化や、素子駆動時における発熱による温度変化のため
に、素子と配線基板の熱膨張係数が異なることにより、
発生する応力が前記バンプ接続部に集中し、バンプ高さ
が十分でないために、応力を分散・吸収しきれずに、ク
ラックを生じる等の接続信頼性の低下が起こり、問題と
なっていた。
た従来の素子実装構造では、素子が実装されたエポキシ
樹脂等に代表される配線基板の使用環境下における温度
変化や、素子駆動時における発熱による温度変化のため
に、素子と配線基板の熱膨張係数が異なることにより、
発生する応力が前記バンプ接続部に集中し、バンプ高さ
が十分でないために、応力を分散・吸収しきれずに、ク
ラックを生じる等の接続信頼性の低下が起こり、問題と
なっていた。
【０００５】また、セラミック基板上に導電ペーストを
用いて、高さの高い柱状電極を形成する方法があるが、
セラミック基板では基板を構成するシートを高温で焼結
させるために、樹脂で構成される安価な樹脂基板には、
この方法を適用することができない。また、図５に示す
ように、実装した素子５３と配線基板５１との隙間をバ
ンプ接続部を含めて樹脂５６で埋め込み、応力を分散さ
せ、バンプ接続部に応力が集中するのを防ぐ方法があ
る。この図において、５２は配線パターン、５２Ａは電
極、５４は素子のパッド、５５ははんだバンプである。
用いて、高さの高い柱状電極を形成する方法があるが、
セラミック基板では基板を構成するシートを高温で焼結
させるために、樹脂で構成される安価な樹脂基板には、
この方法を適用することができない。また、図５に示す
ように、実装した素子５３と配線基板５１との隙間をバ
ンプ接続部を含めて樹脂５６で埋め込み、応力を分散さ
せ、バンプ接続部に応力が集中するのを防ぐ方法があ
る。この図において、５２は配線パターン、５２Ａは電
極、５４は素子のパッド、５５ははんだバンプである。
【０００６】しかしながら、特に、弾性表面波（ＳＡ
Ｗ）素子のように、素子に形成されたパターンと配線基
板との間に隙間を有する必要がある場合には、この実装
方法を採用することができない。本発明は、上記問題点
を除去し、柱状電極を形成することにより、素子に形成
されたパターンと配線基板との間に十分な隙間を形成
し、接続信頼性の向上を図り得る素子実装構造及びその
製造方法を提供することを目的とする。
Ｗ）素子のように、素子に形成されたパターンと配線基
板との間に隙間を有する必要がある場合には、この実装
方法を採用することができない。本発明は、上記問題点
を除去し、柱状電極を形成することにより、素子に形成
されたパターンと配線基板との間に十分な隙間を形成
し、接続信頼性の向上を図り得る素子実装構造及びその
製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するために、 〔１〕素子実装構造において、配線基板の電極上に形成
される柱状電極と、この柱状電極上に接続部を介してフ
ェースダウンボンディングにより実装される素子とを設
けるようにしたものである。
成するために、 〔１〕素子実装構造において、配線基板の電極上に形成
される柱状電極と、この柱状電極上に接続部を介してフ
ェースダウンボンディングにより実装される素子とを設
けるようにしたものである。
【０００８】〔２〕上記〔１〕記載の素子実装構造にお
いて、前記フェースダウンボンディングにより実装され
る素子が弾性表面波素子である。 〔３〕素子実装構造の製造方法において、配線基板上の
電極に対してめっきレジストを形成する工程と、前記め
っきレジストに開口部を形成する工程と、前記開口部に
対してめっき法により柱状電極を形成する工程と、前記
めっきレジストを除去する工程と、フェースダウンボン
ディングにより前記柱状電極と素子上のパッドとを接続
させる工程とを施すようにしたものである。
いて、前記フェースダウンボンディングにより実装され
る素子が弾性表面波素子である。 〔３〕素子実装構造の製造方法において、配線基板上の
電極に対してめっきレジストを形成する工程と、前記め
っきレジストに開口部を形成する工程と、前記開口部に
対してめっき法により柱状電極を形成する工程と、前記
めっきレジストを除去する工程と、フェースダウンボン
ディングにより前記柱状電極と素子上のパッドとを接続
させる工程とを施すようにしたものである。
【０００９】〔４〕上記〔３〕記載の素子実装構造の製
造方法において、前記素子上のパッドに設けられたバン
プによって前記柱状電極と前記素子上のパッドとを電気
的に接続するようにしたものである。 〔５〕上記〔４〕記載の素子実装構造の製造方法におい
て、前記バンプをリフローによって接続するようにした
ものである。
造方法において、前記素子上のパッドに設けられたバン
プによって前記柱状電極と前記素子上のパッドとを電気
的に接続するようにしたものである。 〔５〕上記〔４〕記載の素子実装構造の製造方法におい
て、前記バンプをリフローによって接続するようにした
ものである。
【００１０】〔６〕上記〔４〕記載の素子実装構造の製
造方法において、前記バンプを金バンプとなし、超音波
ボンディングを用いて接続するようにしたものである。 〔７〕上記〔３〕記載の素子実装構造の製造方法におい
て、前記柱状電極上にめっき法により形成した接続部に
よって前記素子上のパッドと前記柱状電極とを電気的に
接続するようにしたものである。
造方法において、前記バンプを金バンプとなし、超音波
ボンディングを用いて接続するようにしたものである。 〔７〕上記〔３〕記載の素子実装構造の製造方法におい
て、前記柱状電極上にめっき法により形成した接続部に
よって前記素子上のパッドと前記柱状電極とを電気的に
接続するようにしたものである。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。図１は本発明の
第１実施例を示す素子実装構造の製造工程断面図であ
る。ここでは、モジュール化のための素子の配線基板へ
の実装方法について説明する。 （１）まず、図１（ａ）に示すように、従来の方法によ
り製造された外形が加工されていない配線基板１には、
素子実装面側に形成された配線パターン２と、この配線
パターン２と一体化した電極２Ａがあり、配線パターン
２はスルーホール７によって、配線基板１の裏面側へ電
気的に導かれ、接続用パッド８に接続されている。ま
た、前記スルーホール７には、給電用パターン９も電気
的に接続されている。
て図面を参照しながら詳細に説明する。図１は本発明の
第１実施例を示す素子実装構造の製造工程断面図であ
る。ここでは、モジュール化のための素子の配線基板へ
の実装方法について説明する。 （１）まず、図１（ａ）に示すように、従来の方法によ
り製造された外形が加工されていない配線基板１には、
素子実装面側に形成された配線パターン２と、この配線
パターン２と一体化した電極２Ａがあり、配線パターン
２はスルーホール７によって、配線基板１の裏面側へ電
気的に導かれ、接続用パッド８に接続されている。ま
た、前記スルーホール７には、給電用パターン９も電気
的に接続されている。
【００１２】（２）次に、図１（ｂ）に示すように、配
線基板１の素子実装面側に、例えば、ドライフィルムレ
ジスト１０をラミネートする。 （３）次に、図１（ｃ）に示すように、柱状電極を形成
する電極２Ａ上のみ光遮光性としたフォトマスク１１
を、ドライフィルムレジスト１０上に合わせて紫外線露
光を行う。
線基板１の素子実装面側に、例えば、ドライフィルムレ
ジスト１０をラミネートする。 （３）次に、図１（ｃ）に示すように、柱状電極を形成
する電極２Ａ上のみ光遮光性としたフォトマスク１１
を、ドライフィルムレジスト１０上に合わせて紫外線露
光を行う。
【００１３】（４）次に、図１（ｄ）に示すように、例
えば、１ｗｔ％−Ｎａ2 ＣＯ3 水溶液を用いてドライフ
ィルムレジスト１０を現像処理し、めっきレジストとし
て、例えば、５０μｍの厚さの柱状電極用レジスト１２
を形成する。 （５）続いて、図１（ｅ）に示すように、例えば、電解
めっき法により給電用パターン９に所定の電流を流すこ
とにより、前記柱状電極用レジスト１２の開口部に、例
えば、４０μｍ〜５０μｍの高さの柱状電極６が形成さ
れる。
えば、１ｗｔ％−Ｎａ2 ＣＯ3 水溶液を用いてドライフ
ィルムレジスト１０を現像処理し、めっきレジストとし
て、例えば、５０μｍの厚さの柱状電極用レジスト１２
を形成する。 （５）続いて、図１（ｅ）に示すように、例えば、電解
めっき法により給電用パターン９に所定の電流を流すこ
とにより、前記柱状電極用レジスト１２の開口部に、例
えば、４０μｍ〜５０μｍの高さの柱状電極６が形成さ
れる。
【００１４】（６）次に、図１（ｆ）に示すように、例
えば、３ｗｔ％−ＮａＯＨ水溶液を用いて不要となった
柱状電極用レジスト１２〔図１（ｅ）参照〕を膨潤剥離
し、素子実装の際の接続部となる柱状電極６を有する配
線基板１を得る。 （７）その後、図１（ｇ）に示すように、配線基板１を
所定の外形サイズにするため、例えば、打ち抜き加工な
どによってスルーホール７の部分で個々の配線基板１に
切り離す。
えば、３ｗｔ％−ＮａＯＨ水溶液を用いて不要となった
柱状電極用レジスト１２〔図１（ｅ）参照〕を膨潤剥離
し、素子実装の際の接続部となる柱状電極６を有する配
線基板１を得る。 （７）その後、図１（ｇ）に示すように、配線基板１を
所定の外形サイズにするため、例えば、打ち抜き加工な
どによってスルーホール７の部分で個々の配線基板１に
切り離す。
【００１５】（８）次に、図１（ｈ）に示すように、素
子３上のパッド４には、例えば、はんだ（錫−鉛合金）
によるバンプ５を設け、当該素子３のバンプ５形成面側
を前記外形加工された配線基板１へ対向させ、柱状電極
６とバンプ５とを位置合わせする。 （９）その後、図１（ｉ）に示すように、例えば、リフ
ローなどによりバンプ５を溶融させ、柱状電極６と素子
３上のパッド４とを電気的に接続することにより、素子
３の配線基板１への実装が終了する。
子３上のパッド４には、例えば、はんだ（錫−鉛合金）
によるバンプ５を設け、当該素子３のバンプ５形成面側
を前記外形加工された配線基板１へ対向させ、柱状電極
６とバンプ５とを位置合わせする。 （９）その後、図１（ｉ）に示すように、例えば、リフ
ローなどによりバンプ５を溶融させ、柱状電極６と素子
３上のパッド４とを電気的に接続することにより、素子
３の配線基板１への実装が終了する。
【００１６】このように、第１実施例によれば、柱状電
極をめっき法により形成するようにしたので、安価な樹
脂基板による配線基板においても、任意の高さの柱状電
極を容易に形成することができ、素子と配線基板との間
に生じる応力の度合いによって、柱状電極の高さを増減
させ、応力緩和構造を有するモジュールを得ることがで
きる。
極をめっき法により形成するようにしたので、安価な樹
脂基板による配線基板においても、任意の高さの柱状電
極を容易に形成することができ、素子と配線基板との間
に生じる応力の度合いによって、柱状電極の高さを増減
させ、応力緩和構造を有するモジュールを得ることがで
きる。
【００１７】次に、本発明の第２実施例について説明す
る。図２は本発明の第２実施例を示す素子実装構造の要
部製造工程断面図である。この実施例においても、上記
した第１実施例の工程（１）から（６）まで、つまり、
配線基板１に対して、柱状電極６を形成し、個々の配線
基板１に切り離すまでの工程〔図１（ａ）〜（ｆ）は、
第１実施例と同様であるので、ここでは、その説明は省
略する。
る。図２は本発明の第２実施例を示す素子実装構造の要
部製造工程断面図である。この実施例においても、上記
した第１実施例の工程（１）から（６）まで、つまり、
配線基板１に対して、柱状電極６を形成し、個々の配線
基板１に切り離すまでの工程〔図１（ａ）〜（ｆ）は、
第１実施例と同様であるので、ここでは、その説明は省
略する。
【００１８】（１）図２（ａ）に示すように、配線基板
１に対して、柱状電極６を形成し、個々の配線基板１に
切り離す。 （２）次に、図２（ｂ）に示すように、素子３上のパッ
ド４には、金バンプ２１が形成されており、この素子３
の金バンプ２１の形成面側を前記外形加工された配線基
板１へ対向させ、柱状電極６と金バンプ２１とを位置合
わせする。
１に対して、柱状電極６を形成し、個々の配線基板１に
切り離す。 （２）次に、図２（ｂ）に示すように、素子３上のパッ
ド４には、金バンプ２１が形成されており、この素子３
の金バンプ２１の形成面側を前記外形加工された配線基
板１へ対向させ、柱状電極６と金バンプ２１とを位置合
わせする。
【００１９】（３）その後、図２（ｃ）に示すように、
例えば、超音波ボンディング装置を用いて、ボンディン
グツール（図示なし）を素子３の裏面側に当て、超音波
を印加することにより、柱状電極６と素子３上のパッド
４とが金バンプ２１を介して電気的に接続され、素子３
の配線基板１への実装が終了する。このように、第２実
施例によれば、柱状電極と素子上のパッドとを超音波ボ
ンディングを用いて金バンプで接続するようにしたの
で、例えば、リフローなどのような高温雰囲気に晒され
ることに不具合のある素子においても、容易に本発明の
素子実装構造が得られ、素子と配線基板との間に生じる
応力について応力緩和構造を有するモジュールを得るこ
とができる。
例えば、超音波ボンディング装置を用いて、ボンディン
グツール（図示なし）を素子３の裏面側に当て、超音波
を印加することにより、柱状電極６と素子３上のパッド
４とが金バンプ２１を介して電気的に接続され、素子３
の配線基板１への実装が終了する。このように、第２実
施例によれば、柱状電極と素子上のパッドとを超音波ボ
ンディングを用いて金バンプで接続するようにしたの
で、例えば、リフローなどのような高温雰囲気に晒され
ることに不具合のある素子においても、容易に本発明の
素子実装構造が得られ、素子と配線基板との間に生じる
応力について応力緩和構造を有するモジュールを得るこ
とができる。
【００２０】第１及び第２実施例では、素子上のパッド
に電気的接続部となるバンプを、予め形成しておく例に
ついて説明したが、これに限定されるものではない。図
３は本発明の第３実施例を示す素子実装構造の要部製造
工程断面図である。この実施例では、素子上のパッドへ
のバンプの形成を必要とせずに、本発明の素子実装構造
を得る方法について説明する。
に電気的接続部となるバンプを、予め形成しておく例に
ついて説明したが、これに限定されるものではない。図
３は本発明の第３実施例を示す素子実装構造の要部製造
工程断面図である。この実施例では、素子上のパッドへ
のバンプの形成を必要とせずに、本発明の素子実装構造
を得る方法について説明する。
【００２１】上記した第１実施例の工程（１）から
（５）まで、つまり、配線基板１に対して、柱状電極用
レジスト１２に柱状電極６を形成するまでの工程〔図１
（ａ）〜（ｅ）〕は、第１実施例と同様であるので、こ
こではその説明は省略する。 （１）上記したように、配線基板１に対して、柱状電極
６をめっき法で形成する。続いて、図３（ａ）に示すよ
うに、その柱状電極６上に接続部３１を、例えば、はん
だ、金などの金属をめっき法で形成する。
（５）まで、つまり、配線基板１に対して、柱状電極用
レジスト１２に柱状電極６を形成するまでの工程〔図１
（ａ）〜（ｅ）〕は、第１実施例と同様であるので、こ
こではその説明は省略する。 （１）上記したように、配線基板１に対して、柱状電極
６をめっき法で形成する。続いて、図３（ａ）に示すよ
うに、その柱状電極６上に接続部３１を、例えば、はん
だ、金などの金属をめっき法で形成する。
【００２２】（２）その後は、第１、第２実施例で示し
たように、素子３を、例えば、リフローや超音波ボンデ
ィングなどにより、図３（ｂ）に示すように、柱状電極
６と素子３上のパッド４とを電気的に接続し、配線基板
１への素子３の実装が終了する。このように、第３実施
例によれば、柱状電極を形成した後に、続いて接続部を
めっき法で得るようにしたので、素子上のパッドに対し
て、予め接続部となるバンプを形成する必要がなくなる
ので、素子へのバンプ形成工程を省略でき、その結果、
素子の歩留まりの向上を図ることができる。
たように、素子３を、例えば、リフローや超音波ボンデ
ィングなどにより、図３（ｂ）に示すように、柱状電極
６と素子３上のパッド４とを電気的に接続し、配線基板
１への素子３の実装が終了する。このように、第３実施
例によれば、柱状電極を形成した後に、続いて接続部を
めっき法で得るようにしたので、素子上のパッドに対し
て、予め接続部となるバンプを形成する必要がなくなる
ので、素子へのバンプ形成工程を省略でき、その結果、
素子の歩留まりの向上を図ることができる。
【００２３】なお、本発明は上記実施例に限定されるも
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
のではなく、本発明の趣旨に基づいて種々の変形が可能
であり、これらを本発明の範囲から排除するものではな
い。
【００２４】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、柱状電極を形成す
ることにより、素子に形成されたパターンと配線基板と
の間に十分な隙間を形成し、接続信頼性の向上を図る。
よれば、以下のような効果を奏することができる。 （１）請求項１記載の発明によれば、柱状電極を形成す
ることにより、素子に形成されたパターンと配線基板と
の間に十分な隙間を形成し、接続信頼性の向上を図る。
【００２５】（２）請求項２記載の発明によれば、前記
フェースダウンボンディングにより実装される素子が弾
性表面波素子であるので、パターンと配線基板との間に
十分な隙間を形成することができ、的確な実装を行うこ
とができる。 （３）請求項３乃至５記載の発明によれば、柱状電極を
めっき法により形成するようにしたので、安価な樹脂基
板による配線基板においても、任意の高さの柱状電極を
容易に形成することができ、素子と配線基板との間に生
じる応力の度合いによって、柱状電極の高さを増減さ
せ、応力緩和構造を有するモジュールを得ることができ
る。
フェースダウンボンディングにより実装される素子が弾
性表面波素子であるので、パターンと配線基板との間に
十分な隙間を形成することができ、的確な実装を行うこ
とができる。 （３）請求項３乃至５記載の発明によれば、柱状電極を
めっき法により形成するようにしたので、安価な樹脂基
板による配線基板においても、任意の高さの柱状電極を
容易に形成することができ、素子と配線基板との間に生
じる応力の度合いによって、柱状電極の高さを増減さ
せ、応力緩和構造を有するモジュールを得ることができ
る。
【００２６】（６）請求項６記載の発明によれば、柱状
電極と素子上のパッドとを超音波ボンディングを用いて
金バンプで接続するようにしたので、例えば、リフロー
などのような高温雰囲気に晒されることに不具合のある
素子においても、容易に本発明の素子実装構造が得ら
れ、素子と配線基板との間に生じる応力について応力緩
和構造を有するモジュールを得ることができる。
電極と素子上のパッドとを超音波ボンディングを用いて
金バンプで接続するようにしたので、例えば、リフロー
などのような高温雰囲気に晒されることに不具合のある
素子においても、容易に本発明の素子実装構造が得ら
れ、素子と配線基板との間に生じる応力について応力緩
和構造を有するモジュールを得ることができる。
【００２７】（７）請求項７記載の発明によれば、柱状
電極を形成した後に、続いて接続部をめっき法で得るよ
うにしたので、素子上のパッドに対して、予め接続部と
なるバンプを形成する必要がなくなるので、素子へのバ
ンプ形成工程を省略でき、その結果、素子の歩留まりの
向上を図ることができる。
電極を形成した後に、続いて接続部をめっき法で得るよ
うにしたので、素子上のパッドに対して、予め接続部と
なるバンプを形成する必要がなくなるので、素子へのバ
ンプ形成工程を省略でき、その結果、素子の歩留まりの
向上を図ることができる。
【図１】本発明の第１実施例を示す素子実装構造の製造
工程断面図である。
工程断面図である。
【図２】本発明の第２実施例を示す素子実装構造の要部
製造工程断面図である。
製造工程断面図である。
【図３】本発明の第３実施例を示す素子実装構造の要部
製造工程断面図である。
製造工程断面図である。
【図４】従来の素子実装構造を示す図（その１）であ
る。
る。
【図５】従来の素子実装構造を示す図（その２）であ
る。
る。
１ 配線基板 ２ 配線パターン ２Ａ 電極 ３ 素子 ４ パッド ５ バンプ ６ 柱状電極 ７ スルーホール ８ 接続用パッド ９ 給電用パターン １０ ドライフィルムレジスト １１ フォトマスク １２ 柱状電極用レジスト ２１ 金バンプ ３１ 接続部（めっき法による）
Claims (7)
- 【請求項１】（ａ）配線基板の電極上に形成される柱状
電極と、（ｂ）該柱状電極上に接続部を介してフェース
ダウンボンディングにより実装される素子とを具備する
ことを特徴とする素子実装構造。 - 【請求項２】 請求項１記載の素子実装構造において、
前記フェースダウンボンディングにより実装される素子
が弾性表面波素子であることを特徴とする素子実装構
造。 - 【請求項３】（ａ）配線基板上の電極に対してめっきレ
ジストを形成する工程と、（ｂ）前記めっきレジストに
開口部を形成する工程と、（ｃ）前記開口部に対してめ
っき法により柱状電極を形成する工程と、（ｄ）前記め
っきレジストを除去する工程と、（ｅ）フェースダウン
ボンディングにより前記柱状電極と素子上のパッドとを
接続させる工程とを施すことを特徴とする素子実装構造
の製造方法。 - 【請求項４】 請求項３記載の素子実装構造の製造方法
において、前記素子上のパッドに設けられたバンプによ
って前記柱状電極と前記素子上のパッドとを電気的に接
続することを特徴とする素子実装構造の製造方法。 - 【請求項５】 請求項４記載の素子実装構造の製造方法
において、前記バンプをリフローによって接続すること
を特徴とする素子実装構造の製造方法。 - 【請求項６】 請求項４記載の素子実装構造の製造方法
において、前記バンプを金バンプとなし、超音波ボンデ
ィングを用いて接続することを特徴とする素子実装構造
の製造方法。 - 【請求項７】 請求項３記載の素子実装構造の製造方法
において、前記柱状電極上にめっき法により形成した接
続部によって前記素子上のパッドと前記柱状電極とを電
気的に接続することを特徴とする素子実装構造の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9301623A JPH11145189A (ja) | 1997-11-04 | 1997-11-04 | 素子実装構造及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9301623A JPH11145189A (ja) | 1997-11-04 | 1997-11-04 | 素子実装構造及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145189A true JPH11145189A (ja) | 1999-05-28 |
Family
ID=17899181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9301623A Withdrawn JPH11145189A (ja) | 1997-11-04 | 1997-11-04 | 素子実装構造及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11145189A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007053395A (ja) * | 2006-10-16 | 2007-03-01 | Oki Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
-
1997
- 1997-11-04 JP JP9301623A patent/JPH11145189A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007053395A (ja) * | 2006-10-16 | 2007-03-01 | Oki Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6081044B2 (ja) | パッケージ基板ユニットの製造方法 | |
| US6774315B1 (en) | Floating interposer | |
| EP0248314A2 (en) | Soldering of electronic components | |
| US6603210B2 (en) | Semiconductor module and producing method therefor | |
| JP2002076055A (ja) | 半導体装置の実装方法および実装構造 | |
| JPH11145336A (ja) | バンプ付電子部品の実装構造および実装方法 | |
| US6763585B2 (en) | Method for producing micro bump | |
| JPH11145189A (ja) | 素子実装構造及びその製造方法 | |
| JP4100685B2 (ja) | 半導体装置 | |
| JP2001267449A (ja) | Ｌｓｉパッケ−ジ及びそれに用いる内部接続工法 | |
| JP2000315706A (ja) | 回路基板の製造方法並びに回路基板 | |
| JPH08111578A (ja) | ボールグリッドアレイパッケージ実装用基板の製造方法 | |
| JPH088293A (ja) | 電子部品の接続構造およびその接続方法 | |
| JP2002289998A (ja) | 回路基板とその製造方法 | |
| JP3552660B2 (ja) | 半導体装置の製造方法 | |
| JPH09129675A (ja) | 素子の実装構造及びその実装方法 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| KR100320447B1 (ko) | 반도체 패키지의 제조방법 | |
| JP3235456B2 (ja) | チップの実装方法 | |
| JPH0831973A (ja) | フリップチップｉｃ実装方法及び半導体装置 | |
| JP3480005B2 (ja) | 半導体装置搭載用基板 | |
| JP3256949B2 (ja) | 半導体搭載用基板及びその製造方法 | |
| JP2501168B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001345592A (ja) | 電子部品及びその製造方法 | |
| JPH06112275A (ja) | 回路部品搭載用端子を備えた回路配線基板の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050104 |