JPH11145437A - Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ - Google Patents
Ｓｏｉウエーハの製造方法およびｓｏｉウエーハInfo
- Publication number
- JPH11145437A JPH11145437A JP32950697A JP32950697A JPH11145437A JP H11145437 A JPH11145437 A JP H11145437A JP 32950697 A JP32950697 A JP 32950697A JP 32950697 A JP32950697 A JP 32950697A JP H11145437 A JPH11145437 A JP H11145437A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- soi
- layer
- thickness
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 単結晶シリコンウエーハと絶縁基板とを結合
する際に、熱膨張係数の差異に起因する熱歪、剥離、ひ
び割れ等が発生せず、また、各種デバイス作製に有用
な、薄くて良好な膜厚均一性を有し、結晶性に優れ、キ
ャリア移動度の高いＳＯＩ層（活性シリコン層）を持つ
ＳＯＩウエーハとその製造方法を提供する。 【解決手段】 下記工程順に多段熱処理、薄膜化処理及
び気相エッチング処理をすることを特徴とするＳＯＩウ
エーハの製造方法。(1) 単結晶Ｓｉウエーハを絶縁基板
上に室温で密着。(2) １００〜３００℃で熱処理して仮
接合。(3) 単結晶Ｓｉ層をアルカリエッチングで１００
〜２５０μｍ厚さにする。(4) ３５０〜５００℃で熱処
理して本接合。(5) 単結晶シリコン層を研削、研磨して
２〜２０μｍ厚さにする。(6) 気相エッチングで単結晶
シリコン層厚さを０．５μｍ以下のＳＯＩ層にする。
(7) ８００℃以上の熱処理を加えて結合強度を高める。
する際に、熱膨張係数の差異に起因する熱歪、剥離、ひ
び割れ等が発生せず、また、各種デバイス作製に有用
な、薄くて良好な膜厚均一性を有し、結晶性に優れ、キ
ャリア移動度の高いＳＯＩ層（活性シリコン層）を持つ
ＳＯＩウエーハとその製造方法を提供する。 【解決手段】 下記工程順に多段熱処理、薄膜化処理及
び気相エッチング処理をすることを特徴とするＳＯＩウ
エーハの製造方法。(1) 単結晶Ｓｉウエーハを絶縁基板
上に室温で密着。(2) １００〜３００℃で熱処理して仮
接合。(3) 単結晶Ｓｉ層をアルカリエッチングで１００
〜２５０μｍ厚さにする。(4) ３５０〜５００℃で熱処
理して本接合。(5) 単結晶シリコン層を研削、研磨して
２〜２０μｍ厚さにする。(6) 気相エッチングで単結晶
シリコン層厚さを０．５μｍ以下のＳＯＩ層にする。
(7) ８００℃以上の熱処理を加えて結合強度を高める。
Description
【０００１】
【発明の属する技術分野】本発明は、ウエーハ結合法に
よるＳＯＩウエーハの製造方法において、特に酸化膜を
介したシリコン基板同士の結合ではなく、絶縁基板とシ
リコン基板を結合して作製するＳＯＩウエーハの製造方
法並びにこの方法で作製されるＳＯＩウエーハに関す
る。
よるＳＯＩウエーハの製造方法において、特に酸化膜を
介したシリコン基板同士の結合ではなく、絶縁基板とシ
リコン基板を結合して作製するＳＯＩウエーハの製造方
法並びにこの方法で作製されるＳＯＩウエーハに関す
る。
【０００２】
【従来の技術】従来、ＳＯＩ構造のウエーハの作製法と
しては、酸素イオンをシリコン単結晶に高濃度で打ち込
んだ後に、高温で熱処理を行い酸化膜を形成するＳＩＭ
ＯＸ（separation by implanted oxygen）法によるもの
と、２枚の鏡面研磨したシリコンウエーハを接着剤を用
いることなく結合し、片方のウエーハを薄膜化する結合
法が注目されている技術である。
しては、酸素イオンをシリコン単結晶に高濃度で打ち込
んだ後に、高温で熱処理を行い酸化膜を形成するＳＩＭ
ＯＸ（separation by implanted oxygen）法によるもの
と、２枚の鏡面研磨したシリコンウエーハを接着剤を用
いることなく結合し、片方のウエーハを薄膜化する結合
法が注目されている技術である。
【０００３】ＳＩＭＯＸ法は、デバイス活性領域となる
ＳＯＩ層の膜厚を、酸素イオン打ち込み時の加速電圧で
決定、制御できるために、薄層でかつ膜厚均一性の高い
ＳＯＩ層を容易に得る事ができる利点があるが、埋め込
み酸化膜の信頼性や、ＳＯＩ層の結晶性、１３００℃以
上の温度での熱処理が必要である等問題が多い。
ＳＯＩ層の膜厚を、酸素イオン打ち込み時の加速電圧で
決定、制御できるために、薄層でかつ膜厚均一性の高い
ＳＯＩ層を容易に得る事ができる利点があるが、埋め込
み酸化膜の信頼性や、ＳＯＩ層の結晶性、１３００℃以
上の温度での熱処理が必要である等問題が多い。
【０００４】また、ウエーハ結合法は、単結晶のシリコ
ン鏡面ウエーハ２枚のうち少なくとも一方に酸化膜を形
成し、接着剤を用いずに貼り合わせ、次いで熱処理（通
常は１０００℃〜１２００℃）を加えることで結合を強
化し、その後片方のウエーハを研削や湿式エッチングに
より薄膜化した後、薄膜の表面を鏡面研磨してＳＯＩ層
を形成するものであるので、埋め込み酸化膜の信頼性が
高くＳＯＩ層の結晶性も良好であるという利点がある
が、機械的な加工により薄膜化しているために、得られ
るＳＯＩ層の膜厚およびその均一性に限界がある。
ン鏡面ウエーハ２枚のうち少なくとも一方に酸化膜を形
成し、接着剤を用いずに貼り合わせ、次いで熱処理（通
常は１０００℃〜１２００℃）を加えることで結合を強
化し、その後片方のウエーハを研削や湿式エッチングに
より薄膜化した後、薄膜の表面を鏡面研磨してＳＯＩ層
を形成するものであるので、埋め込み酸化膜の信頼性が
高くＳＯＩ層の結晶性も良好であるという利点がある
が、機械的な加工により薄膜化しているために、得られ
るＳＯＩ層の膜厚およびその均一性に限界がある。
【０００５】一方、ＳＯＩウエーハは、より高密度化し
た集積回路を形成する上で有利であり、近年、ＨＤテレ
ビ対応のＴＦＴ−ＬＣＤ（Thin Film Transistor-Liqui
d Crystal Display 、薄層トランジスタ液晶ディスプレ
イ）に使用され、超高周波移動電話デバイスにも使われ
はじめている。しかし、従来この種の液晶画面は、ガラ
ス基板上にアモルファスシリコン膜を蒸着等で形成する
か、合成石英基板上に多結晶シリコンの薄膜をＣＶＤ法
等で形成しており、高速化と高精彩化の指標である電子
の移動度は、アモルファスで５０ｃｍ2 ／Ｖ・ｓｅｃ、
多結晶では２００ｃｍ2 ／Ｖ・ｓｅｃが最高値であっ
て、現状では今後の高度化する要求には応じられない。
また、ＴＦＴと同一画面上に駆動回路が形成できないた
め、配線に限界があり、高密度の駆動ができないという
問題がある。
た集積回路を形成する上で有利であり、近年、ＨＤテレ
ビ対応のＴＦＴ−ＬＣＤ（Thin Film Transistor-Liqui
d Crystal Display 、薄層トランジスタ液晶ディスプレ
イ）に使用され、超高周波移動電話デバイスにも使われ
はじめている。しかし、従来この種の液晶画面は、ガラ
ス基板上にアモルファスシリコン膜を蒸着等で形成する
か、合成石英基板上に多結晶シリコンの薄膜をＣＶＤ法
等で形成しており、高速化と高精彩化の指標である電子
の移動度は、アモルファスで５０ｃｍ2 ／Ｖ・ｓｅｃ、
多結晶では２００ｃｍ2 ／Ｖ・ｓｅｃが最高値であっ
て、現状では今後の高度化する要求には応じられない。
また、ＴＦＴと同一画面上に駆動回路が形成できないた
め、配線に限界があり、高密度の駆動ができないという
問題がある。
【０００６】そこで、前記アモルファスシリコン膜や多
結晶シリコン膜ではなく、絶縁基板上に単結晶シリコン
ウエーハを結合したものを用いた場合には、基板が完全
な絶縁体であるからキャリアの移動度が基板に影響され
ず、極めて高くなり、特に高周波で駆動した場合の効果
が著しい。しかも、この場合には、ＴＦＴ領域の周辺に
駆動回路を一体に形成することもでき、前記実装問題も
解決することになる。しかし、ＴＦＴ−ＬＣＤ用の基板
としては、ＳＯＩ層の厚さを例えば０．５μｍ以下程度
に薄くしなければならず、このような厚さまでの薄膜化
のための研削、研磨処理に耐えるように、高温熱処理を
施し、熱膨張係数の異なる合成石英基板とシリコン基板
を強力に接合しなければならない。また、半導体デバイ
ス製造工程で、さらに熱または機械的な応力を受けるの
で、両基板の結合力が十分に高いことが望まれている。
結晶シリコン膜ではなく、絶縁基板上に単結晶シリコン
ウエーハを結合したものを用いた場合には、基板が完全
な絶縁体であるからキャリアの移動度が基板に影響され
ず、極めて高くなり、特に高周波で駆動した場合の効果
が著しい。しかも、この場合には、ＴＦＴ領域の周辺に
駆動回路を一体に形成することもでき、前記実装問題も
解決することになる。しかし、ＴＦＴ−ＬＣＤ用の基板
としては、ＳＯＩ層の厚さを例えば０．５μｍ以下程度
に薄くしなければならず、このような厚さまでの薄膜化
のための研削、研磨処理に耐えるように、高温熱処理を
施し、熱膨張係数の異なる合成石英基板とシリコン基板
を強力に接合しなければならない。また、半導体デバイ
ス製造工程で、さらに熱または機械的な応力を受けるの
で、両基板の結合力が十分に高いことが望まれている。
【０００７】この異種基板の接合には、両者の熱膨張係
数が相違するため、接合するための加熱処理中、あるい
は接合後の冷却中または研削、研磨中に一方のウエーハ
にひびが入ったり剥離が生じて破損することがある。こ
の問題は、上記単結晶シリコンウエーハ／合成石英基板
の場合だけでなく、シリコンウエーハと熱膨張係数が異
なる基板とを接合する場合に、必然的に生じる問題であ
り、半導体デバイスの目的に応じて、上記シリコンウエ
ーハ同志を接合した埋め込み酸化膜の絶縁耐力以上の絶
縁性、透明性等が要望される場合には、単結晶シリコン
ウエーハとＡｌ2 Ｏ3 （サファイヤ）、窒化アルミニウ
ム、炭化けい素、窒化けい素等の絶縁性ウエーハとを直
接結合してＳＯＩ層を形成する場合もあり、その解決が
望まれている。
数が相違するため、接合するための加熱処理中、あるい
は接合後の冷却中または研削、研磨中に一方のウエーハ
にひびが入ったり剥離が生じて破損することがある。こ
の問題は、上記単結晶シリコンウエーハ／合成石英基板
の場合だけでなく、シリコンウエーハと熱膨張係数が異
なる基板とを接合する場合に、必然的に生じる問題であ
り、半導体デバイスの目的に応じて、上記シリコンウエ
ーハ同志を接合した埋め込み酸化膜の絶縁耐力以上の絶
縁性、透明性等が要望される場合には、単結晶シリコン
ウエーハとＡｌ2 Ｏ3 （サファイヤ）、窒化アルミニウ
ム、炭化けい素、窒化けい素等の絶縁性ウエーハとを直
接結合してＳＯＩ層を形成する場合もあり、その解決が
望まれている。
【０００８】
【発明が解決しようとする課題】そこで、本発明はこの
ような問題点に鑑みなされたもので、単結晶シリコンウ
エーハと絶縁基板とを結合する際に、熱膨張係数の差異
に起因する熱歪、剥離、ひび割れ等が発生せず、また、
この方法で作製したＳＯＩ層に各種集積回路やＴＦＴ−
ＬＣＤ等が形成し得るだけの、薄くて良好な膜厚均一性
を有すると共に、結晶性に優れ、キャリア移動度の高い
ＳＯＩ層（活性シリコン層）を持つＳＯＩウエーハとそ
の製造方法を提供することを目的とする。
ような問題点に鑑みなされたもので、単結晶シリコンウ
エーハと絶縁基板とを結合する際に、熱膨張係数の差異
に起因する熱歪、剥離、ひび割れ等が発生せず、また、
この方法で作製したＳＯＩ層に各種集積回路やＴＦＴ−
ＬＣＤ等が形成し得るだけの、薄くて良好な膜厚均一性
を有すると共に、結晶性に優れ、キャリア移動度の高い
ＳＯＩ層（活性シリコン層）を持つＳＯＩウエーハとそ
の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
本発明の請求項１に記載した発明は、単結晶シリコンウ
エーハを絶縁基板に密着させ、シリコン層を研削、研磨
してＳＯＩ層を形成しＳＯＩウエーハを製造する方法に
おいて、下記工程順に多段熱処理、薄膜化処理および気
相エッチング処理をすることを特徴とするＳＯＩウエー
ハの製造方法である。 （１）単結晶シリコンウエーハを絶縁基板上に室温で密
着させる。 （２）１００〜３００℃で熱処理して仮接合させる。 （３）単結晶シリコン層をアルカリエッチングで厚さ１
００〜２５０μｍにする。 （４）３５０〜５００℃で熱処理して本接合させる。 （５）単結晶シリコン層を研削、研磨して２〜２０μｍ
厚さにする。 （６）気相エッチングで単結晶シリコン層の厚さを０．
５μｍ以下のＳＯＩ層にする。 （７）８００℃以上の熱処理を加えて結合強度を高め
る。
本発明の請求項１に記載した発明は、単結晶シリコンウ
エーハを絶縁基板に密着させ、シリコン層を研削、研磨
してＳＯＩ層を形成しＳＯＩウエーハを製造する方法に
おいて、下記工程順に多段熱処理、薄膜化処理および気
相エッチング処理をすることを特徴とするＳＯＩウエー
ハの製造方法である。 （１）単結晶シリコンウエーハを絶縁基板上に室温で密
着させる。 （２）１００〜３００℃で熱処理して仮接合させる。 （３）単結晶シリコン層をアルカリエッチングで厚さ１
００〜２５０μｍにする。 （４）３５０〜５００℃で熱処理して本接合させる。 （５）単結晶シリコン層を研削、研磨して２〜２０μｍ
厚さにする。 （６）気相エッチングで単結晶シリコン層の厚さを０．
５μｍ以下のＳＯＩ層にする。 （７）８００℃以上の熱処理を加えて結合強度を高め
る。
【００１０】このようにして、熱膨張係数の相違する両
基板を、密着した状態で室温から特定の温度域まで昇温
して熱処理を加え、次いで薄膜化する工程を段階的に繰
り返して行けば、熱応力は緩和され、僅かに弾性変形し
た状態で十分に接合するようになる。そして本接合処理
後は、結合力が強化されるので平面研削が可能となり薄
膜化できる。最終的には気相エッチング処理でＳＯＩ層
の厚さを０．５μｍ以下にすることができ、この状態で
高温熱処理をするので、剥離、クラック等の発生を防止
することができると共に、デバイス工程にも耐える結合
強度を確保することができる。また、作製されたＳＯＩ
ウエーハは、膜厚の均一性、ＳＯＩ層の結晶性およびキ
ャリア移動度にも優れたものとなる。
基板を、密着した状態で室温から特定の温度域まで昇温
して熱処理を加え、次いで薄膜化する工程を段階的に繰
り返して行けば、熱応力は緩和され、僅かに弾性変形し
た状態で十分に接合するようになる。そして本接合処理
後は、結合力が強化されるので平面研削が可能となり薄
膜化できる。最終的には気相エッチング処理でＳＯＩ層
の厚さを０．５μｍ以下にすることができ、この状態で
高温熱処理をするので、剥離、クラック等の発生を防止
することができると共に、デバイス工程にも耐える結合
強度を確保することができる。また、作製されたＳＯＩ
ウエーハは、膜厚の均一性、ＳＯＩ層の結晶性およびキ
ャリア移動度にも優れたものとなる。
【００１１】そしてこの場合、請求項２に記載したよう
に、前記製造工程において、工程（７）で得たＳＯＩウ
エーハのＳＯＩ層表面に鏡面研磨を施すことが好まし
い。このように、ＳＯＩ層表面に鏡面研磨を施せば、気
相エッチングで入ったヘイズと呼ばれる表面粗さを除去
することができる。
に、前記製造工程において、工程（７）で得たＳＯＩウ
エーハのＳＯＩ層表面に鏡面研磨を施すことが好まし
い。このように、ＳＯＩ層表面に鏡面研磨を施せば、気
相エッチングで入ったヘイズと呼ばれる表面粗さを除去
することができる。
【００１２】また、請求項３では、前記絶縁基板を、前
記単結晶シリコンウエーハと熱膨張係数を異にする、石
英基板、サファイヤ（アルミナ）基板、ガラス基板、窒
化けい素基板、窒化アルミニウム基板または炭化けい素
基板であることとした。これらの基板は、単結晶シリコ
ンウエーハと熱膨張係数を異にするが、前記接合熱処理
と薄膜化により接合強度は実用強度以上に達し、絶縁耐
力に優れたＳＯＩウエーハを得ることができる。
記単結晶シリコンウエーハと熱膨張係数を異にする、石
英基板、サファイヤ（アルミナ）基板、ガラス基板、窒
化けい素基板、窒化アルミニウム基板または炭化けい素
基板であることとした。これらの基板は、単結晶シリコ
ンウエーハと熱膨張係数を異にするが、前記接合熱処理
と薄膜化により接合強度は実用強度以上に達し、絶縁耐
力に優れたＳＯＩウエーハを得ることができる。
【００１３】さらに、本発明の請求項４に記載した発明
は、前記請求項１ないし請求項３のいずれか１項に記載
した製造方法により作製されたＳＯＩウエーハであり、
このものは絶縁性の高いバルク状絶縁基板上に、極低欠
陥で膜厚均一性の良好な薄膜ＳＯＩ層を有するＳＯＩウ
エーハであり、キャリアの移動度にも優れている。特に
請求項５に記載したように、絶縁基板上に形成された厚
さが０．５μｍ以下で、キャリアの移動度がＮ型で２５
０ｃｍ2 ／Ｖ・ｓｅｃ以上、Ｐ型で１５０ｃｍ2 ／Ｖ・
ｓｅｃ以上のＳＯＩ層を有するＳＯＩウエーハにより、
優れた性能を有する薄膜トランジスタ（ＴＦＴ）が作製
できる。
は、前記請求項１ないし請求項３のいずれか１項に記載
した製造方法により作製されたＳＯＩウエーハであり、
このものは絶縁性の高いバルク状絶縁基板上に、極低欠
陥で膜厚均一性の良好な薄膜ＳＯＩ層を有するＳＯＩウ
エーハであり、キャリアの移動度にも優れている。特に
請求項５に記載したように、絶縁基板上に形成された厚
さが０．５μｍ以下で、キャリアの移動度がＮ型で２５
０ｃｍ2 ／Ｖ・ｓｅｃ以上、Ｐ型で１５０ｃｍ2 ／Ｖ・
ｓｅｃ以上のＳＯＩ層を有するＳＯＩウエーハにより、
優れた性能を有する薄膜トランジスタ（ＴＦＴ）が作製
できる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しながら説明するが、本発明はこれらに限定され
るものではない。ここで、図１は単結晶シリコンウエー
ハと絶縁基板を接合してＳＯＩウエーハを製造する方法
によるＳＯＩウエーハの製造工程の一例を示すフロー図
である。また、図２はＰＡＣＥ法（plasma assisted ch
emical etching）による気相エッチングの概略を示す概
念図で、（ａ）は斜視図、（ｂ）断面図である。
を参照しながら説明するが、本発明はこれらに限定され
るものではない。ここで、図１は単結晶シリコンウエー
ハと絶縁基板を接合してＳＯＩウエーハを製造する方法
によるＳＯＩウエーハの製造工程の一例を示すフロー図
である。また、図２はＰＡＣＥ法（plasma assisted ch
emical etching）による気相エッチングの概略を示す概
念図で、（ａ）は斜視図、（ｂ）断面図である。
【００１５】以下、本発明を１枚のシリコンウエーハと
１枚の絶縁基板としての合成石英ガラス基板を接合する
場合を中心に説明する。図１は多段熱処理、薄膜化処理
および気相エッチング処理と鏡面研磨工程を含むＳＯＩ
ウエーハを製造する方法の工程を示す工程図である。
１枚の絶縁基板としての合成石英ガラス基板を接合する
場合を中心に説明する。図１は多段熱処理、薄膜化処理
および気相エッチング処理と鏡面研磨工程を含むＳＯＩ
ウエーハを製造する方法の工程を示す工程図である。
【００１６】工程１では、１枚の単結晶シリコン鏡面ウ
エーハを１枚の合成石英ガラス基板の上に室温で密着さ
せる。工程２では、密着している両基板を１００〜３０
０℃で熱処理（低温熱処理）して仮接合する。この場
合、合成石英ガラスの熱膨張係数はシリコンのそれに較
べて小さく（Ｓｉ：２．３３×１０-6、石英：０．６×
１０-6）、同じ厚さのシリコンウエーハと貼り合わせて
加熱すると３００℃付近でシリコンウエーハが割れてし
まう。そこでシリコンウエーハの厚さを約３００μｍに
薄くして３００℃で熱処理するか、厚いまま３００℃未
満、例えば約２００℃で熱処理して仮接合してもよい。
尚、熱処理が１００℃未満であると、次工程のアルカリ
エッチングにおける仮接合界面の耐浸食性が不充分であ
る。工程３では、上記低温熱処理により仮接合されたウ
エーハの単結晶シリコン層の厚さをアルカリエッチング
により１００〜２５０μｍにする。このようにウエーハ
が仮接合されていれば、エッチングによりシリコンウエ
ーハを薄膜化することが可能となる。この場合、１００
μｍ未満までエッチングすると、エッチング時間が長く
なるため、ウエーハ周辺部において仮接合界面へのエッ
チング液の浸食量が増え、素子を形成することが可能な
面積が少なくなる。一方、２５０μｍ以上シリコン層を
残すと、次工程の熱処理で割れ易くなる。工程４では、
３５０〜５００℃で熱処理（中温熱処理）して両基板を
本接合させる。このように、工程３でシリコン層が１０
０〜２５０μｍに薄くなっているので、割れを発生させ
ることなく中温熱処理を施すことができ、結合強度を高
めることができる。そして、工程３と工程４を経て、両
基板の結合強度は研削するのに十分なものとなり、その
後の平面研削あるいは鏡面研磨による薄膜化にも耐えら
れる強度となる。
エーハを１枚の合成石英ガラス基板の上に室温で密着さ
せる。工程２では、密着している両基板を１００〜３０
０℃で熱処理（低温熱処理）して仮接合する。この場
合、合成石英ガラスの熱膨張係数はシリコンのそれに較
べて小さく（Ｓｉ：２．３３×１０-6、石英：０．６×
１０-6）、同じ厚さのシリコンウエーハと貼り合わせて
加熱すると３００℃付近でシリコンウエーハが割れてし
まう。そこでシリコンウエーハの厚さを約３００μｍに
薄くして３００℃で熱処理するか、厚いまま３００℃未
満、例えば約２００℃で熱処理して仮接合してもよい。
尚、熱処理が１００℃未満であると、次工程のアルカリ
エッチングにおける仮接合界面の耐浸食性が不充分であ
る。工程３では、上記低温熱処理により仮接合されたウ
エーハの単結晶シリコン層の厚さをアルカリエッチング
により１００〜２５０μｍにする。このようにウエーハ
が仮接合されていれば、エッチングによりシリコンウエ
ーハを薄膜化することが可能となる。この場合、１００
μｍ未満までエッチングすると、エッチング時間が長く
なるため、ウエーハ周辺部において仮接合界面へのエッ
チング液の浸食量が増え、素子を形成することが可能な
面積が少なくなる。一方、２５０μｍ以上シリコン層を
残すと、次工程の熱処理で割れ易くなる。工程４では、
３５０〜５００℃で熱処理（中温熱処理）して両基板を
本接合させる。このように、工程３でシリコン層が１０
０〜２５０μｍに薄くなっているので、割れを発生させ
ることなく中温熱処理を施すことができ、結合強度を高
めることができる。そして、工程３と工程４を経て、両
基板の結合強度は研削するのに十分なものとなり、その
後の平面研削あるいは鏡面研磨による薄膜化にも耐えら
れる強度となる。
【００１７】次に、工程５では、単結晶シリコン層を研
削、研磨して厚さ２〜２０μｍにする。この場合の研削
は、平面研削がよく、研磨は、通常の鏡面研磨ウエーハ
製造工程と同様の鏡面研磨が好ましい。シリコン層を２
０μｍ以上残すと、次工程の気相エッチングが非効率と
なり、また、２μｍ未満にすると、研磨の精度にもよる
が、部分的にシリコン層が無くなってしまう危険がある
からである。そして、工程６は、ＰＡＣＥ法と呼ばれる
気相エッチング処理で、単結晶シリコン層の厚さを０．
５μｍ以下にまで薄膜化すると共に、薄膜の厚さを均一
化してＳＯＩ層に仕上げる工程である。
削、研磨して厚さ２〜２０μｍにする。この場合の研削
は、平面研削がよく、研磨は、通常の鏡面研磨ウエーハ
製造工程と同様の鏡面研磨が好ましい。シリコン層を２
０μｍ以上残すと、次工程の気相エッチングが非効率と
なり、また、２μｍ未満にすると、研磨の精度にもよる
が、部分的にシリコン層が無くなってしまう危険がある
からである。そして、工程６は、ＰＡＣＥ法と呼ばれる
気相エッチング処理で、単結晶シリコン層の厚さを０．
５μｍ以下にまで薄膜化すると共に、薄膜の厚さを均一
化してＳＯＩ層に仕上げる工程である。
【００１８】このＰＡＣＥ法は、いわゆるドライエッチ
法の一つで、図２（ａ）（ｂ）に示すように高周波プラ
ズマ１６を空洞１２内に局在化させて、気相エッチング
を行う方法である。まずＳＯＩウエーハ１１上のＳＯＩ
層の厚さ分布を測定した後、その分布に従って、ＳＯＩ
ウエーハ１１上を膜厚分布に応じて空洞１２の走行速度
を制御することにより、プラズマ１６に暴露される時間
が制御され、その結果表面のエッチング除去量が制御さ
れることによって、ＳＯＩウエーハ上のＳＯＩ層をエッ
チング除去しつつ、厚さを均一化するものである。プラ
ズマ１６は、ＳＯＩウエーハ１１を挟んで上下に配置さ
れた、電極１３、１４に高周波電源１５から高周波を印
加することによって、空洞１２内に局在化して発生させ
る。そして、この空洞がＳＯＩウエーハ１１上を自在に
走行できるようになっている。
法の一つで、図２（ａ）（ｂ）に示すように高周波プラ
ズマ１６を空洞１２内に局在化させて、気相エッチング
を行う方法である。まずＳＯＩウエーハ１１上のＳＯＩ
層の厚さ分布を測定した後、その分布に従って、ＳＯＩ
ウエーハ１１上を膜厚分布に応じて空洞１２の走行速度
を制御することにより、プラズマ１６に暴露される時間
が制御され、その結果表面のエッチング除去量が制御さ
れることによって、ＳＯＩウエーハ上のＳＯＩ層をエッ
チング除去しつつ、厚さを均一化するものである。プラ
ズマ１６は、ＳＯＩウエーハ１１を挟んで上下に配置さ
れた、電極１３、１４に高周波電源１５から高周波を印
加することによって、空洞１２内に局在化して発生させ
る。そして、この空洞がＳＯＩウエーハ１１上を自在に
走行できるようになっている。
【００１９】工程７は、８００℃以上、特には１０００
℃以上の熱処理（高温熱処理）を加えて両基板の接合強
度をさらに増強させることができ、これによってデバイ
ス工程でも使用可能な結合強度を得ることができる。こ
の高温熱処理は、工程６で単結晶シリコン層の厚さを
０．５μｍ以下に薄膜化したことによって処理が可能と
なったもので、シリコン層は合成石英ガラスの収縮に合
せて弾性変形して追随していると考えられ、クラック、
割れ、剥離等の発生は殆どなくなった。また、この０．
５μｍ以下といった薄膜化されたＳＯＩ層に８００℃以
上、特に１０００℃といった高温熱処理を加えることに
よって、用いた単結晶シリコンウエーハ起因の結晶欠陥
を除去することができ、ＳＯＩ層の品質を一層向上せし
めることも可能となった。
℃以上の熱処理（高温熱処理）を加えて両基板の接合強
度をさらに増強させることができ、これによってデバイ
ス工程でも使用可能な結合強度を得ることができる。こ
の高温熱処理は、工程６で単結晶シリコン層の厚さを
０．５μｍ以下に薄膜化したことによって処理が可能と
なったもので、シリコン層は合成石英ガラスの収縮に合
せて弾性変形して追随していると考えられ、クラック、
割れ、剥離等の発生は殆どなくなった。また、この０．
５μｍ以下といった薄膜化されたＳＯＩ層に８００℃以
上、特に１０００℃といった高温熱処理を加えることに
よって、用いた単結晶シリコンウエーハ起因の結晶欠陥
を除去することができ、ＳＯＩ層の品質を一層向上せし
めることも可能となった。
【００２０】工程８は、タッチポリッシュと呼ばれる研
磨代の極めて少ない鏡面研磨の工程であり、工程６の気
相エッチングで入った表面のヘイズと呼ばれる表面粗さ
の除去を目的とするもので、必要に応じて気相エッチン
グされた面を研磨の取り代が５ｎｍ〜１５ｎｍ、好まし
くは１０ｎｍ程度となるように、この鏡面研磨工程を行
うのが望ましい。以上の工程を経て結晶性が高く、薄膜
で膜厚均一性が高く、キャリア移動度の高いＳＯＩ層を
有する高品質のＳＯＩウエーハを製造することができ
る。
磨代の極めて少ない鏡面研磨の工程であり、工程６の気
相エッチングで入った表面のヘイズと呼ばれる表面粗さ
の除去を目的とするもので、必要に応じて気相エッチン
グされた面を研磨の取り代が５ｎｍ〜１５ｎｍ、好まし
くは１０ｎｍ程度となるように、この鏡面研磨工程を行
うのが望ましい。以上の工程を経て結晶性が高く、薄膜
で膜厚均一性が高く、キャリア移動度の高いＳＯＩ層を
有する高品質のＳＯＩウエーハを製造することができ
る。
【００２１】本発明で使用する絶縁基板は、ＳＯＩ層と
なる単結晶シリコンウエーハとは熱膨張係数を異にす
る、石英基板、サファイヤ（アルミナ）基板、ガラス基
板、窒化けい素基板、窒化アルミニウム基板または炭化
けい素基板等から半導体デバイスの目的に応じて選択さ
れる。特にＴＦＴ−ＬＣＤの場合は、透明性を要するの
で石英基板が用いられる。
なる単結晶シリコンウエーハとは熱膨張係数を異にす
る、石英基板、サファイヤ（アルミナ）基板、ガラス基
板、窒化けい素基板、窒化アルミニウム基板または炭化
けい素基板等から半導体デバイスの目的に応じて選択さ
れる。特にＴＦＴ−ＬＣＤの場合は、透明性を要するの
で石英基板が用いられる。
【００２２】上記製造方法で作製されたＳＯＩウエーハ
の内、石英絶縁基板上に形成された厚さが０．５μｍ以
下の単結晶ＳＯＩ層を有するＳＯＩウエーハを使用して
薄膜トランジスタ（ＴＦＴ）を形成した場合、キャリア
の移動度がＮ型で２５０ｃｍ2 ／Ｖ・ｓｅｃ以上、Ｐ型
で１５０ｃｍ2 ／Ｖ・ｓｅｃ以上のものが得られた。こ
れにより今後のＴＦＴ−ＬＣＤの高速化と高精彩化に対
応することが可能となる。さらに、高速のパソコンとも
互換性があり、駆動回路も一体となり、インテリジェン
トな性能が得られる。また、絶縁基板上に形成されたＳ
ＯＩ構造であるため、通常より高周波で使用されても、
信号伝播速度の遅れ等の問題が発生せず、超高周波デバ
イス、例えば、５ＧＨｚを満足することも可能であるの
で超高周波移動電話デバイスとしての用途が開けること
になる。さらに、ＵＬＳＩのデバイスプロセスがそのま
ま利用できる利点もある。
の内、石英絶縁基板上に形成された厚さが０．５μｍ以
下の単結晶ＳＯＩ層を有するＳＯＩウエーハを使用して
薄膜トランジスタ（ＴＦＴ）を形成した場合、キャリア
の移動度がＮ型で２５０ｃｍ2 ／Ｖ・ｓｅｃ以上、Ｐ型
で１５０ｃｍ2 ／Ｖ・ｓｅｃ以上のものが得られた。こ
れにより今後のＴＦＴ−ＬＣＤの高速化と高精彩化に対
応することが可能となる。さらに、高速のパソコンとも
互換性があり、駆動回路も一体となり、インテリジェン
トな性能が得られる。また、絶縁基板上に形成されたＳ
ＯＩ構造であるため、通常より高周波で使用されても、
信号伝播速度の遅れ等の問題が発生せず、超高周波デバ
イス、例えば、５ＧＨｚを満足することも可能であるの
で超高周波移動電話デバイスとしての用途が開けること
になる。さらに、ＵＬＳＩのデバイスプロセスがそのま
ま利用できる利点もある。
【００２３】
【実施例】以下、本発明の実施例を挙げて具体的に説明
するが、本発明はこれらに限定されるものではない。 （実施例）導電型がＰ型で抵抗率が１０Ω・ｃｍ、直径
１００ｍｍ、厚さ３００μｍのシリコン鏡面ウエーハと
直径が１００ｍｍで厚さ５５０μｍの合成石英ガラスを
用い、図１に示した工程に従ってＳＯＩ層の厚さが０．
１μｍで、厚さのバラツキが面内±０．０１μｍ以下の
ＳＯＩウエーハを作製した。別に導電型がＮ型のＳＯＩ
ウエーハ（導電型以外の仕様はＰ型と同じ）も同様にし
て作製した。
するが、本発明はこれらに限定されるものではない。 （実施例）導電型がＰ型で抵抗率が１０Ω・ｃｍ、直径
１００ｍｍ、厚さ３００μｍのシリコン鏡面ウエーハと
直径が１００ｍｍで厚さ５５０μｍの合成石英ガラスを
用い、図１に示した工程に従ってＳＯＩ層の厚さが０．
１μｍで、厚さのバラツキが面内±０．０１μｍ以下の
ＳＯＩウエーハを作製した。別に導電型がＮ型のＳＯＩ
ウエーハ（導電型以外の仕様はＰ型と同じ）も同様にし
て作製した。
【００２４】多段熱処理、薄膜化処理および気相エッチ
ング処理してＳＯＩウエーハを製造する方法における主
な処理条件は次の通りである。 ａ）工程２の仮接合条件：３００℃、１２０分熱処理。 ｂ）工程３のアルカリエッチング：５０％ＫＯＨ水溶
液、単結晶Ｓｉ層厚：１３５μｍ。 ｃ）工程４の本接合条件：４５０℃、１２０分熱処理。 ｄ）工程５の研削、研磨後の単結晶Ｓｉ層厚：３μｍ。 ｅ）工程６の気相エッチング後の単結晶Ｓｉ層厚：０．
１１μｍ。 ｆ）工程７の熱処理条件：１１００℃、１２０分熱処
理。 ｇ）工程８の鏡面研磨後の単結晶Ｓｉ層厚：０．１０μ
ｍ。
ング処理してＳＯＩウエーハを製造する方法における主
な処理条件は次の通りである。 ａ）工程２の仮接合条件：３００℃、１２０分熱処理。 ｂ）工程３のアルカリエッチング：５０％ＫＯＨ水溶
液、単結晶Ｓｉ層厚：１３５μｍ。 ｃ）工程４の本接合条件：４５０℃、１２０分熱処理。 ｄ）工程５の研削、研磨後の単結晶Ｓｉ層厚：３μｍ。 ｅ）工程６の気相エッチング後の単結晶Ｓｉ層厚：０．
１１μｍ。 ｆ）工程７の熱処理条件：１１００℃、１２０分熱処
理。 ｇ）工程８の鏡面研磨後の単結晶Ｓｉ層厚：０．１０μ
ｍ。
【００２５】（ＴＦＴ−ＬＣＤの作製と性能評価）この
ようにして得られた上記２種類のＳＯＱ（Silicone On
Quartz）ウエーハを使用してゲート酸化膜の形成、ソー
ス・ドレイン領域の拡散等を行い、ＴＦＴ−ＬＣＤを作
製し、その性能を評価し、表１に示した。
ようにして得られた上記２種類のＳＯＱ（Silicone On
Quartz）ウエーハを使用してゲート酸化膜の形成、ソー
ス・ドレイン領域の拡散等を行い、ＴＦＴ−ＬＣＤを作
製し、その性能を評価し、表１に示した。
【００２６】
【表１】
【００２７】表１から明らかなように、Ｐ型のキャリア
移動度は、μFE＝２７７ｃｍ2 ／Ｖ・ｓｅｃで、Ｎ型の
キャリア移動度は、μFE＝６００ｃｍ2 ／Ｖ・ｓｅｃと
非常に高い値が得られた。従来、Ｐ型で１００ｃｍ2 ／
Ｖ・ｓｅｃ、Ｎ型で２００ｃｍ2 ／Ｖ・ｓｅｃ程度が実
用レベルでは最高であったことから、格段の進歩を達成
することができた。
移動度は、μFE＝２７７ｃｍ2 ／Ｖ・ｓｅｃで、Ｎ型の
キャリア移動度は、μFE＝６００ｃｍ2 ／Ｖ・ｓｅｃと
非常に高い値が得られた。従来、Ｐ型で１００ｃｍ2 ／
Ｖ・ｓｅｃ、Ｎ型で２００ｃｍ2 ／Ｖ・ｓｅｃ程度が実
用レベルでは最高であったことから、格段の進歩を達成
することができた。
【００２８】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
【００２９】例えば、本発明で結合される絶縁基板とし
ては、前記請求項３に列記されたものに限られるもので
はなく、絶縁基板であり、半導体工程で不純物の問題を
発生させないものであれば、原則としてどのような材質
であってもよい。例えば、他の材質の基板、あるいは前
記列記した基板表面に酸化膜等の絶縁膜を被覆したもの
であってもよい。
ては、前記請求項３に列記されたものに限られるもので
はなく、絶縁基板であり、半導体工程で不純物の問題を
発生させないものであれば、原則としてどのような材質
であってもよい。例えば、他の材質の基板、あるいは前
記列記した基板表面に酸化膜等の絶縁膜を被覆したもの
であってもよい。
【００３０】また、本発明で絶縁基板と結合される単結
晶シリコンウエーハについても、特にその仕様につき限
定されるものではなく、表面の酸化膜についてもその有
無を問わない。なぜならば、絶縁基板との結合であるか
らシリコンウエーハの表面が絶縁性となっていても一向
に構わないし、むしろ、シリコンウエーハ表面に酸化膜
（自然酸化膜、熱酸化膜）を有すると、ＳＯＩ層が結合
界面に存在する不純物（特に雰囲気中のボロン）からの
汚染が防止されるし、絶縁基板との密着性が良くなるこ
ともあるからである。
晶シリコンウエーハについても、特にその仕様につき限
定されるものではなく、表面の酸化膜についてもその有
無を問わない。なぜならば、絶縁基板との結合であるか
らシリコンウエーハの表面が絶縁性となっていても一向
に構わないし、むしろ、シリコンウエーハ表面に酸化膜
（自然酸化膜、熱酸化膜）を有すると、ＳＯＩ層が結合
界面に存在する不純物（特に雰囲気中のボロン）からの
汚染が防止されるし、絶縁基板との密着性が良くなるこ
ともあるからである。
【００３１】
【発明の効果】以上説明したように、本発明によれば、
熱膨張係数の異なる単結晶シリコンウエーハと絶縁基板
を割れ、ひび、剥離等の欠陥なしに接合でき、極薄膜で
膜厚の均一性が良く、極低欠陥で結晶性とキャリア移動
度に優れたＳＯＩ層を有するＳＯＩウエーハを比較的簡
単に低コストで製造することができる。特に、ＳＯＱウ
エーハのキャリア移動度は高く、今後のＴＦＴ−ＬＣＤ
の高速化と高精彩化に寄与すること大である。さらに、
完全なＳＯＩ構造であるため超高周波（５ＧＨｚ）移動
電話デバイス用等として期待されている。
熱膨張係数の異なる単結晶シリコンウエーハと絶縁基板
を割れ、ひび、剥離等の欠陥なしに接合でき、極薄膜で
膜厚の均一性が良く、極低欠陥で結晶性とキャリア移動
度に優れたＳＯＩ層を有するＳＯＩウエーハを比較的簡
単に低コストで製造することができる。特に、ＳＯＱウ
エーハのキャリア移動度は高く、今後のＴＦＴ−ＬＣＤ
の高速化と高精彩化に寄与すること大である。さらに、
完全なＳＯＩ構造であるため超高周波（５ＧＨｚ）移動
電話デバイス用等として期待されている。
【図１】本発明のＳＯＩウエーハの製造工程の一例を示
すフロー図である。
すフロー図である。
【図２】ＰＡＣＥ法による気相エッチングの概略を示す
概念図である。 （ａ）斜視図、（ｂ）断面図。
概念図である。 （ａ）斜視図、（ｂ）断面図。
１…単結晶シリコンウエーハを絶縁基板に密着させる工
程、 ２…熱処理で仮接合する工程、 ３…Ｓｉ層をアルカリエッチングする工程、 ４…熱処理で本接合する工程、 ５…Ｓｉ層を研削、研磨する工程、 ６…ＰＡＣＥ法気相エッチング工程、 ７…熱処理で結合強度を増強する工程、 ８…鏡面研磨工程、 １１…ＳＯＩウエーハ、 １２…空洞、 １３，１４…電極、 １５…高周波電源、 １６…プラズマ。
程、 ２…熱処理で仮接合する工程、 ３…Ｓｉ層をアルカリエッチングする工程、 ４…熱処理で本接合する工程、 ５…Ｓｉ層を研削、研磨する工程、 ６…ＰＡＣＥ法気相エッチング工程、 ７…熱処理で結合強度を増強する工程、 ８…鏡面研磨工程、 １１…ＳＯＩウエーハ、 １２…空洞、 １３，１４…電極、 １５…高周波電源、 １６…プラズマ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 内山 敦雄 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内 (72)発明者 吉沢 克夫 長野県更埴市大字屋代1393番地 長野電子 工業株式会社内
Claims (5)
- 【請求項１】 単結晶シリコンウエーハを絶縁基板に密
着させ、シリコン層を研削、研磨してＳＯＩ層を形成し
ＳＯＩウエーハを製造する方法において、下記工程順に
多段熱処理、薄膜化処理および気相エッチング処理をす
ることを特徴とするＳＯＩウエーハの製造方法。 （１）単結晶シリコンウエーハを絶縁基板上に室温で密
着させる。 （２）１００〜３００℃で熱処理して仮接合させる。 （３）単結晶シリコン層をアルカリエッチングで厚さ１
００〜２５０μｍにする。 （４）３５０〜５００℃で熱処理して本接合させる。 （５）単結晶シリコン層を研削、研磨して２〜２０μｍ
厚さにする。 （６）気相エッチングで単結晶シリコン層の厚さを０．
５μｍ以下のＳＯＩ層にする。 （７）８００℃以上の熱処理を加えて結合強度を高め
る。 - 【請求項２】 前記製造工程において、工程（７）で得
たＳＯＩウエーハのＳＯＩ層表面に鏡面研磨を施すこと
を特徴とする請求項１に記載したＳＯＩウエーハの製造
方法。 - 【請求項３】 前記絶縁基板が、前記単結晶シリコンウ
エーハと熱膨張係数を異にする、石英基板、サファイヤ
（アルミナ）基板、ガラス基板、窒化けい素基板、窒化
アルミニウム基板または炭化けい素基板であることを特
徴とする請求項１または請求項２に記載したＳＯＩウエ
ーハの製造方法。 - 【請求項４】 前記請求項１ないし請求項３のいずれか
１項に記載した製造方法により作製されたことを特徴と
するＳＯＩウエーハ。 - 【請求項５】 絶縁基板上に形成された厚さが０．５μ
ｍ以下のＳＯＩ層を有するＳＯＩウエーハであって、キ
ャリアの移動度がＮ型で２５０ｃｍ2 ／Ｖ・ｓｅｃ以
上、Ｐ型で１５０ｃｍ2 ／Ｖ・ｓｅｃ以上となるもので
あることを特徴とするＳＯＩウエーハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32950697A JPH11145437A (ja) | 1997-11-13 | 1997-11-13 | Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32950697A JPH11145437A (ja) | 1997-11-13 | 1997-11-13 | Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145437A true JPH11145437A (ja) | 1999-05-28 |
Family
ID=18222144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32950697A Pending JPH11145437A (ja) | 1997-11-13 | 1997-11-13 | Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11145437A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000277715A (ja) * | 1999-03-25 | 2000-10-06 | Matsushita Electric Ind Co Ltd | 半導体基板，その製造方法及び半導体装置 |
| JP2006344865A (ja) * | 2005-06-10 | 2006-12-21 | Toyoko Kagaku Co Ltd | Ｓｏｉ基板及び該基板の製造方法 |
| JP2010278339A (ja) * | 2009-05-29 | 2010-12-09 | Shin-Etsu Chemical Co Ltd | 貼り合わせｓｏｉ基板の製造方法 |
| JP2018538684A (ja) * | 2015-11-20 | 2018-12-27 | アールエフエイチアイシー コーポレイション | デバイス処理のための半導体オンダイヤモンドウェハのマウンティング |
-
1997
- 1997-11-13 JP JP32950697A patent/JPH11145437A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000277715A (ja) * | 1999-03-25 | 2000-10-06 | Matsushita Electric Ind Co Ltd | 半導体基板，その製造方法及び半導体装置 |
| JP2006344865A (ja) * | 2005-06-10 | 2006-12-21 | Toyoko Kagaku Co Ltd | Ｓｏｉ基板及び該基板の製造方法 |
| JP2010278339A (ja) * | 2009-05-29 | 2010-12-09 | Shin-Etsu Chemical Co Ltd | 貼り合わせｓｏｉ基板の製造方法 |
| JP2018538684A (ja) * | 2015-11-20 | 2018-12-27 | アールエフエイチアイシー コーポレイション | デバイス処理のための半導体オンダイヤモンドウェハのマウンティング |
| US11404300B2 (en) | 2015-11-20 | 2022-08-02 | Rfhic Corporation | Mounting of semiconductor-on-diamond wafers for device processing |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11145438A (ja) | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ | |
| CN1327505C (zh) | 制造含有粘接到目标基片上的薄层的叠置结构的方法 | |
| US5266824A (en) | SOI semiconductor substrate | |
| US6744116B1 (en) | Thin film using non-thermal techniques | |
| US7790565B2 (en) | Semiconductor on glass insulator made using improved thinning process | |
| US7456080B2 (en) | Semiconductor on glass insulator made using improved ion implantation process | |
| JP3911901B2 (ja) | Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法 | |
| KR101291956B1 (ko) | 증착된 장벽층을 구비한 유리 절연체 상의 반도체 | |
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| JP3900741B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| CN103038863A (zh) | 制备用于结合的表面的氧等离子体转化方法 | |
| WO2007072632A1 (ja) | Ｓｏｉ基板およびｓｏｉ基板の製造方法 | |
| JP2006210898A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ | |
| JP2003224247A (ja) | Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法 | |
| JPH0799295A (ja) | 半導体基体の作成方法及び半導体基体 | |
| JP2961522B2 (ja) | 半導体電子素子用基板およびその製造方法 | |
| JPH0312775B2 (ja) | ||
| JPH0682753B2 (ja) | 半導体装置の製造方法 | |
| JPH11330438A (ja) | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ | |
| JP3262470B2 (ja) | 半導体基板およびその作製方法 | |
| JPH11145437A (ja) | Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ | |
| CN101179054B (zh) | Soq基板及其制造方法 | |
| WO2007074551A1 (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| JPH10223870A (ja) | 半導体装置製造用ウェーハ | |
| JPH0964319A (ja) | Ｓｏｉ基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051114 |
|
| A02 | Decision of refusal |
Effective date: 20060628 Free format text: JAPANESE INTERMEDIATE CODE: A02 |