JPH0818407A - ラッチ回路 - Google Patents
ラッチ回路Info
- Publication number
- JPH0818407A JPH0818407A JP6165904A JP16590494A JPH0818407A JP H0818407 A JPH0818407 A JP H0818407A JP 6165904 A JP6165904 A JP 6165904A JP 16590494 A JP16590494 A JP 16590494A JP H0818407 A JPH0818407 A JP H0818407A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- inverter
- clocked
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 ラッチ回路の出力端子の正転出力／反転出力
を自由に選択することを可能とする。 【構成】 逆並列された一対のクロックドインバータを
備え、これらクロックドインバータの接続点を第１及び
第２の入出力端とするデータ保持部分と、これら第１及
び第２の入出力端に選択的に入力信号を供給するスイッ
チング手段とを備え、各クロックドインバータ及びスイ
ッチング手段に供給するコントロール信号を切り換える
ことによって第１及び第２の入出力端からの出力信号を
正転出力と反転出力とに選択的に入れ替えることができ
る。
を自由に選択することを可能とする。 【構成】 逆並列された一対のクロックドインバータを
備え、これらクロックドインバータの接続点を第１及び
第２の入出力端とするデータ保持部分と、これら第１及
び第２の入出力端に選択的に入力信号を供給するスイッ
チング手段とを備え、各クロックドインバータ及びスイ
ッチング手段に供給するコントロール信号を切り換える
ことによって第１及び第２の入出力端からの出力信号を
正転出力と反転出力とに選択的に入れ替えることができ
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路に関し、
特に入力信号を一時的に保持するためのラッチ回路に関
するものである。
特に入力信号を一時的に保持するためのラッチ回路に関
するものである。
【０００２】
【従来の技術】従来のラッチ回路は、１つの入力に対し
て正転、反転の２つの出力を持っていたが、正転端子に
は常に正転信号が出力され、反転端子には常に反転出力
が出力されるというように出力端子に応じてその出力信
号のタイプが固定されていた。
て正転、反転の２つの出力を持っていたが、正転端子に
は常に正転信号が出力され、反転端子には常に反転出力
が出力されるというように出力端子に応じてその出力信
号のタイプが固定されていた。
【０００３】
【発明が解決しようとする課題】上記したようにラッチ
回路の出力端子からの出力信号のタイプが固定されてい
ると、１つの端子で正転出力及び反転出力を利用したい
場合、外部に切り替え用のスイッチを別途必要としてい
た。
回路の出力端子からの出力信号のタイプが固定されてい
ると、１つの端子で正転出力及び反転出力を利用したい
場合、外部に切り替え用のスイッチを別途必要としてい
た。
【０００４】そこで、本発明は出力端子の正転出力／反
転出力を自由に選択することができるラッチ回路を提供
することを目的とする。
転出力を自由に選択することができるラッチ回路を提供
することを目的とする。
【０００５】
【課題を解決するための手段】本発明は上記目的を達成
するために、逆並列に接続された第１、第２のクロック
ドインバータの入出力端に選択的に入力信号を供給する
スイッチング手段を備え、第１、第２のクロックドイン
バータ及びスイッチング手段に第１、第２のクロック信
号を供給し、前記第１、第２の入出力端に正転出力と反
転出力とを選択的に入れ替えて出力可能とした。
するために、逆並列に接続された第１、第２のクロック
ドインバータの入出力端に選択的に入力信号を供給する
スイッチング手段を備え、第１、第２のクロックドイン
バータ及びスイッチング手段に第１、第２のクロック信
号を供給し、前記第１、第２の入出力端に正転出力と反
転出力とを選択的に入れ替えて出力可能とした。
【０００６】
【作用】このように、前記スイッチング手段によって第
１、第２の入出力端に選択的に入力信号を供給する。ま
た、第１、第２のクロックドインバータは第１、第２の
クロック信号によって一方のクロックドインバータが導
通状態にされるので、第１、第２の入出力端には入力信
号が第１、第２の入出力端のどちらかに入力され、第
１、第２のクロックドインバータのどちらかが導通状態
になっているかによって入力信号の正転出力と、反転出
力を選択的に出力する。
１、第２の入出力端に選択的に入力信号を供給する。ま
た、第１、第２のクロックドインバータは第１、第２の
クロック信号によって一方のクロックドインバータが導
通状態にされるので、第１、第２の入出力端には入力信
号が第１、第２の入出力端のどちらかに入力され、第
１、第２のクロックドインバータのどちらかが導通状態
になっているかによって入力信号の正転出力と、反転出
力を選択的に出力する。
【０００７】
【実施例】以下に図面を参照しつつ本発明の一実施例に
ついて説明する。図１は本発明の一実施例であるラッチ
回路を示す。
ついて説明する。図１は本発明の一実施例であるラッチ
回路を示す。
【０００８】データ入力端子Ｄはクロックドインバータ
１、２の入力端に並列に接続されている。このクロック
ドインバータ１の出力端はインバータ５を介して出力端
子Ｑに接続されると共にクロックドインバータ４及びイ
ンバータ６を介して出力端子ＸＱに接続されている。ま
た、クロックドインバータ２の出力端はインバータ６を
介して出力端子ＸＱに接続されると共にクロックドイン
バータ３及びインバータ５を介して出力端子Ｑに接続さ
れている。ここで、クロックドインバータ１の制御端子
にはコントロール端子ＣＫ１が接続され、このコントロ
ール端子ＣＫ１はインバータ７を介してクロックドイン
バータ３にも接続されている。また、同様にクロックド
インバータ２の制御端子にはコントロール端子ＣＫ２が
接続され、このコントロール端子ＣＫ２はインバータ８
を介してクロックドインバータ４にも接続されている。
１、２の入力端に並列に接続されている。このクロック
ドインバータ１の出力端はインバータ５を介して出力端
子Ｑに接続されると共にクロックドインバータ４及びイ
ンバータ６を介して出力端子ＸＱに接続されている。ま
た、クロックドインバータ２の出力端はインバータ６を
介して出力端子ＸＱに接続されると共にクロックドイン
バータ３及びインバータ５を介して出力端子Ｑに接続さ
れている。ここで、クロックドインバータ１の制御端子
にはコントロール端子ＣＫ１が接続され、このコントロ
ール端子ＣＫ１はインバータ７を介してクロックドイン
バータ３にも接続されている。また、同様にクロックド
インバータ２の制御端子にはコントロール端子ＣＫ２が
接続され、このコントロール端子ＣＫ２はインバータ８
を介してクロックドインバータ４にも接続されている。
【０００９】従って、第１のクロックドインバータとし
てのクロックドインバータ３と第２のクロックドインバ
ータとしてのクロックドインバータ４とが逆並列に接続
され、その接続部分がデータ保持部として機能すると共
にクロックドインバータ１とクロックドインバータ２、
クロックドインバータ３とクロックドインバータ４とが
コントロール端子ＣＫ１及びコントロール端子ＣＫ２か
らの信号により選択的に切り換えられるようになってい
る。
てのクロックドインバータ３と第２のクロックドインバ
ータとしてのクロックドインバータ４とが逆並列に接続
され、その接続部分がデータ保持部として機能すると共
にクロックドインバータ１とクロックドインバータ２、
クロックドインバータ３とクロックドインバータ４とが
コントロール端子ＣＫ１及びコントロール端子ＣＫ２か
らの信号により選択的に切り換えられるようになってい
る。
【００１０】次に本実施例の作動要領について説明す
る。まず、出力Ｑを正転出力とする場合、コントロール
端子ＣＫ２をＬｏに固定する。これでクロックドインバ
ータ２がＯＦＦ、クロックドインバータ４がＯＮの状態
となる。この状態でデータ入力端子Ｄにデータを入力す
ると、コントロール端子ＣＫ１がＨｉの場合、クロック
ドインバータ１がＯＮ、クロックドインバータ３がＯＦ
Ｆの状態となる。するとデータ入力端子Ｄに入力された
データはインバータ１及びインバータ５を通って出力端
子Ｑにその正転信号が出力され、インバータ１、インバ
ータ４及びインバータ６を通って出力端子ＸＱにその反
転信号が出力される。またコントロール端子ＣＫ１がＬ
ｏの場合にはインバータ３、４によってデータがラッチ
されることとなる。
る。まず、出力Ｑを正転出力とする場合、コントロール
端子ＣＫ２をＬｏに固定する。これでクロックドインバ
ータ２がＯＦＦ、クロックドインバータ４がＯＮの状態
となる。この状態でデータ入力端子Ｄにデータを入力す
ると、コントロール端子ＣＫ１がＨｉの場合、クロック
ドインバータ１がＯＮ、クロックドインバータ３がＯＦ
Ｆの状態となる。するとデータ入力端子Ｄに入力された
データはインバータ１及びインバータ５を通って出力端
子Ｑにその正転信号が出力され、インバータ１、インバ
ータ４及びインバータ６を通って出力端子ＸＱにその反
転信号が出力される。またコントロール端子ＣＫ１がＬ
ｏの場合にはインバータ３、４によってデータがラッチ
されることとなる。
【００１１】次に、出力Ｑを反転出力とする場合、コン
トロール端子ＣＫ１をＬｏに固定する。これでクロック
ドインバータ１がＯＦＦ、クロックドインバータ３がＯ
Ｎの状態となる。この状態でデータ入力端子Ｄにデータ
を入力すると、コントロール端子ＣＫ２がＨｉの場合、
クロックドインバータ２がＯＮ、クロックドインバータ
４がＯＦＦの状態となる。するとデータ入力端子Ｄに入
力されたデータはインバータ２及びインバータ６を通っ
て出力端子ＸＱにその正転信号が出力され、インバータ
２、インバータ３及びインバータ５を通って出力端子Ｑ
にその反転信号が出力される。またコントロール端子Ｃ
Ｋ２がＬｏの場合にはインバータ３、４によってデータ
がラッチされることとなる。
トロール端子ＣＫ１をＬｏに固定する。これでクロック
ドインバータ１がＯＦＦ、クロックドインバータ３がＯ
Ｎの状態となる。この状態でデータ入力端子Ｄにデータ
を入力すると、コントロール端子ＣＫ２がＨｉの場合、
クロックドインバータ２がＯＮ、クロックドインバータ
４がＯＦＦの状態となる。するとデータ入力端子Ｄに入
力されたデータはインバータ２及びインバータ６を通っ
て出力端子ＸＱにその正転信号が出力され、インバータ
２、インバータ３及びインバータ５を通って出力端子Ｑ
にその反転信号が出力される。またコントロール端子Ｃ
Ｋ２がＬｏの場合にはインバータ３、４によってデータ
がラッチされることとなる。
【００１２】上記の動作によりラッチの正転出力信号
と、反転出力信号とが入れ替わる。また遅延時間につい
ては、正転信号が出力される場合、ＣＫ２を固定の場合
にはクロックドインバータ１の１つと、インバータ５の
１つであり、ＣＫ１を固定の場合には、クロックドイン
バータ２の１つと、インバータ６の１つとなり共に等し
く遅延する。反転信号が出力される場合については、Ｃ
Ｋ２を固定の場合にはクロックドインバータ１、４の併
せて２つと、インバータ６の１つであり、ＣＫ１を固定
の場合には、クロックドインバータ２、３の併せて２つ
と、インバータ５の１つとなり共に等しく遅延する。
と、反転出力信号とが入れ替わる。また遅延時間につい
ては、正転信号が出力される場合、ＣＫ２を固定の場合
にはクロックドインバータ１の１つと、インバータ５の
１つであり、ＣＫ１を固定の場合には、クロックドイン
バータ２の１つと、インバータ６の１つとなり共に等し
く遅延する。反転信号が出力される場合については、Ｃ
Ｋ２を固定の場合にはクロックドインバータ１、４の併
せて２つと、インバータ６の１つであり、ＣＫ１を固定
の場合には、クロックドインバータ２、３の併せて２つ
と、インバータ５の１つとなり共に等しく遅延する。
【００１３】
【発明の効果】以上説明したように本発明によるラッチ
回路によれば、逆並列された一対のクロックドインバー
タを備え、これらクロックドインバータの接続点を第１
及び第２の入出力端とするデータ保持部分と、これら第
１及び第２の入出力端に選択的に入力信号を供給するス
イッチング手段とを備え、各クロックドインバータ及び
スイッチング手段に供給するコントロール信号を切り換
えることによって第１及び第２の入出力端からの出力信
号を正転出力と反転出力とに選択的に入れ替えることが
可能となる。
回路によれば、逆並列された一対のクロックドインバー
タを備え、これらクロックドインバータの接続点を第１
及び第２の入出力端とするデータ保持部分と、これら第
１及び第２の入出力端に選択的に入力信号を供給するス
イッチング手段とを備え、各クロックドインバータ及び
スイッチング手段に供給するコントロール信号を切り換
えることによって第１及び第２の入出力端からの出力信
号を正転出力と反転出力とに選択的に入れ替えることが
可能となる。
【図１】本発明の一実施例である半導体論理回路（ラッ
チ回路）を示す回路図。
チ回路）を示す回路図。
１〜４ クロックドインバータ ５〜８ インバータ ＣＫ１、ＣＫ２ コントロール端子 Ｄ データ入力端子 Ｑ、ＸＱ 出力端子
Claims (1)
- 【請求項１】 逆並列された第１及び第２のクロック
ドインバータを備え、前記第１及び第２のクロックドイ
ンバータ接続点を第１及び第２の入出力端とするデータ
保持部分と、 前記第１及び第２の入出力端に選択的に入力信号を供給
するスイッチング手段とを備え、 前記第１及び第２のクロックドインバータ及び前記スイ
ッチング手段に選択的に第１及び第２のクロック信号を
供給し、前記第１及び第２の入出力端から出力される信
号を正転出力または反転出力に選択的に入れ替えて出力
することを特徴とするラッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6165904A JPH0818407A (ja) | 1994-06-24 | 1994-06-24 | ラッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6165904A JPH0818407A (ja) | 1994-06-24 | 1994-06-24 | ラッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0818407A true JPH0818407A (ja) | 1996-01-19 |
Family
ID=15821211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6165904A Withdrawn JPH0818407A (ja) | 1994-06-24 | 1994-06-24 | ラッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0818407A (ja) |
-
1994
- 1994-06-24 JP JP6165904A patent/JPH0818407A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6348007A (ja) | フリツプフロツプ | |
| JP3114215B2 (ja) | クロック周波２逓倍器 | |
| TWI282556B (en) | Latch clock generation circuit and serial-parallel conversion circuit | |
| JP2578817B2 (ja) | マイクロプロセツサ | |
| JPH0818407A (ja) | ラッチ回路 | |
| US5574940A (en) | Data processor with quicker latch input timing of valid data | |
| JPH11145788A (ja) | フリップフロップ装置および半導体装置 | |
| JP2932813B2 (ja) | 出力ラッチ回路 | |
| JPH07321609A (ja) | ホールド機能付きｄ型フリップフロップ装置 | |
| JPH06188695A (ja) | 情報保持回路 | |
| JPH0690657B2 (ja) | クロツク切替回路 | |
| JP2776157B2 (ja) | 発振回路 | |
| JPS62260418A (ja) | フリツプフロツプ回路 | |
| JPH0567955A (ja) | 入力回路 | |
| JPS61165900A (ja) | シフトレジスタ用フリップフロップ回路 | |
| JP2693798B2 (ja) | 制御信号発生回路 | |
| JP2001068974A (ja) | ２入力２出力クロックドｃｍｏｓインバータおよびｄフリップフロップ | |
| JPH10276077A (ja) | リセット回路 | |
| JPS63282820A (ja) | クロック信号切換え方式 | |
| JPH02130020A (ja) | 遅延回路 | |
| JPH0514138A (ja) | 仮保持機能付きラツチ回路 | |
| JPH11154848A (ja) | フリップフロップ | |
| JPH02239467A (ja) | 記録密度切替回路 | |
| JPS62266645A (ja) | シリアルインタ−フエ−ス回路 | |
| JPH10135790A (ja) | 自己活性化機能付きフリップフロップ回路及び半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010904 |