JPH11145834A - ディジタル−アナログ変換器の二次元マトリクス構造内部のセル列を選択する方法及び対応の変換器 - Google Patents
ディジタル−アナログ変換器の二次元マトリクス構造内部のセル列を選択する方法及び対応の変換器Info
- Publication number
- JPH11145834A JPH11145834A JP10258305A JP25830598A JPH11145834A JP H11145834 A JPH11145834 A JP H11145834A JP 10258305 A JP10258305 A JP 10258305A JP 25830598 A JP25830598 A JP 25830598A JP H11145834 A JPH11145834 A JP H11145834A
- Authority
- JP
- Japan
- Prior art keywords
- area
- cells
- regions
- cell
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0643—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain
- H03M1/0651—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the spatial domain by selecting the quantisation value generators in a non-sequential order, e.g. symmetrical
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
- H03M1/685—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type the quantisation value generators of both converters being arranged in a common two-dimensional array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 ディジタル−アナログ変換器のセルマトリク
ス構造の内部の電流ソースのセル列を、出力誤差が小さ
くなるように選択する方法を提供する。 【解決手段】 連続するセルのマッピング領域（１、
２、．．．）を選択する際に、矩形、好ましくは正方形
のマトリクス構造の中心（Ｃ）と、中心から対角線（Ｄ
１）の長さの１／４の位置にある対称点（Ｓ）と、構造
の２つの中間垂線のうち１つの中間垂線（Ｍ１）に関す
る対称性を用いる。
ス構造の内部の電流ソースのセル列を、出力誤差が小さ
くなるように選択する方法を提供する。 【解決手段】 連続するセルのマッピング領域（１、
２、．．．）を選択する際に、矩形、好ましくは正方形
のマトリクス構造の中心（Ｃ）と、中心から対角線（Ｄ
１）の長さの１／４の位置にある対称点（Ｓ）と、構造
の２つの中間垂線のうち１つの中間垂線（Ｍ１）に関す
る対称性を用いる。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル−アナ
ログ変換器のセルマトリクス構造内部の電流ソースのセ
ル列を選択する方法に関する。
ログ変換器のセルマトリクス構造内部の電流ソースのセ
ル列を選択する方法に関する。
【０００２】
【従来の技術】例えば、高画質ビデオシステムには、高
速かつ正確なディジタル−アナログ変換器が必要であ
る。
速かつ正確なディジタル−アナログ変換器が必要であ
る。
【０００３】公知のディジタル−アナログ変換器、すな
わち、Ｄ／Ａ変換器は、電流ソース、例えば、ＣＭＯＳ
のソースのセルマトリクスに基づく。通常、各セルは電
流ソースに対応しており、選択的にアドレス指定された
電流ソースのそれぞれの出力の和をとることによってＤ
／Ａ変換器からの最終出力が得られる。オンにする電流
ソースは、入力ディジタル値に基づいて、かつ、Ｄ／Ａ
変換器に高レベルの直線性を付与するために選択した方
法にしたがって選択される。
わち、Ｄ／Ａ変換器は、電流ソース、例えば、ＣＭＯＳ
のソースのセルマトリクスに基づく。通常、各セルは電
流ソースに対応しており、選択的にアドレス指定された
電流ソースのそれぞれの出力の和をとることによってＤ
／Ａ変換器からの最終出力が得られる。オンにする電流
ソースは、入力ディジタル値に基づいて、かつ、Ｄ／Ａ
変換器に高レベルの直線性を付与するために選択した方
法にしたがって選択される。
【０００４】
【発明が解決しようとする課題】例えば、文献「１０−
ｂ ７０−ＭＳ／ｓ ＣＭＯＳＤ／Ａ変換器」、固体回
路のＩＥＥＥジャーナル、ｖｏｌ．２６、Ｎｏ．４、１
９９１年４月、６３７から６４２頁、Ｙａｓｕｙｕｋｉ
ＮＡＫＡＭＵＲＡら（”Ａ １０−ｂ ７０−ＭＳ／
ｓ ＣＭＯＳ Ｄ／Ａ Ｃｏｎｖｅｒｔｅｒ” ｐｕｂ
ｌｉｓｈｅｄ ｉｎ ｔｈｅ ＩＥＥＥ ＪＯＵＲＮＡ
Ｌ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴ
Ｓ， ｖｏｌ． ２６， Ｎｏ． ４， ＡＰＲＩＬ
１９９１，ｐａｇｅｓ ６３７−６４２ ｂｙ Ｙａｓ
ｕｙｕｋｉ ＮＡＫＡＭＵＲＡ ＆ａｌ）に指摘されて
いるように、直線性積分誤差は電流ソースの誤差分布に
よって生じ、このような誤差を低減する方法はいわゆる
「階層対称スイッチング」に基づく。上記文献に記載さ
れているように、傾斜誤差はＤ／Ａ変換器チップのソー
スの給電線に沿った電圧降下によって引き起こされ、対
称誤差はチップ内部の熱分布によって引き起こされる。
ｂ ７０−ＭＳ／ｓ ＣＭＯＳＤ／Ａ変換器」、固体回
路のＩＥＥＥジャーナル、ｖｏｌ．２６、Ｎｏ．４、１
９９１年４月、６３７から６４２頁、Ｙａｓｕｙｕｋｉ
ＮＡＫＡＭＵＲＡら（”Ａ １０−ｂ ７０−ＭＳ／
ｓ ＣＭＯＳ Ｄ／Ａ Ｃｏｎｖｅｒｔｅｒ” ｐｕｂ
ｌｉｓｈｅｄ ｉｎ ｔｈｅ ＩＥＥＥ ＪＯＵＲＮＡ
Ｌ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩＴ
Ｓ， ｖｏｌ． ２６， Ｎｏ． ４， ＡＰＲＩＬ
１９９１，ｐａｇｅｓ ６３７−６４２ ｂｙ Ｙａｓ
ｕｙｕｋｉ ＮＡＫＡＭＵＲＡ ＆ａｌ）に指摘されて
いるように、直線性積分誤差は電流ソースの誤差分布に
よって生じ、このような誤差を低減する方法はいわゆる
「階層対称スイッチング」に基づく。上記文献に記載さ
れているように、傾斜誤差はＤ／Ａ変換器チップのソー
スの給電線に沿った電圧降下によって引き起こされ、対
称誤差はチップ内部の熱分布によって引き起こされる。
【０００５】上記文献において予測される階層対称スイ
ッチングは、出力されるアナログ値にしたがって各行の
ソースを選択するとともに、所与の行の場合はこの所与
の行の中央に関して対称になるようにソースを選択する
ことに基づく。しかしながら、ソースの不整合をマトリ
クスの行について補償する場合、ソースの予測される対
称誤差は列については補償されない。
ッチングは、出力されるアナログ値にしたがって各行の
ソースを選択するとともに、所与の行の場合はこの所与
の行の中央に関して対称になるようにソースを選択する
ことに基づく。しかしながら、ソースの不整合をマトリ
クスの行について補償する場合、ソースの予測される対
称誤差は列については補償されない。
【０００６】階層対称スイッチングを一次元の代わりに
二次元で用いることが予測できるが、それを直接実施す
ると、複雑な経路決定に関する複雑な復号論理回路が必
要となり、その結果、マトリクス領域が大きくなりすぎ
る。さらに、上記の予測されるような一次元の装置の速
度と比べて、変換速度が低下する。
二次元で用いることが予測できるが、それを直接実施す
ると、複雑な経路決定に関する複雑な復号論理回路が必
要となり、その結果、マトリクス領域が大きくなりすぎ
る。さらに、上記の予測されるような一次元の装置の速
度と比べて、変換速度が低下する。
【０００７】
【課題を解決するための手段】本発明の主要な目的は、
可変数のソースを入力ディジタル信号の値に基づいてオ
ンに切り換え、オンに切り換えたソースのそれぞれの出
力の和をとることによって対応するアナログ出力信号を
求め、マトリクス構造が長方形又は好ましくは正方形と
して考えられ、セル用の相隣接する同一のマッピング領
域を含み、前記領域の各々はセルに属し、各セルは同数
の少なくとも１つの電流ソースを含む、ディジタル−ア
ナログ変換器の二次元マトリクス構造内部の電流ソース
のセル列を選択する、方法を提供することである。
可変数のソースを入力ディジタル信号の値に基づいてオ
ンに切り換え、オンに切り換えたソースのそれぞれの出
力の和をとることによって対応するアナログ出力信号を
求め、マトリクス構造が長方形又は好ましくは正方形と
して考えられ、セル用の相隣接する同一のマッピング領
域を含み、前記領域の各々はセルに属し、各セルは同数
の少なくとも１つの電流ソースを含む、ディジタル−ア
ナログ変換器の二次元マトリクス構造内部の電流ソース
のセル列を選択する、方法を提供することである。
【０００８】本発明によると、前記方法は、前記構造の
第１の対角線に沿って相隣接する２つの領域を、それぞ
れ、長方形又は正方形の構造の中心から対角線長の１／
４の位置にある対称点の両側の第１及び第２のセルとし
て選択するとともに、第１の対角線の中心に関して対し
て第１及び第２の領域にそれぞれ対称な１対の領域を第
３及び第４のセルとして選択する第１のステップと、２
本の中間垂線のうち第１の垂線に関して前記第１のステ
ップによって選択した４つの領域から、対称な４つの領
域を次の４つのセルとして選択する第２のステップと、
前記第１の領域と長方形構造の他方の中間垂線との間の
第１の領域帯状部に一列に並んで連続するまだ選択され
ていない領域のうち第１の領域をいわゆる主領域として
選択し、さらに、対称点に関してこの主領域に対称ない
わゆる副領域を選択するとともに、中心に関してこれら
の主領域及び副領域にそれぞれ対称な１対の領域を選択
し、第１の領域に隣接する補助領域を第９のセルとして
選択し、これに対応する副領域を第１０のセルとして選
択し、それらの中心に関して対称な領域を第１１及び第
１２のセルとして選択する第３のステップと、前記第３
のステップによって選択した４つの領域から、第１の中
間垂線に関して対称な４つの領域を次の４つのセルとし
て選択する第４のステップと、既に選択された主領域の
後に、第１の領域帯状部に位置するまだ選択されていな
い連続する各領域に対して、連続する８つのセル毎に、
前記第３及び第４のステップを繰り返す第５のステップ
と、対応するセル列に関して、前記他方の中間垂線及び
対称点を通る平行線によって限定されるゾーン内の第１
の領域帯状部に平行かつ隣接する第２の領域帯状部の各
領域に対して、前記第５のステップを実行する第６のス
テップと、前記ゾーン内に位置し、且つ第１の領域帯状
部に平行な各領域帯状部に対して、一つの領域帯状部か
ら次の領域帯状部まで横方向に交替しながら対応するセ
ル列について前記第６のステップを必要とされる限り繰
り返す第７のステップとを備える。
第１の対角線に沿って相隣接する２つの領域を、それぞ
れ、長方形又は正方形の構造の中心から対角線長の１／
４の位置にある対称点の両側の第１及び第２のセルとし
て選択するとともに、第１の対角線の中心に関して対し
て第１及び第２の領域にそれぞれ対称な１対の領域を第
３及び第４のセルとして選択する第１のステップと、２
本の中間垂線のうち第１の垂線に関して前記第１のステ
ップによって選択した４つの領域から、対称な４つの領
域を次の４つのセルとして選択する第２のステップと、
前記第１の領域と長方形構造の他方の中間垂線との間の
第１の領域帯状部に一列に並んで連続するまだ選択され
ていない領域のうち第１の領域をいわゆる主領域として
選択し、さらに、対称点に関してこの主領域に対称ない
わゆる副領域を選択するとともに、中心に関してこれら
の主領域及び副領域にそれぞれ対称な１対の領域を選択
し、第１の領域に隣接する補助領域を第９のセルとして
選択し、これに対応する副領域を第１０のセルとして選
択し、それらの中心に関して対称な領域を第１１及び第
１２のセルとして選択する第３のステップと、前記第３
のステップによって選択した４つの領域から、第１の中
間垂線に関して対称な４つの領域を次の４つのセルとし
て選択する第４のステップと、既に選択された主領域の
後に、第１の領域帯状部に位置するまだ選択されていな
い連続する各領域に対して、連続する８つのセル毎に、
前記第３及び第４のステップを繰り返す第５のステップ
と、対応するセル列に関して、前記他方の中間垂線及び
対称点を通る平行線によって限定されるゾーン内の第１
の領域帯状部に平行かつ隣接する第２の領域帯状部の各
領域に対して、前記第５のステップを実行する第６のス
テップと、前記ゾーン内に位置し、且つ第１の領域帯状
部に平行な各領域帯状部に対して、一つの領域帯状部か
ら次の領域帯状部まで横方向に交替しながら対応するセ
ル列について前記第６のステップを必要とされる限り繰
り返す第７のステップとを備える。
【０００９】本発明の別の目的は、電流ソースのセルの
二次元マトリクス構造を含むディジタル−アナログ変換
器において、セルの中で分散する可変数の電流ソースを
入力ディジタル信号の値に基づいてオンに切り換え、オ
ンに切り換えた電流ソースのそれぞれの出力の和をとる
ことによって対応するアナログ出力信号を求めるディジ
タル−アナログ変換器を提供することである。本発明に
よると、前記変換器は、上記の方法によって分散したそ
れぞれの領域を有するセルのマトリクス構造との列／行
制御リンクに接続する列／行復号手段を備える。
二次元マトリクス構造を含むディジタル−アナログ変換
器において、セルの中で分散する可変数の電流ソースを
入力ディジタル信号の値に基づいてオンに切り換え、オ
ンに切り換えた電流ソースのそれぞれの出力の和をとる
ことによって対応するアナログ出力信号を求めるディジ
タル−アナログ変換器を提供することである。本発明に
よると、前記変換器は、上記の方法によって分散したそ
れぞれの領域を有するセルのマトリクス構造との列／行
制御リンクに接続する列／行復号手段を備える。
【００１０】本発明の別の特徴によると、変換器は、そ
れぞれ唯一のソースを有するセルの二次元マトリクス構
造を備える。該変換器は、各列（又は行）毎に一方の次
元に従ったセルの制御リンクと、各行（又は列）毎にマ
トリクス構造の他方の次元に従った４つの制御リンクと
を備える。
れぞれ唯一のソースを有するセルの二次元マトリクス構
造を備える。該変換器は、各列（又は行）毎に一方の次
元に従ったセルの制御リンクと、各行（又は列）毎にマ
トリクス構造の他方の次元に従った４つの制御リンクと
を備える。
【００１１】本発明のこれらの目的及び他の目的、利点
及び特徴は、本発明の特定の実施の形態を示す添付図面
とともに以下の実施の形態の説明から明らかであろう。
及び特徴は、本発明の特定の実施の形態を示す添付図面
とともに以下の実施の形態の説明から明らかであろう。
【００１２】
【発明の実施の形態】図１は、ディジタル−アナログ変
換器の二次元マトリクス構造に用いるセルの一例を示
す。
換器の二次元マトリクス構造に用いるセルの一例を示
す。
【００１３】電流ソースを１つしか有さないセルの公知
の配置によると、スイッチ素子はこの電流ソースに接続
されるが、セルが異なる数のソースを用いることも予想
され、このことを考慮に入れる必要がある。図１に示さ
れるスイッチ素子は並列接続された２つの左右対称のト
ランジスタ０１及び０２を備え、電流ソースは第３のト
ランジスタ０３を備える。トランジスタ０１及び０２の
ソースはトランジスタ０３のドレインに接続され、トラ
ンジスタ０３はマトリクス成分の基板接地リンクＶＳＳ
に接続されたドレインを有する。トランジスタ０１及び
０２のドレインは、それぞれ、出力端子ＯＵＴＮ及びＯ
ＵＴＰに接続されている。相補的な制御信号ＣＳ及びＣ
Ｓをトランジスタ０１及び０２のゲートに送り、バイア
ス電圧ＢＶをトランジスタ０３のゲートに印加する。バ
イアス電圧ＢＶはマトリクス構造のすべてのセルに共通
であり、このトランジスタが属するセルのトランジスタ
０３によって供給された電流の値を制御する。制御信号
ＣＳ及びＣＳは双安定トリガ０４によって供給され、双
安定トリガ０４は、セルデコーダ０５の出力に接続され
たデータ入力Ｄと、変換器のすべてのセルに共通のクロ
ック信号ＣＬＫを受信するクロック入力Ｃとを有する。
セルデコーダ０５はマトリクスアドレス指定論理から行
／列制御を受け、必要時に電流ソースをオンに切り換え
る。既に知られているように、ディジタル信号を受信す
ると、マトリクスアドレス指定論理はこのような信号を
行／列制御で変換し、受信信号のディジタル値にしたが
って多くの電流ソースをオンに切り換える。すべてのソ
ース出力端子ＯＵＴＮ及びすべてのソース出力端子ＯＵ
ＴＰはそれぞれまとめて接続されているので、変換器の
出力端子ＯＵＴＮで、次にオンに切り換えられたすべて
のソースの出力端子ＯＵＴＮが供給した電流の総和であ
るアナログ信号が供給される。同様に、変換器の出力端
子ＯＵＴＰにも、次にオンに切り換えられたすべてのソ
ースの出力端子ＯＵＴＰが供給した電流の総和であるア
ナログ信号がある。
の配置によると、スイッチ素子はこの電流ソースに接続
されるが、セルが異なる数のソースを用いることも予想
され、このことを考慮に入れる必要がある。図１に示さ
れるスイッチ素子は並列接続された２つの左右対称のト
ランジスタ０１及び０２を備え、電流ソースは第３のト
ランジスタ０３を備える。トランジスタ０１及び０２の
ソースはトランジスタ０３のドレインに接続され、トラ
ンジスタ０３はマトリクス成分の基板接地リンクＶＳＳ
に接続されたドレインを有する。トランジスタ０１及び
０２のドレインは、それぞれ、出力端子ＯＵＴＮ及びＯ
ＵＴＰに接続されている。相補的な制御信号ＣＳ及びＣ
Ｓをトランジスタ０１及び０２のゲートに送り、バイア
ス電圧ＢＶをトランジスタ０３のゲートに印加する。バ
イアス電圧ＢＶはマトリクス構造のすべてのセルに共通
であり、このトランジスタが属するセルのトランジスタ
０３によって供給された電流の値を制御する。制御信号
ＣＳ及びＣＳは双安定トリガ０４によって供給され、双
安定トリガ０４は、セルデコーダ０５の出力に接続され
たデータ入力Ｄと、変換器のすべてのセルに共通のクロ
ック信号ＣＬＫを受信するクロック入力Ｃとを有する。
セルデコーダ０５はマトリクスアドレス指定論理から行
／列制御を受け、必要時に電流ソースをオンに切り換え
る。既に知られているように、ディジタル信号を受信す
ると、マトリクスアドレス指定論理はこのような信号を
行／列制御で変換し、受信信号のディジタル値にしたが
って多くの電流ソースをオンに切り換える。すべてのソ
ース出力端子ＯＵＴＮ及びすべてのソース出力端子ＯＵ
ＴＰはそれぞれまとめて接続されているので、変換器の
出力端子ＯＵＴＮで、次にオンに切り換えられたすべて
のソースの出力端子ＯＵＴＮが供給した電流の総和であ
るアナログ信号が供給される。同様に、変換器の出力端
子ＯＵＴＰにも、次にオンに切り換えられたすべてのソ
ースの出力端子ＯＵＴＰが供給した電流の総和であるア
ナログ信号がある。
【００１４】上記したように、不整合ソースから生じる
傾斜誤差及び対称誤差は、マトリクス構造の一方の次元
に基づくソースの階層対称配置を用いて解消される。し
かし、マトリクスの他方の次元では、傾斜誤差及び対称
誤差はそのまま残っている。
傾斜誤差及び対称誤差は、マトリクス構造の一方の次元
に基づくソースの階層対称配置を用いて解消される。し
かし、マトリクスの他方の次元では、傾斜誤差及び対称
誤差はそのまま残っている。
【００１５】図２は、このような欠点を解消する二次元
マトリクス構造内部のセル列の選択方法を示す。二次元
マトリクス構造は、所定の数のセルによって分割される
矩形、好ましくは正方形と少なくとも同等のものと考え
られる。この所定の数は、ここに提案するように１つの
セルにソースが１つある場合、変換器の最大ディジタル
値に相当する総和電流の最大値を得るのに必要であると
考えられるソースの数に関連する。
マトリクス構造内部のセル列の選択方法を示す。二次元
マトリクス構造は、所定の数のセルによって分割される
矩形、好ましくは正方形と少なくとも同等のものと考え
られる。この所定の数は、ここに提案するように１つの
セルにソースが１つある場合、変換器の最大ディジタル
値に相当する総和電流の最大値を得るのに必要であると
考えられるソースの数に関連する。
【００１６】マッピング領域は二次元マトリクス構造の
各セルに対応し、これらのマッピング領域は同一であり
近接して配置されることが好ましい。各領域はマトリク
ス構造の決められた行及び決められた列に対応する。例
えば長方形のような他の形状も考えられることは知られ
ているが、ここでは、領域は同一の正方形に相当するこ
とにする。一例として、図２に示される１つのソースの
セルと同じ数の２５５個の領域がある。
各セルに対応し、これらのマッピング領域は同一であり
近接して配置されることが好ましい。各領域はマトリク
ス構造の決められた行及び決められた列に対応する。例
えば長方形のような他の形状も考えられることは知られ
ているが、ここでは、領域は同一の正方形に相当するこ
とにする。一例として、図２に示される１つのソースの
セルと同じ数の２５５個の領域がある。
【００１７】偶数行の領域及び偶数列の領域は対称規則
を適用できるＣのような構造中心を与えるので、このよ
うな領域をマトリクス構造で選択するのが好ましい。
を適用できるＣのような構造中心を与えるので、このよ
うな領域をマトリクス構造で選択するのが好ましい。
【００１８】構造の各辺に対する２本の中間垂線、例え
ば、図２のＭ１及びＭ２によってマトリクス構造を分割
して、同じ大きさの部分を４つ得る。各部分は構造の中
心Ｃに対してもう一方の部分と対称であり、２本の中間
垂線Ｍ１及びＭ２の各々に対してもう一方の部分と対称
である。また、各部分において偶数列及び偶数行の領域
を選択するのが好ましく、特に、図２のように列数及び
行数が同数であるのが好ましいが、このような選択は強
制的なものではない。
ば、図２のＭ１及びＭ２によってマトリクス構造を分割
して、同じ大きさの部分を４つ得る。各部分は構造の中
心Ｃに対してもう一方の部分と対称であり、２本の中間
垂線Ｍ１及びＭ２の各々に対してもう一方の部分と対称
である。また、各部分において偶数列及び偶数行の領域
を選択するのが好ましく、特に、図２のように列数及び
行数が同数であるのが好ましいが、このような選択は強
制的なものではない。
【００１９】第１の選択ステップによると、構造の第１
及び第２のセルについて、中心Ｃから対角線長の１／４
の位置にある対称点Ｓの両側に構造の第１の対角線Ｄ１
に沿って位置する２つの相隣接する領域をマッピング領
域１、２として選択する、このような選択は、１つのセ
ルにソースが１つしかない場合、ソースの切り換えを制
御する順番に関係することが知られている。
及び第２のセルについて、中心Ｃから対角線長の１／４
の位置にある対称点Ｓの両側に構造の第１の対角線Ｄ１
に沿って位置する２つの相隣接する領域をマッピング領
域１、２として選択する、このような選択は、１つのセ
ルにソースが１つしかない場合、ソースの切り換えを制
御する順番に関係することが知られている。
【００２０】したがって、図２のように、第１の領域１
は、例えば、第２のセル、次のセル及びこれらのセルの
それぞれのソースについて少なくとも１つのソースをオ
ンに切り換える必要があるときに直ちにオンに切り換え
られる第１のソースのセルに対応する。
は、例えば、第２のセル、次のセル及びこれらのセルの
それぞれのソースについて少なくとも１つのソースをオ
ンに切り換える必要があるときに直ちにオンに切り換え
られる第１のソースのセルに対応する。
【００２１】対称点Ｓに対するそれぞれの位置により、
領域１及び２はともに中間垂線Ｍ１及びＭ２によって形
成された４つの部分のうち同一の部分に位置し、領域１
は、例えば、中心Ｃとしての対称点Ｓの同じ側に位置す
る。変形例として、領域１をこの対称点Ｓの他方の側に
選択することもできる。
領域１及び２はともに中間垂線Ｍ１及びＭ２によって形
成された４つの部分のうち同一の部分に位置し、領域１
は、例えば、中心Ｃとしての対称点Ｓの同じ側に位置す
る。変形例として、領域１をこの対称点Ｓの他方の側に
選択することもできる。
【００２２】また、中心Ｃに関して第１及び第２の領域
１、２に対称な１対の領域３及び４を構造の第３及び第
４のセルのマッピング領域として選択する。その結果、
これらの連続する４つの領域１から４、及びそれらの対
応のセルは、他の３つと同じ行又は同じ列には存在しな
い。
１、２に対称な１対の領域３及び４を構造の第３及び第
４のセルのマッピング領域として選択する。その結果、
これらの連続する４つの領域１から４、及びそれらの対
応のセルは、他の３つと同じ行又は同じ列には存在しな
い。
【００２３】これらの４つのセルは、２つの部分毎に対
にされグループ化された領域を有するので、他の２つの
部分の次の４つのセルについても同様に領域が配置され
る。
にされグループ化された領域を有するので、他の２つの
部分の次の４つのセルについても同様に領域が配置され
る。
【００２４】第２のステップによると、マトリクス構造
の２つの中間垂線の１つについて上記第１のステップに
よって選択した４つの領域１、２、３、４に対称な４つ
の領域５、６、７、８を次の４つのセルとして選択す
る。この場合、選択された中間垂線は図２のＭ１であ
る。次に、第３のステップを用いて、選択された第１の
領域と中間垂線、この場合、中間垂線Ｍ２との間の第１
の領域帯状部に一列に並んだ連続するまだ選択されてい
ない領域のうち第１の領域を次のセルの領域として選択
する。例えば、領域９を第９の領域として選択し、ま
た、領域帯状部の領域１に隣接する領域９は領域１７及
び２５を含む。ここで、このような領域を主領域と呼
び、この領域を用いて、さらに、いわゆる副領域を次の
セルとして選択する。この副領域は対称点Ｓに対して上
記主領域と対称になるように選択される。したがって、
領域１０は副領域に相当し、領域１０を第１０のセルと
して選択する。さらに、中心Ｃに対して主領域及びそれ
に対応する副領域に対称な１対の領域を２つの連続する
次のセルとして選択し、その結果、領域１１及び１２を
第１１及び第１２のセルとして選択する。
の２つの中間垂線の１つについて上記第１のステップに
よって選択した４つの領域１、２、３、４に対称な４つ
の領域５、６、７、８を次の４つのセルとして選択す
る。この場合、選択された中間垂線は図２のＭ１であ
る。次に、第３のステップを用いて、選択された第１の
領域と中間垂線、この場合、中間垂線Ｍ２との間の第１
の領域帯状部に一列に並んだ連続するまだ選択されてい
ない領域のうち第１の領域を次のセルの領域として選択
する。例えば、領域９を第９の領域として選択し、ま
た、領域帯状部の領域１に隣接する領域９は領域１７及
び２５を含む。ここで、このような領域を主領域と呼
び、この領域を用いて、さらに、いわゆる副領域を次の
セルとして選択する。この副領域は対称点Ｓに対して上
記主領域と対称になるように選択される。したがって、
領域１０は副領域に相当し、領域１０を第１０のセルと
して選択する。さらに、中心Ｃに対して主領域及びそれ
に対応する副領域に対称な１対の領域を２つの連続する
次のセルとして選択し、その結果、領域１１及び１２を
第１１及び第１２のセルとして選択する。
【００２５】第４のステップによると、第１の中間垂線
Ｍ１に関する対称性によって、上記第３のステップによ
って選択した４つのセルから、次の４つの領域を４つの
連続する次のセルとして提供する。したがって、中間垂
線Ｍ１に対して領域９から１２に対称な領域１３から１
６を第１３から第１６のセルとして選択する。
Ｍ１に関する対称性によって、上記第３のステップによ
って選択した４つのセルから、次の４つの領域を４つの
連続する次のセルとして提供する。したがって、中間垂
線Ｍ１に対して領域９から１２に対称な領域１３から１
６を第１３から第１６のセルとして選択する。
【００２６】第３のステップを繰り返して、領域９に対
して領域１の他方の側の上記第１の領域帯状部の領域９
に隣接する領域１７を選択する。この領域１７を第１７
のセルとして選択し、新しい主領域として選択する。
して領域１の他方の側の上記第１の領域帯状部の領域９
に隣接する領域１７を選択する。この領域１７を第１７
のセルとして選択し、新しい主領域として選択する。
【００２７】第４のステップを繰り返して、対応するセ
ルとして主領域９から領域１０から１６を選択するのと
同様に、連続する次のセルとして主領域１７から次の７
つの領域１８から２４を選択する。
ルとして主領域９から領域１０から１６を選択するのと
同様に、連続する次のセルとして主領域１７から次の７
つの領域１８から２４を選択する。
【００２８】第１の領域帯状部に位置するまだ選択され
ていない領域の連続する各領域に対して、このような第
３及び第４のステップの繰り返しを第５のステップとし
て続け、図２の領域２５を選択する。
ていない領域の連続する各領域に対して、このような第
３及び第４のステップの繰り返しを第５のステップとし
て続け、図２の領域２５を選択する。
【００２９】第１のセル帯状部のすべての領域が、これ
らから得られる領域と共に選択されると直ちに、第１の
領域帯状部の領域から提供されたのと同様の第６の選択
ステップを第２の領域帯状部に用いる。それは第２の中
間垂線（Ｍ２）と対称点（Ｓ）を通る平行線（Ｐ１）に
よって限定されるゾーンに含まれる。
らから得られる領域と共に選択されると直ちに、第１の
領域帯状部の領域から提供されたのと同様の第６の選択
ステップを第２の領域帯状部に用いる。それは第２の中
間垂線（Ｍ２）と対称点（Ｓ）を通る平行線（Ｐ１）に
よって限定されるゾーンに含まれる。
【００３０】図２において、この第２の領域帯状部は第
１の領域帯状部に隣接するとともに平行である。また、
第２の領域帯状部は中心Ｃに対して第１の領域帯状部の
他方側に位置する。第２の領域帯状部は領域３３、４
１、４９、５７から構成され、これらの領域は領域１
７、２５と同様に選択され、同様に主領域として用いら
れる。
１の領域帯状部に隣接するとともに平行である。また、
第２の領域帯状部は中心Ｃに対して第１の領域帯状部の
他方側に位置する。第２の領域帯状部は領域３３、４
１、４９、５７から構成され、これらの領域は領域１
７、２５と同様に選択され、同様に主領域として用いら
れる。
【００３１】第２の領域帯状部のすべての領域を、これ
らから得られる領域と共に選択すると直ちに、前のステ
ップを繰り返す第７のステップを、第２の中間垂線（Ｍ
２）、平行線（Ｐ１）、中間垂線Ｍ１及び対称点Ｓに関
し中間垂線Ｍ１と同じ側の構造の縁部によって限定され
るゾーンの第１の領域帯状部に平行に位置するすべての
領域帯状部に用いる。このステップは、まだ選択されて
いない領域があるゾーンに領域帯状部が残っている限り
行われる。
らから得られる領域と共に選択すると直ちに、前のステ
ップを繰り返す第７のステップを、第２の中間垂線（Ｍ
２）、平行線（Ｐ１）、中間垂線Ｍ１及び対称点Ｓに関
し中間垂線Ｍ１と同じ側の構造の縁部によって限定され
るゾーンの第１の領域帯状部に平行に位置するすべての
領域帯状部に用いる。このステップは、まだ選択されて
いない領域があるゾーンに領域帯状部が残っている限り
行われる。
【００３２】第７のステップによると、第１の領域帯状
部について、ある領域帯状部から次の領域帯状部まで横
方向の交替を行う。したがって、領域６５を含む領域帯
状部は、中心Ｃ側の領域１、９、１７、２５を含む第１
の領域帯状部に平行かつ隣接するように選択される。領
域９７を含む次の領域帯状部は、いわゆる第２の領域帯
状部に平行かつ隣接する第１の領域帯状部の他方の側に
選択される。
部について、ある領域帯状部から次の領域帯状部まで横
方向の交替を行う。したがって、領域６５を含む領域帯
状部は、中心Ｃ側の領域１、９、１７、２５を含む第１
の領域帯状部に平行かつ隣接するように選択される。領
域９７を含む次の領域帯状部は、いわゆる第２の領域帯
状部に平行かつ隣接する第１の領域帯状部の他方の側に
選択される。
【００３３】横方向の交替、即ち選択側の交替は、第２
の領域帯状部に対して、構造の第１の領域帯状部の内側
で別の方法で開始することが可能であり、上記のように
さらに横方向の交替を行う。同様に、領域１及び２を中
心Ｃに関して対称点Ｓの他方の側で領域１で反転させ、
構造の各対の２つの領域を反転させることが可能であ
る。
の領域帯状部に対して、構造の第１の領域帯状部の内側
で別の方法で開始することが可能であり、上記のように
さらに横方向の交替を行う。同様に、領域１及び２を中
心Ｃに関して対称点Ｓの他方の側で領域１で反転させ、
構造の各対の２つの領域を反転させることが可能であ
る。
【００３４】また、図２は、各行及び各列毎の制御入力
に関連するマトリクス構造の外側の行及び列の分布を示
す。
に関連するマトリクス構造の外側の行及び列の分布を示
す。
【００３５】領域帯状部の位置決めに関連するマッピン
グ領域又はセルの分布により、それぞれ領域１及び２を
含む２つの行は対称点Ｓの両側で対称点Ｓに隣接すると
ともに中間垂線Ｍ１に対して平行である。また、それぞ
れ領域１及び２を含む２つの列は対称点Ｓの両側で対称
点Ｓに隣接するとともに中間垂線Ｍ２に対して平行であ
る。図２で符号３、４が付され、それぞれ領域３及び４
を含む行は、それぞれ、中間垂線Ｍ１に対して領域１及
び２を含む行１及び２に対称である。領域３、４を含む
列３、４及び中間垂線Ｍ２に対して領域１、２を含む列
１、２についても、同様のことが生じる。
グ領域又はセルの分布により、それぞれ領域１及び２を
含む２つの行は対称点Ｓの両側で対称点Ｓに隣接すると
ともに中間垂線Ｍ１に対して平行である。また、それぞ
れ領域１及び２を含む２つの列は対称点Ｓの両側で対称
点Ｓに隣接するとともに中間垂線Ｍ２に対して平行であ
る。図２で符号３、４が付され、それぞれ領域３及び４
を含む行は、それぞれ、中間垂線Ｍ１に対して領域１及
び２を含む行１及び２に対称である。領域３、４を含む
列３、４及び中間垂線Ｍ２に対して領域１、２を含む列
１、２についても、同様のことが生じる。
【００３６】領域帯状部を考慮すると、第１及び第２の
領域帯状部は、それぞれ、行１、２に相当し、行５、
６、９、１０、１３、１４は、それぞれ、マトリクス構
造の対称点Ｓを含む部分の第１の領域帯状部に対して横
方向の交替を行って得た交替領域帯状部に対応すること
が分かる。
領域帯状部は、それぞれ、行１、２に相当し、行５、
６、９、１０、１３、１４は、それぞれ、マトリクス構
造の対称点Ｓを含む部分の第１の領域帯状部に対して横
方向の交替を行って得た交替領域帯状部に対応すること
が分かる。
【００３７】行３、４、７、８、１１、１２、１５、１
６の順番は、図２の行１、２、５、６、９、１０、１
３、１４の順番から中間垂線Ｍ１に関する対称性によっ
て得られる。列１から１６も同様に配置される。
６の順番は、図２の行１、２、５、６、９、１０、１
３、１４の順番から中間垂線Ｍ１に関する対称性によっ
て得られる。列１から１６も同様に配置される。
【００３８】マッピング配置の対称性によって、連続す
るセルは４つの連続するセルからなるグループに分散さ
れ、グループの４つのセルは、それぞれ、他の３つのセ
ルに対応する３つの領域に対して異なる行及び異なる列
に位置する領域を有する。
るセルは４つの連続するセルからなるグループに分散さ
れ、グループの４つのセルは、それぞれ、他の３つのセ
ルに対応する３つの領域に対して異なる行及び異なる列
に位置する領域を有する。
【００３９】マトリクス構造に含まれるセルは、行デコ
ーダ及び列デコーダの制御によって切り換えられる。
ーダ及び列デコーダの制御によって切り換えられる。
【００４０】本発明によると、マトリクス構造の各行毎
に１つの制御リンクが設けられ、各列毎に４つの制御リ
ンクが設けられ、行は４行ずつ作動されるので、非常に
簡単な行デコーダを必要とする。
に１つの制御リンクが設けられ、各列毎に４つの制御リ
ンクが設けられ、行は４行ずつ作動されるので、非常に
簡単な行デコーダを必要とする。
【００４１】しかしながら、同じ列の４つのセル、例え
ば、セル１、５、３３、３７は、対応する行制御リン
ク、すなわち、図２の１、２、３、４を同時に行選択す
ることによって選択される。したがって、１列の４つの
セルから１つのセルを選択するには４つの異なる列制御
リンクを必要とし、すべての列制御リンクは、同じ列の
４つの異なるセル、例えば、セル１、６５、１２９、１
９３又はセル２、６６、１３０、１９４に共通してい
る。
ば、セル１、５、３３、３７は、対応する行制御リン
ク、すなわち、図２の１、２、３、４を同時に行選択す
ることによって選択される。したがって、１列の４つの
セルから１つのセルを選択するには４つの異なる列制御
リンクを必要とし、すべての列制御リンクは、同じ列の
４つの異なるセル、例えば、セル１、６５、１２９、１
９３又はセル２、６６、１３０、１９４に共通してい
る。
【００４２】図２から明らかなように、同一の列制御リ
ンクを共有する４つのセルは、一列に並び、対応する制
御リンクは長い必要はない。この列デコーダは、１列に
制御リンクを１つしか有さない従来技術の列デコーダよ
り複雑ではあるが、実際には非常に複雑なものではな
い。
ンクを共有する４つのセルは、一列に並び、対応する制
御リンクは長い必要はない。この列デコーダは、１列に
制御リンクを１つしか有さない従来技術の列デコーダよ
り複雑ではあるが、実際には非常に複雑なものではな
い。
【００４３】例えば、図２に示されるような１６行及び
１６列から構成される正方形のマトリクス構造を有し、
各々が同時に４つの行を作動させる行制御リンクが４つ
だけ必要なので、非常に簡単な行デコーダさえあれば良
い。
１６列から構成される正方形のマトリクス構造を有し、
各々が同時に４つの行を作動させる行制御リンクが４つ
だけ必要なので、非常に簡単な行デコーダさえあれば良
い。
【００４４】このような配置はマトリクス構造に接続す
る導電トラックの数を減らし、変換器の使用時に切り換
えられるセルの選択に必要な復号装置を簡略化し、マト
リクス構造における経路決定を容易にする。経路決定は
非常に限定されたものになる。
る導電トラックの数を減らし、変換器の使用時に切り換
えられるセルの選択に必要な復号装置を簡略化し、マト
リクス構造における経路決定を容易にする。経路決定は
非常に限定されたものになる。
【００４５】容易に理解されるように、１列に１つの列
制御リンク及び１行に４つの行制御リンク、すなわち、
マトリクスの一方の次元に従った各行毎の１つの制御リ
ンク及び他方の次元に従った各行毎の４つの制御リンク
を有する同様の配置も考えられる。
制御リンク及び１行に４つの行制御リンク、すなわち、
マトリクスの一方の次元に従った各行毎の１つの制御リ
ンク及び他方の次元に従った各行毎の４つの制御リンク
を有する同様の配置も考えられる。
【図１】ディジタル−アナログ変換器のマトリクス構造
に用いる関連の復号論理を有するセルの公知例の配置で
ある。
に用いる関連の復号論理を有するセルの公知例の配置で
ある。
【図２】本発明に係るディジタル−アナログ変換器の二
次元マトリクス構造内部のセル列の選択方法の一例であ
る。
次元マトリクス構造内部のセル列の選択方法の一例であ
る。
０１、０２、０３ トランジスタ ０４ 双安定トリガ ０５ セルデコーダ ＢＶ バイアス電圧 ＣＬＫ クロック信号 ＣＳ、ＣＳ 制御信号 Ｃ クロック入力 Ｃ 中心 Ｄ データ入力 Ｄ１、Ｄ２ 対角線 Ｍ１、Ｍ２ 中間垂線 ＯＵＴＮ、ＯＵＴＰ 出力端子 Ｐ１ 平行線 Ｓ 対称点 ＶＳＳ 基板接地リンク
───────────────────────────────────────────────────── フロントページの続き (72)発明者 コルニル・ジヤン−フイリツプ・ロバー ト・アデイエル ベルギー国、ベー−7850・エダンジヤン、 アブニユ・ルイ・イザツク・39
Claims (3)
- 【請求項１】 ディジタル−アナログ変換器のセルマト
リクス構造内部の電流ソースを含むセル列を選択する方
法において、可変数の電流ソースを入力ディジタル信号
の値に基づいてオンに切り換え、オンに切り換えたソー
スのそれぞれの出力の和をとることによって対応するア
ナログ出力信号を求め、二次元構造は矩形、好ましくは
正方形として考えられ、セルの相隣接する同一のマッピ
ング領域を含み、前記領域の各々はセルに属し、各セル
は同数の少なくとも１つの電流ソースを含み、前記方法
は、 前記構造の第１の対角線（Ｄ１）に沿って相隣接する２
つの領域（１、２）を、それぞれ、長方形又は正方形の
構造の中心（Ｃ）から対角線長の１／４の位置にある対
称点（Ｓ）の両側の第１及び第２のセルとして選択する
とともに、第１の対角線の中心（Ｃ）に関して第１及び
第２の領域にそれぞれ対称な１対の領域（３、４）を第
３及び第４のセルとして選択する第１のステップと、 ２本の中間垂線のうち第１の垂線（Ｍ１）に関して前記
第１のステップによって選択した４つの領域に対称な４
つの領域（５から８）を次の４つのセルとして選択する
第２のステップと、 前記第１の領域（１）と長方形構造の他方の中間垂線
（Ｍ２）との間の第１の領域帯状部に一列に並んで連続
するまだ選択されていない領域（９、１７、２５）のう
ち最初の領域をいわゆる主領域として選択し、さらに、
対称点（Ｓ）に関して該主領域（９）に対称ないわゆる
副領域（１０）を選択するとともに、中心（Ｃ）に関し
てこれらの主領域及び副領域にそれぞれ対称な１対の領
域（１１、１２）を選択し、第１の領域に隣接する主領
域（９）を第９のセルとして選択し、これに対応する副
領域（１０）を第１０のセルとして選択し、それらの中
心（Ｃ）に関して対称な領域（１１、１２）を第１１及
び第１２のセルとして選択する第３のステップと、 前記第３のステップによって選択した４つの領域から、
第１の中間垂線（Ｍ１）に関して対称な４つの領域（１
３から１６）を次の４つのセルとして選択する第４のス
テップと、 既に選択された主領域の後に、第１の領域帯状部に位置
するまだ選択されていない連続する各領域に対して、連
続する８つのセル毎に前記第３及び第４のステップを繰
り返す第５のステップと、 対応するセル列に関して、前記他方の中間垂線（Ｍ２）
及び対称点（Ｓ）を通る平行線（Ｐ）によって限定され
るゾーン内の第１の領域帯状部に平行かつ隣接する第２
の領域帯状部の各領域に対して、前記第５のステップを
実行する第６のステップと、 前記ゾーン内に位置し且つ第１の領域帯状部に平行な各
領域帯状部に対して、一つの領域帯状部から次の領域帯
状部まで横方向に交替しながら、対応するセル列につい
て前記第６のステップを必要とされる限り繰り返す第７
のステップとを備えることを特徴とする、ディジタル−
アナログ変換器のセルマトリクス構造の内部の電流ソー
スを含むセル列を選択する方法。 - 【請求項２】 セルの二次元マトリクス構造を含むディ
ジタル−アナログ変換器において、セルに含まれる可変
数の電流ソースを入力ディジタル信号の値に基づいてオ
ンに切り換え、オンに切り換えたソースのそれぞれの出
力の和をとることによって対応するアナログ出力信号を
求め、前記ディジタル−アナログ変換器は、請求項１に
記載の分散した領域のマトリクス構造との列／行制御リ
ンクに接続する列／行復号手段を備えることを特徴とす
るディジタル−アナログ変換器。 - 【請求項３】 それぞれ唯一のソースを有し、且つ各列
（又は行）毎に一方の次元に従ったセルの制御リンクを
有し、更に各行（又は列）毎にマトリクス構造の他方の
次元に従った４つの制御リンクを有するセルから形成さ
れた二次元マトリクス構造を備えることを特徴とする請
求項２に記載のディジタル−アナログ変換器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP97402193A EP0903861B1 (en) | 1997-09-19 | 1997-09-19 | Method for selecting a sequence of cells inside a bidimensional matrix structure of a digital-analog converter and corresponding converter |
| FR97402193.3 | 1997-09-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11145834A true JPH11145834A (ja) | 1999-05-28 |
Family
ID=8229852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10258305A Pending JPH11145834A (ja) | 1997-09-19 | 1998-09-11 | ディジタル−アナログ変換器の二次元マトリクス構造内部のセル列を選択する方法及び対応の変換器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6157333A (ja) |
| EP (1) | EP0903861B1 (ja) |
| JP (1) | JPH11145834A (ja) |
| AT (1) | ATE238631T1 (ja) |
| DE (1) | DE69721249T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005130469A (ja) * | 2003-09-30 | 2005-05-19 | Rohm Co Ltd | Ｄ／ａ変換回路、有機ｅｌ駆動回路および有機ｅｌ表示装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6191719B1 (en) * | 1997-08-25 | 2001-02-20 | Broadcom Corporation | Digital to analog converter with reduced ringing |
| GB2333190B (en) * | 1998-01-08 | 2002-03-27 | Fujitsu Ltd | Cell array circuitry |
| US7081819B2 (en) * | 2002-07-09 | 2006-07-25 | Neology, Inc. | System and method for providing secure identification solutions |
| US7038607B2 (en) * | 2003-08-19 | 2006-05-02 | Broadcom Corporation | Modulation circuit having improved performance in the audio band |
| US7084800B2 (en) * | 2003-08-19 | 2006-08-01 | Broadcom Corporation | System and method for shuffling mapping sequences |
| US7593483B2 (en) * | 2004-05-07 | 2009-09-22 | Broadcom Corporation | Nonlinear mapping in digital-to-analog and analog-to-digital converters |
| TW200807890A (en) * | 2006-07-21 | 2008-02-01 | Beyond Innovation Tech Co Ltd | Electronic apparatus for current source array and layout method thereof |
| CN103929180B (zh) * | 2013-01-14 | 2017-04-26 | 华为技术有限公司 | 一种数模转换器以及数模转换器中电流源阵列的控制方法 |
| US9197236B1 (en) * | 2014-11-14 | 2015-11-24 | Tektronix, Inc. | Digitizer auto aperture with trigger spacing |
| MX373938B (es) | 2015-09-14 | 2020-07-10 | Neology Inc | Dispositivo de diagnostico integrado en un vehiculo. |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3995304A (en) * | 1972-01-10 | 1976-11-30 | Teledyne, Inc. | D/A bit switch |
| US4658240A (en) * | 1984-05-07 | 1987-04-14 | Brooktree Corporation | Apparatus for converting data between analog and digital values |
| JPS61240716A (ja) * | 1985-04-17 | 1986-10-27 | Mitsubishi Electric Corp | ディジタルアナログコンバ−タ |
| US4859930A (en) * | 1988-02-16 | 1989-08-22 | Schouwenaars Hendrikus J | Current source arrangement |
| JP2597712B2 (ja) * | 1989-05-22 | 1997-04-09 | 株式会社東芝 | ディジタル・アナログ変換器 |
| JPH05259915A (ja) * | 1992-03-13 | 1993-10-08 | Matsushita Electric Ind Co Ltd | 電流加算型ｄ／ａ変換器 |
| US5977897A (en) * | 1996-12-31 | 1999-11-02 | Lucent Technologies Inc. | Resistor string with equal resistance resistors and converter incorporating the same |
-
1997
- 1997-09-19 EP EP97402193A patent/EP0903861B1/en not_active Expired - Lifetime
- 1997-09-19 DE DE69721249T patent/DE69721249T2/de not_active Expired - Lifetime
- 1997-09-19 AT AT97402193T patent/ATE238631T1/de not_active IP Right Cessation
-
1998
- 1998-09-11 JP JP10258305A patent/JPH11145834A/ja active Pending
- 1998-09-16 US US09/153,983 patent/US6157333A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005130469A (ja) * | 2003-09-30 | 2005-05-19 | Rohm Co Ltd | Ｄ／ａ変換回路、有機ｅｌ駆動回路および有機ｅｌ表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6157333A (en) | 2000-12-05 |
| DE69721249D1 (de) | 2003-05-28 |
| EP0903861A1 (en) | 1999-03-24 |
| ATE238631T1 (de) | 2003-05-15 |
| DE69721249T2 (de) | 2004-01-29 |
| EP0903861B1 (en) | 2003-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5870044A (en) | Digital analog converter with self-calibration current sources | |
| US5604501A (en) | Digital-to-analog converter with reduced number of resistors | |
| US5017919A (en) | Digital-to-analog converter with bit weight segmented arrays | |
| US7982644B2 (en) | D/A converter and semiconductor integrated circuit including the same | |
| TWI332768B (ja) | ||
| US5164725A (en) | Digital to analog converter with current sources paired for canceling error sources | |
| JPS60194621A (ja) | 二段高分解能デジタル‐アナログ変換器 | |
| US4667178A (en) | Digital to analog converter | |
| KR960016161A (ko) | 전류원 구동 변환기 | |
| US5568145A (en) | MOS current source layout technique to minimize deviation | |
| EP0903861B1 (en) | Method for selecting a sequence of cells inside a bidimensional matrix structure of a digital-analog converter and corresponding converter | |
| US20020036580A1 (en) | Capacitor-array D/A converter including a thermometer decoder and a capacitor array | |
| KR20030021138A (ko) | Ａ/ｄ 변환기 | |
| US5894281A (en) | Digital-to-analog converter utilizing MOS transistor switching circuit with accompanying dummy gates to set same effective gate capacitance | |
| WO1996013904A1 (en) | Digital-analog converter | |
| GB2139441A (en) | Circuit and method for reducing non-linearity in analog output current due to waste current switching | |
| KR19980034655A (ko) | 디지탈/아날로그 컨버터를 위한 전류 소스 셀 장치 | |
| EP0851438A1 (en) | Resistor string with equal resistance resistors and converter incorporating the same | |
| JP3905202B2 (ja) | 液晶表示装置の駆動回路 | |
| JPH08273362A (ja) | 半導体記憶装置 | |
| EP0808023B1 (en) | Current bit cell and switched current network formed of such cells | |
| JP2628083B2 (ja) | ディジタルアナログ変換器 | |
| JPH10215179A (ja) | Ｄ／ａコンバータ | |
| JPH104356A (ja) | Ｄ／ａ変換器 | |
| JPH06125252A (ja) | 遅延回路装置 |