JPH11148950A - ピークホールド回路 - Google Patents
ピークホールド回路Info
- Publication number
- JPH11148950A JPH11148950A JP9313287A JP31328797A JPH11148950A JP H11148950 A JPH11148950 A JP H11148950A JP 9313287 A JP9313287 A JP 9313287A JP 31328797 A JP31328797 A JP 31328797A JP H11148950 A JPH11148950 A JP H11148950A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- peak hold
- time constant
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 39
- 230000010354 integration Effects 0.000 claims abstract description 8
- 230000005684 electric field Effects 0.000 abstract description 20
- 230000007423 decrease Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 12
- 238000001514 detection method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Control Of Amplification And Gain Control (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 入力電圧の低レベルへの急激な変動にも追従
できる。 【解決手段】 本発明のピークホールド回路は、ホール
ド用コンデンサ及び放電用抵抗を備え、入力電圧のピー
クホールド電圧を得るピークホールド回路本体だけでな
く、さらに、外部からのオン信号により、ピークホール
ド回路本体の放電時定数を小さく切り換える放電時定数
切替手段と、入力電圧の急激な落ち込みを検出したとき
に、放電時定数切替手段にオン信号を与える放電時定数
制御手段とを有する。
できる。 【解決手段】 本発明のピークホールド回路は、ホール
ド用コンデンサ及び放電用抵抗を備え、入力電圧のピー
クホールド電圧を得るピークホールド回路本体だけでな
く、さらに、外部からのオン信号により、ピークホール
ド回路本体の放電時定数を小さく切り換える放電時定数
切替手段と、入力電圧の急激な落ち込みを検出したとき
に、放電時定数切替手段にオン信号を与える放電時定数
制御手段とを有する。
Description
【0001】
【発明の属する技術分野】本発明はピークホールド回路
に関し、例えば、AGC(自動利得制御)ループ回路の
回路要素としてのピークホールド回路に適用し得るもの
である。
に関し、例えば、AGC(自動利得制御)ループ回路の
回路要素としてのピークホールド回路に適用し得るもの
である。
【0002】
【従来の技術】最近においては、道路側に設けられた路
側無線機(以下、ビーコンと呼ぶ)と、車両に搭載され
た車載無線機との通信を行う通信システムとして、各種
のものが提案されている。このような通信システムの一
つとして、高速道路などの有料道路の出入口近傍に複数
のビーコンを設け、入口において、有料道路に入った位
置情報を車載無線機に登録し、出口において、料金の自
動収受処理を行う自動料金収受システム(ETC;El
ectronic Toll Collection
System)がある。
側無線機(以下、ビーコンと呼ぶ)と、車両に搭載され
た車載無線機との通信を行う通信システムとして、各種
のものが提案されている。このような通信システムの一
つとして、高速道路などの有料道路の出入口近傍に複数
のビーコンを設け、入口において、有料道路に入った位
置情報を車載無線機に登録し、出口において、料金の自
動収受処理を行う自動料金収受システム(ETC;El
ectronic Toll Collection
System)がある。
【0003】このようなETCシステムにおいては、ビ
ーコンから車載無線機への通信方式としてASK(振幅
シフトキーイング)変調方式を採用している。そのた
め、車載無線機の受信機においては、検波回路におい
て、入力されるASK変調波信号の振幅によって変調前
のディジタル信号の2値を正しく弁別できるように、検
波回路への入力ASK変調波信号の振幅を制御すること
を要し、そのため、図2に示すようなAGCループ回路
が設けられている。
ーコンから車載無線機への通信方式としてASK(振幅
シフトキーイング)変調方式を採用している。そのた
め、車載無線機の受信機においては、検波回路におい
て、入力されるASK変調波信号の振幅によって変調前
のディジタル信号の2値を正しく弁別できるように、検
波回路への入力ASK変調波信号の振幅を制御すること
を要し、そのため、図2に示すようなAGCループ回路
が設けられている。
【0004】図2において、AGCアンプ1によって増
幅されたASK変調波信号は、検波回路2によって搬送
波成分が取り除かれ、変調波成分のみの復調信号として
取り出される。この復調信号は、ロウパスフィルタ(L
PF)3に入力され、このLPF3で低域成分を通過さ
せると共に、その出力のピークレベルをピークホールド
回路4によってホールドすることにより、検波回路2か
らの復調信号における振幅偏移を取り除いて直流成分信
号を得、レベル調整回路5によって、その直流成分信号
を、AGCアンプ1の制御電圧にあったレベルに増幅し
てAGCアンプ1に与えてAGCアンプ1の利得(増幅
率)が制御される。
幅されたASK変調波信号は、検波回路2によって搬送
波成分が取り除かれ、変調波成分のみの復調信号として
取り出される。この復調信号は、ロウパスフィルタ(L
PF)3に入力され、このLPF3で低域成分を通過さ
せると共に、その出力のピークレベルをピークホールド
回路4によってホールドすることにより、検波回路2か
らの復調信号における振幅偏移を取り除いて直流成分信
号を得、レベル調整回路5によって、その直流成分信号
を、AGCアンプ1の制御電圧にあったレベルに増幅し
てAGCアンプ1に与えてAGCアンプ1の利得(増幅
率)が制御される。
【0005】例えば、ASK変調波信号の入力レベルが
下がった場合には、復調信号から取り出した直流成分信
号のレベルが下がってAGC制御電圧が下がり、AGC
アンプ1の利得を上げるようになる。逆に、ASK変調
波信号の入力レベルが上がった場合には、直流成分信号
のレベルが上がってAGC制御電圧が上がり、AGCア
ンプ1の利得を下げるようになる。
下がった場合には、復調信号から取り出した直流成分信
号のレベルが下がってAGC制御電圧が下がり、AGC
アンプ1の利得を上げるようになる。逆に、ASK変調
波信号の入力レベルが上がった場合には、直流成分信号
のレベルが上がってAGC制御電圧が上がり、AGCア
ンプ1の利得を下げるようになる。
【0006】ETCシステムの場合、車載無線機は時速
数十〜百数十km/hでビーコンの通信エリアを通過す
るため急激な受信電界入力レベル変動が生じる。また、
ビーコンはバースト状にデータを送信するため、車載無
線機においては連続的な電界変動にならない。
数十〜百数十km/hでビーコンの通信エリアを通過す
るため急激な受信電界入力レベル変動が生じる。また、
ビーコンはバースト状にデータを送信するため、車載無
線機においては連続的な電界変動にならない。
【0007】AGCループ回路では、この高速な移動速
度とバースト送信による急激なレベル変動に追従しなけ
ればならない反面、変調成分であるASK変調波信号の
オン、オフによるレベル変動には追従してはいけない。
そのため、AGCループ回路内に、上述したようにピー
クホールド回路4を設け、電界入力の急速な立上りに追
従できるようにしている。
度とバースト送信による急激なレベル変動に追従しなけ
ればならない反面、変調成分であるASK変調波信号の
オン、オフによるレベル変動には追従してはいけない。
そのため、AGCループ回路内に、上述したようにピー
クホールド回路4を設け、電界入力の急速な立上りに追
従できるようにしている。
【0008】図3は、AGCループ回路内に設けられて
いた従来のピークホールド回路4の詳細構成を示す回路
図である。
いた従来のピークホールド回路4の詳細構成を示す回路
図である。
【0009】図3において、LPF3からの出力電圧
は、入力抵抗R1を介して例えばオペアンプ構成の差電
圧増幅回路10の非反転入力端子に入力されると共に、
その時点の当該ピークホールド回路4からの出力電圧
は、帰還抵抗R2を介して差電圧増幅回路10の反転入
力端子に入力される。
は、入力抵抗R1を介して例えばオペアンプ構成の差電
圧増幅回路10の非反転入力端子に入力されると共に、
その時点の当該ピークホールド回路4からの出力電圧
は、帰還抵抗R2を介して差電圧増幅回路10の反転入
力端子に入力される。
【0010】差電圧増幅回路10によって得られた、L
PF3からの出力電圧と当該ピークホールド回路4から
の出力電圧との差電圧が正電圧のときに(正確にはダイ
オードD1の順方向電圧のオフセットが存在する)、す
なわち、LPF3からの出力電圧が当該ピークホールド
回路4からの出力電圧より大きいときに、その差電圧が
ダイオードD1を通過し、ホールド用コンデンサC1を
充電させる。一方、上記以外のときは、ホールド用コン
デンサC1の充電は実行されず、コンデンサC1及び抵
抗R3の値で定まる時定数で自然放電される。なお、ダ
イオードD1は、放電電流が差電圧増幅回路10側に流
れることを防止する逆流阻止機能も担っている。
PF3からの出力電圧と当該ピークホールド回路4から
の出力電圧との差電圧が正電圧のときに(正確にはダイ
オードD1の順方向電圧のオフセットが存在する)、す
なわち、LPF3からの出力電圧が当該ピークホールド
回路4からの出力電圧より大きいときに、その差電圧が
ダイオードD1を通過し、ホールド用コンデンサC1を
充電させる。一方、上記以外のときは、ホールド用コン
デンサC1の充電は実行されず、コンデンサC1及び抵
抗R3の値で定まる時定数で自然放電される。なお、ダ
イオードD1は、放電電流が差電圧増幅回路10側に流
れることを防止する逆流阻止機能も担っている。
【0011】コンデンサC1にホールドされているピー
クホールド電圧は、ボルテージフォロワ回路として機能
する例えばオペアンプ構成の出力回路11を介して、レ
ベル調整回路5に出力される。
クホールド電圧は、ボルテージフォロワ回路として機能
する例えばオペアンプ構成の出力回路11を介して、レ
ベル調整回路5に出力される。
【0012】
【発明が解決しようとする課題】しかしながら、図3に
示す従来のピークホールド回路4は、以下のような課題
を有するものであった。
示す従来のピークホールド回路4は、以下のような課題
を有するものであった。
【0013】図3に示したピークホールド回路4は、立
上りに対しては応答時間が短い(応答が速い)が、立ち
下がりには応答に時間がかかる。これはピークホールド
回路の入力レベル変動に影響されないように設ける接地
された抵抗R3及びコンデンサC1の効果によるもので
ある。立ち下がり時間は、これら抵抗R3及びコンデン
サC1による放電時間に依存する。
上りに対しては応答時間が短い(応答が速い)が、立ち
下がりには応答に時間がかかる。これはピークホールド
回路の入力レベル変動に影響されないように設ける接地
された抵抗R3及びコンデンサC1の効果によるもので
ある。立ち下がり時間は、これら抵抗R3及びコンデン
サC1による放電時間に依存する。
【0014】車載無線機が電界入力の強い所から弱い所
へ急激に移動した場合には、ピークホールド回路4の出
力電圧は高い出力レベルを保持したままとなり、検波に
必要な利得に追従することができない。正確な通信を行
うために受信電界入力レベルの低下にも追従する必要が
ある。
へ急激に移動した場合には、ピークホールド回路4の出
力電圧は高い出力レベルを保持したままとなり、検波に
必要な利得に追従することができない。正確な通信を行
うために受信電界入力レベルの低下にも追従する必要が
ある。
【0015】そのため、入力電圧の高レベルへの急激な
変動だけでなく、入力電圧の低レベルへの急激な変動に
も追従可能なピークホールド回路が求められている。
変動だけでなく、入力電圧の低レベルへの急激な変動に
も追従可能なピークホールド回路が求められている。
【0016】
【課題を解決するための手段】かかる課題を解決するた
め、本発明のピークホールド回路は、(1)ホールド用
コンデンサ及び放電用抵抗を備え、入力電圧のピークホ
ールド電圧を得るピークホールド回路本体と、(2)外
部からのオン信号により、上記ピークホールド回路本体
の放電時定数を小さく切り換える放電時定数切替手段
と、(3)上記入力電圧の急激な落ち込みを検出したと
きに、上記放電時定数切替手段にオン信号を与える放電
時定数制御手段とを有することを特徴とする。
め、本発明のピークホールド回路は、(1)ホールド用
コンデンサ及び放電用抵抗を備え、入力電圧のピークホ
ールド電圧を得るピークホールド回路本体と、(2)外
部からのオン信号により、上記ピークホールド回路本体
の放電時定数を小さく切り換える放電時定数切替手段
と、(3)上記入力電圧の急激な落ち込みを検出したと
きに、上記放電時定数切替手段にオン信号を与える放電
時定数制御手段とを有することを特徴とする。
【0017】
【発明の実施の形態】以下に説明する各実施形態は、ホ
ールド用コンデンサのための積極的な放電回路と、その
放電回路の放電動作を制御する放電制御回路とを有する
ことを特徴とする。
ールド用コンデンサのための積極的な放電回路と、その
放電回路の放電動作を制御する放電制御回路とを有する
ことを特徴とする。
【0018】(A)第1の実施形態 以下、本発明によるピークホールド回路の第1の実施形
態を図面を参照しながら詳述する。この第1の実施形態
のピークホールド回路も、ETCシステムの車載無線機
における上述した図2に示すAGCループ回路に適用さ
れることを意図しているものである。
態を図面を参照しながら詳述する。この第1の実施形態
のピークホールド回路も、ETCシステムの車載無線機
における上述した図2に示すAGCループ回路に適用さ
れることを意図しているものである。
【0019】ここで、図1が、この第1の実施形態のピ
ークホールド回路4Aの詳細構成を示す回路図であり、
上述した従来構成に係る図3との同一、対応部分には同
一符号を付して示している。
ークホールド回路4Aの詳細構成を示す回路図であり、
上述した従来構成に係る図3との同一、対応部分には同
一符号を付して示している。
【0020】図1において、抵抗R1、R2、差電圧増
幅回路10、ダイオードD1、コンデンサC1及び出力
回路11は、従来回路と同一の接続関係を有し、従来回
路のものと同一の機能を担うものである。
幅回路10、ダイオードD1、コンデンサC1及び出力
回路11は、従来回路と同一の接続関係を有し、従来回
路のものと同一の機能を担うものである。
【0021】従来回路に比較すると、一端が接地されて
いる抵抗R3が省略されており、以下に説明する新しい
回路要素(a)〜(d)が設けられている。
いる抵抗R3が省略されており、以下に説明する新しい
回路要素(a)〜(d)が設けられている。
【0022】(a)当該ピークホールド回路4Aの入力
端子及び接地間には、抵抗R4及びコンデンサC2の直
列回路が接続されており、この直列回路における抵抗R
4及びコンデンサC2の接続点が後述する抵抗R7の一
端に接続されている。抵抗R4及びコンデンサC2は、
LPF3からの出力電圧を平均化する程度の時定数に選
定されており、すなわち、平均化用の積分回路を構成し
ている。ホールド用コンデンサC2に対する消極的放電
時定数よりは、この積分回路の時定数の方が短く定めら
れている。なお、この第1の実施形態の場合、コンデン
サC2に対する放電時定数としては、後述するように、
後述するトランジスタQ1がオフしているときの消極的
な放電時定数と、トランジスタQ1がオンしているとき
の積極的な放電時定数とがある。
端子及び接地間には、抵抗R4及びコンデンサC2の直
列回路が接続されており、この直列回路における抵抗R
4及びコンデンサC2の接続点が後述する抵抗R7の一
端に接続されている。抵抗R4及びコンデンサC2は、
LPF3からの出力電圧を平均化する程度の時定数に選
定されており、すなわち、平均化用の積分回路を構成し
ている。ホールド用コンデンサC2に対する消極的放電
時定数よりは、この積分回路の時定数の方が短く定めら
れている。なお、この第1の実施形態の場合、コンデン
サC2に対する放電時定数としては、後述するように、
後述するトランジスタQ1がオフしているときの消極的
な放電時定数と、トランジスタQ1がオンしているとき
の積極的な放電時定数とがある。
【0023】(b)ホールド用コンデンサC1には並列
に、2個の抵抗R5及びR6の直列回路が接続されてい
る。これら抵抗R5及びR6の接続点は、後述する抵抗
R8の一端に接続されている。すなわち、コンデンサC
1によるホールド電圧を、これら抵抗R5及びR6で分
圧して抵抗R8の一端に印加するようになされている。
また、これら抵抗R5及びR6の直列回路は、後述する
トランジスタQ1がオフしているときには、コンデンサ
C1からの放電時定数を規定するものとなる。なお、こ
の際の放電時定数がピークホールドを実現できる程度に
長くなるように、これら抵抗R5及びR6の値は大きく
選定されている。
に、2個の抵抗R5及びR6の直列回路が接続されてい
る。これら抵抗R5及びR6の接続点は、後述する抵抗
R8の一端に接続されている。すなわち、コンデンサC
1によるホールド電圧を、これら抵抗R5及びR6で分
圧して抵抗R8の一端に印加するようになされている。
また、これら抵抗R5及びR6の直列回路は、後述する
トランジスタQ1がオフしているときには、コンデンサ
C1からの放電時定数を規定するものとなる。なお、こ
の際の放電時定数がピークホールドを実現できる程度に
長くなるように、これら抵抗R5及びR6の値は大きく
選定されている。
【0024】(c)抵抗R4及びコンデンサC2によっ
て平均化されたLPF3からの出力電圧と、ピークホー
ルド電圧を反映した抵抗R5及びR6による分圧電圧と
の差電圧を得るために、入力抵抗R7及びR8、帰還抵
抗R9を有するオペアンプOP1が設けられている。
て平均化されたLPF3からの出力電圧と、ピークホー
ルド電圧を反映した抵抗R5及びR6による分圧電圧と
の差電圧を得るために、入力抵抗R7及びR8、帰還抵
抗R9を有するオペアンプOP1が設けられている。
【0025】(d)ホールド用コンデンサC1には並列
に、バイポーラトランジスタQ1のコレクタ−エミッタ
間、及び、バイアス抵抗R10の直列回路が接続されて
いる。トランジスタQ1のベースには、オペアンプOP
1の出力端子が接続されている。すなわち、オペアンプ
OP1の出力電圧が正電圧のときには、その正電圧に応
じたコレクタ電流が放電電流として、トランジスタQ1
及び抵抗R6でなる直流回路に流れる。
に、バイポーラトランジスタQ1のコレクタ−エミッタ
間、及び、バイアス抵抗R10の直列回路が接続されて
いる。トランジスタQ1のベースには、オペアンプOP
1の出力端子が接続されている。すなわち、オペアンプ
OP1の出力電圧が正電圧のときには、その正電圧に応
じたコレクタ電流が放電電流として、トランジスタQ1
及び抵抗R6でなる直流回路に流れる。
【0026】次に、以上のような新たな構成要素が設け
られた第1の実施形態のピークホールド回路の動作を説
明する。
られた第1の実施形態のピークホールド回路の動作を説
明する。
【0027】LPF3からの出力信号は、従来と同様
に、抵抗R1を介して差電圧増幅回路10の非反転入力
端子に入力され、この差電圧増幅回路10によって、そ
れまでのピークホールド電圧との差電圧が得られ、この
差電圧が正の場合にダイオードD1を介してコンデンサ
C1を充電させる。このコンデンサC1によるピークホ
ールド電圧は、出力回路11を介してレベル調整回路5
に出力されると共に、上述したように、差電圧増幅回路
10の反転入力端子に帰還される。
に、抵抗R1を介して差電圧増幅回路10の非反転入力
端子に入力され、この差電圧増幅回路10によって、そ
れまでのピークホールド電圧との差電圧が得られ、この
差電圧が正の場合にダイオードD1を介してコンデンサ
C1を充電させる。このコンデンサC1によるピークホ
ールド電圧は、出力回路11を介してレベル調整回路5
に出力されると共に、上述したように、差電圧増幅回路
10の反転入力端子に帰還される。
【0028】LPF3からの出力信号の変動が小さいと
きには、コンデンサC1、並びに、抵抗R5及びR6の
値で定まる時定数で放電が行われる。この時定数は、ピ
ークホールド動作が適切になされるように大きくなって
おり、そのため、放電に時間がかかり、見かけ上一定の
ピークホールド電圧を出力する。このようなピークホー
ルド電圧を、抵抗R5及びR6で分圧した電圧が抵抗R
8を介してオペアンプOP1の非反転入力端子に印加さ
れる。
きには、コンデンサC1、並びに、抵抗R5及びR6の
値で定まる時定数で放電が行われる。この時定数は、ピ
ークホールド動作が適切になされるように大きくなって
おり、そのため、放電に時間がかかり、見かけ上一定の
ピークホールド電圧を出力する。このようなピークホー
ルド電圧を、抵抗R5及びR6で分圧した電圧が抵抗R
8を介してオペアンプOP1の非反転入力端子に印加さ
れる。
【0029】また、LPF3からの出力信号は、抵抗R
4及びコンデンサC2でなる平均化用の積分回路にも入
力される。この積分回路(R4及びC2)の時定数は、
コンデンサC1、抵抗R5及びR6の値で定まる時定数
より小さく、しかも、LPF3からの出力信号における
変調波成分を十分吸収する値に選定されている。この積
分回路の出力電圧は、LPF3の出力信号の平均電圧レ
ベルとなっており、抵抗R7を介してオペアンプOP1
の反転入力端子に印加される。
4及びコンデンサC2でなる平均化用の積分回路にも入
力される。この積分回路(R4及びC2)の時定数は、
コンデンサC1、抵抗R5及びR6の値で定まる時定数
より小さく、しかも、LPF3からの出力信号における
変調波成分を十分吸収する値に選定されている。この積
分回路の出力電圧は、LPF3の出力信号の平均電圧レ
ベルとなっており、抵抗R7を介してオペアンプOP1
の反転入力端子に印加される。
【0030】ここで、抵抗R5及びR6による分圧電圧
レベルが、受信電界入力レベルが一定であるときに、積
分回路(R4及びC2)の出力レベルより低いレベルと
なるように、抵抗R5及びR6の値が選定されている。
レベルが、受信電界入力レベルが一定であるときに、積
分回路(R4及びC2)の出力レベルより低いレベルと
なるように、抵抗R5及びR6の値が選定されている。
【0031】積分回路(R4及びC2)の出力電圧と、
ピークホールド電圧の分圧電圧とがオペアンプOP1に
よって差動増幅され、ピークホールド電圧の分圧電圧が
積分回路(R4及びC2)の出力電圧より大きいとき
に、トランジスタQ1がオン動作してその差電圧に応じ
たコレクタ電流を流して、コンデンサC1にホールドさ
れているピークホールド電圧の放電時定数を短くする。
ピークホールド電圧の分圧電圧とがオペアンプOP1に
よって差動増幅され、ピークホールド電圧の分圧電圧が
積分回路(R4及びC2)の出力電圧より大きいとき
に、トランジスタQ1がオン動作してその差電圧に応じ
たコレクタ電流を流して、コンデンサC1にホールドさ
れているピークホールド電圧の放電時定数を短くする。
【0032】以下、図4を参照しながら、LPF3から
の出力信号レベル(図中、LPF出力包絡線)が急減に
落ちた場合について、具体的に説明する。
の出力信号レベル(図中、LPF出力包絡線)が急減に
落ちた場合について、具体的に説明する。
【0033】LPF3からの出力信号(電圧信号)は、
ピークホールドを直接行う回路部分と、積分回路(R4
及びC2)にそれぞれ入力される。ピークホールドを直
接行う回路部分に入力された電圧は、LPF3からの出
力信号における包絡線の高いレベルを保持する(図中、
ピークホールド回路出力)。一方、積分回路(R4及び
C2)に入力された電圧は、その時定数により、変調波
信号のオンとオフの中間付近のレベルになる(図中、R
4、C2出力)。また、抵抗R5及びR6による分圧電
圧は、ピークホールド電圧を分圧したレベルとなる(図
中、R5、R6間出力)。
ピークホールドを直接行う回路部分と、積分回路(R4
及びC2)にそれぞれ入力される。ピークホールドを直
接行う回路部分に入力された電圧は、LPF3からの出
力信号における包絡線の高いレベルを保持する(図中、
ピークホールド回路出力)。一方、積分回路(R4及び
C2)に入力された電圧は、その時定数により、変調波
信号のオンとオフの中間付近のレベルになる(図中、R
4、C2出力)。また、抵抗R5及びR6による分圧電
圧は、ピークホールド電圧を分圧したレベルとなる(図
中、R5、R6間出力)。
【0034】受信電界レベルが急激に落ちた場合には、
LPF3からの出力信号も時定数の遅延を持ちながらも
急速にレベルが下がる。しかし、ピークホールド回路4
Aは、AGC制御電圧の安定化のために非常に大きい時
定数をもつことから、なだらかに出力電圧が落ちてい
き、電界レベルの急激な落ち込みには追従しない。同様
に、抵抗R5及びR6による分圧電圧も、ピークホール
ド電圧に比例してなだらかに減衰していく。また、積分
回路(R4及びC2)からの出力電圧は、コンデンサC
1、抵抗R4及びR5による時定数よりも小さい時定数
をもつため、ピークホールド電圧より追従性が良く、速
く落ち込む。
LPF3からの出力信号も時定数の遅延を持ちながらも
急速にレベルが下がる。しかし、ピークホールド回路4
Aは、AGC制御電圧の安定化のために非常に大きい時
定数をもつことから、なだらかに出力電圧が落ちてい
き、電界レベルの急激な落ち込みには追従しない。同様
に、抵抗R5及びR6による分圧電圧も、ピークホール
ド電圧に比例してなだらかに減衰していく。また、積分
回路(R4及びC2)からの出力電圧は、コンデンサC
1、抵抗R4及びR5による時定数よりも小さい時定数
をもつため、ピークホールド電圧より追従性が良く、速
く落ち込む。
【0035】オペアンプOP1は、抵抗R5及びR6に
よる分圧電圧と、積分回路(R4、C2)の出力電圧の
差を増幅する(図中、OP1の出力)。受信電界入力レ
ベルがほぼ一定であった場合には、常に、抵抗R5及び
R6による分圧電圧の方が低いレベルとなり、オペアン
プOP1の出力電圧は負出力となる。しかし、急激にレ
ベルが落ち込んだ場合には、時定数の差により、抵抗R
5及びR6による分圧電圧の方が高いレベルとなり、オ
ペアンプOP1の出力電圧はある時間から正出力とな
る。
よる分圧電圧と、積分回路(R4、C2)の出力電圧の
差を増幅する(図中、OP1の出力)。受信電界入力レ
ベルがほぼ一定であった場合には、常に、抵抗R5及び
R6による分圧電圧の方が低いレベルとなり、オペアン
プOP1の出力電圧は負出力となる。しかし、急激にレ
ベルが落ち込んだ場合には、時定数の差により、抵抗R
5及びR6による分圧電圧の方が高いレベルとなり、オ
ペアンプOP1の出力電圧はある時間から正出力とな
る。
【0036】このように正出力となっている帰還では、
トランジスタQ1のベースに正電圧がかかり、コレクタ
電流として、コンデンサC1からの放電電流が流れ、コ
ンデンサC1の放電時定数が小さくなる。
トランジスタQ1のベースに正電圧がかかり、コレクタ
電流として、コンデンサC1からの放電電流が流れ、コ
ンデンサC1の放電時定数が小さくなる。
【0037】第1の実施形態のピークホールド回路4A
によって、以下の効果が得られる。すなわち、受信電界
入力レベルが急激に下がった場合に、一時的に時定数を
下げ、追従性を高めることが可能となる。また、抵抗R
5及びR6による分圧比率と、積分回路(R4、C2)
の時定数の選択により、どの程度の受信電界入力レベル
の変動で動作させるかを任意に設定することができる。
によって、以下の効果が得られる。すなわち、受信電界
入力レベルが急激に下がった場合に、一時的に時定数を
下げ、追従性を高めることが可能となる。また、抵抗R
5及びR6による分圧比率と、積分回路(R4、C2)
の時定数の選択により、どの程度の受信電界入力レベル
の変動で動作させるかを任意に設定することができる。
【0038】(B)第2の実施形態 図5は、本発明によるピークホールド回路の第2の実施
形態の構成を示す回路図であり、上述した第1の実施形
態に係る図1との同一、対応部分には同一符号を付して
示している。
形態の構成を示す回路図であり、上述した第1の実施形
態に係る図1との同一、対応部分には同一符号を付して
示している。
【0039】第2の実施形態のピークホールド回路4B
は、第1の実施形態のピークホールド回路4Aと、以下
の点で異なっている。
は、第1の実施形態のピークホールド回路4Aと、以下
の点で異なっている。
【0040】第1の実施形態の場合、ピークホールド電
圧を反映した電圧を取り出す構成が抵抗R5及びR6の
直列回路であったが、この第2の実施形態の場合、抵抗
R11及びダイオードD2との直列回路である。ダイオ
ードD2のカソードが接地されている。
圧を反映した電圧を取り出す構成が抵抗R5及びR6の
直列回路であったが、この第2の実施形態の場合、抵抗
R11及びダイオードD2との直列回路である。ダイオ
ードD2のカソードが接地されている。
【0041】ピークホールド電圧によっては、抵抗R1
1及びダイオードD2の直列回路には放電電流が流れな
いので、放電用抵抗R12がコンデンサC1に並列に設
けている。なお、抵抗R11の値の方が、抵抗R12の
値に比べて十分大きくなされている。
1及びダイオードD2の直列回路には放電電流が流れな
いので、放電用抵抗R12がコンデンサC1に並列に設
けている。なお、抵抗R11の値の方が、抵抗R12の
値に比べて十分大きくなされている。
【0042】この第2の実施形態のピークホールド回路
4Bにおける基本動作は、第1の実施形態とほぼ同様で
ある。
4Bにおける基本動作は、第1の実施形態とほぼ同様で
ある。
【0043】この第2の実施形態の場合、ピークホール
ド電圧を反映させたオペアンプOP1への入力電圧は、
グランドに接続されたダイオードD2の順方向電圧によ
り、ピークホールド電圧が順方向電圧より大きかった場
合には順方向電圧レベルとなり、ピークホールド電圧が
順方向電圧より小さかった場合には、ピークホールド電
圧と同レベルとなる。
ド電圧を反映させたオペアンプOP1への入力電圧は、
グランドに接続されたダイオードD2の順方向電圧によ
り、ピークホールド電圧が順方向電圧より大きかった場
合には順方向電圧レベルとなり、ピークホールド電圧が
順方向電圧より小さかった場合には、ピークホールド電
圧と同レベルとなる。
【0044】すなわち、トランジスタQ1をオン動作さ
せてコレクタ電流を放電電流として流せることができ
る、積分回路(R4、C2)の出力電圧の上限が順方向
電圧レベルで抑えられている。
せてコレクタ電流を放電電流として流せることができ
る、積分回路(R4、C2)の出力電圧の上限が順方向
電圧レベルで抑えられている。
【0045】この第2の実施形態のピークホールド回路
4Bによっても、受信電界入力レベルが急激に下がった
場合に、一時的に時定数を下げ、追従性を高めることが
可能となる。また、ダイオードD2の順方向電圧と、積
分回路(R4、C2)の時定数の選択により、ピークホ
ールド電圧が低い状態ほど、受信電界入力レベルの変動
に対して放電時定数が変化するよう設定することができ
る。
4Bによっても、受信電界入力レベルが急激に下がった
場合に、一時的に時定数を下げ、追従性を高めることが
可能となる。また、ダイオードD2の順方向電圧と、積
分回路(R4、C2)の時定数の選択により、ピークホ
ールド電圧が低い状態ほど、受信電界入力レベルの変動
に対して放電時定数が変化するよう設定することができ
る。
【0046】なお、ダイオードD2の部分を、N(Nは
2以上)個のダイオードの直列回路に置き換えることに
より、トランジスタQ1のオン条件を代えるようにして
も良い。
2以上)個のダイオードの直列回路に置き換えることに
より、トランジスタQ1のオン条件を代えるようにして
も良い。
【0047】(C)第3の実施形態 図6は、本発明によるピークホールド回路の第3の実施
形態の構成を示す回路図であり、上述した第1の実施形
態に係る図1との同一、対応部分には同一符号を付して
示している。
形態の構成を示す回路図であり、上述した第1の実施形
態に係る図1との同一、対応部分には同一符号を付して
示している。
【0048】第3の実施形態のピークホールド回路4C
は、第1の実施形態のピークホールド回路4Aと、以下
の点で異なっている。
は、第1の実施形態のピークホールド回路4Aと、以下
の点で異なっている。
【0049】第1の実施形態の場合、ピークホールド電
圧を反映した電圧を取り出す構成が抵抗R5及びR6の
直列回路であったが、この第3の実施形態の場合、ダイ
オードD3及び抵抗R13の直列回路である。そして、
抵抗R13の一端が接地されている。
圧を反映した電圧を取り出す構成が抵抗R5及びR6の
直列回路であったが、この第3の実施形態の場合、ダイ
オードD3及び抵抗R13の直列回路である。そして、
抵抗R13の一端が接地されている。
【0050】また、ピークホールド電圧によっては、ダ
イオードD3及び抵抗R13の直列回路には放電電流が
流れないので、放電用抵抗R14がコンデンサC1に並
列に設けている。なお、抵抗R13の値の方が、抵抗R
14の値に比べて十分大きくなされている。
イオードD3及び抵抗R13の直列回路には放電電流が
流れないので、放電用抵抗R14がコンデンサC1に並
列に設けている。なお、抵抗R13の値の方が、抵抗R
14の値に比べて十分大きくなされている。
【0051】この第3の実施形態のピークホールド回路
4Cにおける基本動作は、第1の実施形態とほぼ同様で
ある。
4Cにおける基本動作は、第1の実施形態とほぼ同様で
ある。
【0052】この第3の実施形態の場合、ピークホール
ド電圧を反映させたオペアンプOP1への入力電圧は、
グランドに接地されたダイオードD3の順方向電圧によ
り、ピークホールド電圧がダイオードD3の順方向電圧
より大きかった場合には、ピークホールド電圧より順方
向電圧分だけ低い電圧レベルとなり、一方、ピークホー
ルド電圧がダイオードD3の順方向電圧より小さかった
場合には、グランドレベルとなる。
ド電圧を反映させたオペアンプOP1への入力電圧は、
グランドに接地されたダイオードD3の順方向電圧によ
り、ピークホールド電圧がダイオードD3の順方向電圧
より大きかった場合には、ピークホールド電圧より順方
向電圧分だけ低い電圧レベルとなり、一方、ピークホー
ルド電圧がダイオードD3の順方向電圧より小さかった
場合には、グランドレベルとなる。
【0053】すなわち、トランジスタQ1をオン動作さ
せてコレクタ電流を放電電流として流せることができ
る、積分回路(R4、C2)の出力電圧の上限がピーク
ホールド電圧より順方向電圧分だけ低い電圧レベルで抑
えられている。
せてコレクタ電流を放電電流として流せることができ
る、積分回路(R4、C2)の出力電圧の上限がピーク
ホールド電圧より順方向電圧分だけ低い電圧レベルで抑
えられている。
【0054】この第3の実施形態のピークホールド回路
4Cによっても、受信電界入力レベルが急激に下がった
場合に、一時的に時定数を下げ、追従性を高めることが
可能となる。また、ダイオードD3の順方向電圧と、積
分回路(R4、C2)の時定数の選択により、どの程度
の受信電界入力レベルの変動で放電時定数を切り換え動
作させるかを任意に設定することができる。
4Cによっても、受信電界入力レベルが急激に下がった
場合に、一時的に時定数を下げ、追従性を高めることが
可能となる。また、ダイオードD3の順方向電圧と、積
分回路(R4、C2)の時定数の選択により、どの程度
の受信電界入力レベルの変動で放電時定数を切り換え動
作させるかを任意に設定することができる。
【0055】なお、ダイオードD3の部分を、N(Nは
2以上)個のダイオードの直列回路に置き換えることに
より、トランジスタQ1のオン条件を代えるようにして
も良い。
2以上)個のダイオードの直列回路に置き換えることに
より、トランジスタQ1のオン条件を代えるようにして
も良い。
【0056】(D)第4の実施形態 図7は、本発明によるピークホールド回路の第4の実施
形態の構成を示す回路図であり、上述した第1の実施形
態に係る図1との同一、対応部分には同一符号を付して
示している。
形態の構成を示す回路図であり、上述した第1の実施形
態に係る図1との同一、対応部分には同一符号を付して
示している。
【0057】第4の実施形態のピークホールド回路4D
は、図1及び図7の比較から明らかなように、第1の実
施形態のピークホールド回路4AにおけるバイポーラN
PNトランジスタQ1に代え、ユニポーラトランジスタ
(例えば、電界効果トランジスタ)Q2を適用したもの
であり、従って、動作は、第1の実施形態と同様であ
る。
は、図1及び図7の比較から明らかなように、第1の実
施形態のピークホールド回路4AにおけるバイポーラN
PNトランジスタQ1に代え、ユニポーラトランジスタ
(例えば、電界効果トランジスタ)Q2を適用したもの
であり、従って、動作は、第1の実施形態と同様であ
る。
【0058】この第4の実施形態のピークホールド回路
4Dによっても、第1の実施形態のピークホールド回路
4Aと同様な効果を奏することができる。すなわち、受
信電界入力レベルが急激に下がった場合に、一時的に時
定数を下げ、追従性を高めることが可能となる。また、
抵抗R5及びR6による分圧比率と、積分回路(R4、
C2)の時定数の選択により、どの程度の受信電界入力
レベルの変動で動作させるかを任意に設定することがで
きる。
4Dによっても、第1の実施形態のピークホールド回路
4Aと同様な効果を奏することができる。すなわち、受
信電界入力レベルが急激に下がった場合に、一時的に時
定数を下げ、追従性を高めることが可能となる。また、
抵抗R5及びR6による分圧比率と、積分回路(R4、
C2)の時定数の選択により、どの程度の受信電界入力
レベルの変動で動作させるかを任意に設定することがで
きる。
【0059】(E)他の実施形態 上記各実施形態のピークホールド回路は、ETCシステ
ムの車載無線機における上述した図2に示すAGCルー
プ回路に適用されることを意図しているものであるが、
本発明のピークホールド回路の用途はこれに限定され
ず、入力電圧の急激な落ち込みにも追従することが求め
られる用途のピークホールド回路に広く適用できるもの
である。
ムの車載無線機における上述した図2に示すAGCルー
プ回路に適用されることを意図しているものであるが、
本発明のピークホールド回路の用途はこれに限定され
ず、入力電圧の急激な落ち込みにも追従することが求め
られる用途のピークホールド回路に広く適用できるもの
である。
【0060】
【発明の効果】以上のように、本発明によれば、ホール
ド用コンデンサ及び放電用抵抗を備え、入力電圧のピー
クホールド電圧を得るピークホールド回路本体と、外部
からのオン信号により、ピークホールド回路本体の放電
時定数を小さく切り換える放電時定数切替手段と、入力
電圧の急激な落ち込みを検出したときに、放電時定数切
替手段にオン信号を与える放電時定数制御手段とを有す
るので、入力電圧の低レベルへの急激な変動にも追従す
ることができるようになる。
ド用コンデンサ及び放電用抵抗を備え、入力電圧のピー
クホールド電圧を得るピークホールド回路本体と、外部
からのオン信号により、ピークホールド回路本体の放電
時定数を小さく切り換える放電時定数切替手段と、入力
電圧の急激な落ち込みを検出したときに、放電時定数切
替手段にオン信号を与える放電時定数制御手段とを有す
るので、入力電圧の低レベルへの急激な変動にも追従す
ることができるようになる。
【図1】第1の実施形態のピークホールド回路の構成を
示す回路図である。
示す回路図である。
【図2】ピークホールド回路を適用したAGCループ回
路の構成を示すブロック図である。
路の構成を示すブロック図である。
【図3】従来のピークホールド回路の構成を示す回路図
である。
である。
【図4】第1の実施形態のピークホールド回路の各部信
号波形図である。
号波形図である。
【図5】第2の実施形態のピークホールド回路の構成を
示す回路図である。
示す回路図である。
【図6】第3の実施形態のピークホールド回路の構成を
示す回路図である。
示す回路図である。
【図7】第4の実施形態のピークホールド回路の構成を
示す回路図である。
示す回路図である。
4A〜4D…ピークホールド回路、 R1〜R14…抵抗、 C1、C2…コンデンサ、 D1、D2、D3…ダイオード、 OP1…オペアンプ、 10…差電圧増幅回路、 11…出力回路。
Claims (7)
- 【請求項1】 ホールド用コンデンサ及び放電用抵抗を
備え、入力電圧のピークホールド電圧を得るピークホー
ルド回路本体と、 外部からのオン信号により、上記ピークホールド回路本
体の放電時定数を小さく切り換える放電時定数切替手段
と、 上記入力電圧の急激な落ち込みを検出したときに、上記
放電時定数切替手段にオン信号を与える放電時定数制御
手段とを有することを特徴とするピークホールド回路。 - 【請求項2】 上記放電時定数制御手段は、 上記ピークホールド回路本体内のホールド用コンデンサ
及び放電用抵抗で定まる時定数よりも小さい時定数を有
する、上記入力電圧が与えられる積分回路と、 この積分回路の時定数と、上記ピークホールド回路本体
での時定数との差を利用し、上記放電時定数切替手段に
与えるオン信号を形成するオン信号形成回路とを有する
ことを特徴とする請求項1に記載のピークホールド回
路。 - 【請求項3】 上記オン信号形成回路は、 ピークホールド電圧から、それ以下の分圧電圧を形成す
る分圧回路部と、 この分圧回路部の出力電圧の、上記積分回路からの出力
電圧に対する正の差電圧を得て上記オン信号とする差動
増幅回路部とを有することを特徴とする請求項2に記載
のピークホールド回路。 - 【請求項4】 上記分圧回路部は、ホールド用コンデン
サに並列に接続された、2個の抵抗の直列回路であるこ
とを特徴とする請求項3に記載のピークホールド回路。 - 【請求項5】 上記分圧回路部は、ホールド用コンデン
サに並列に接続された、1個以上のダイオードと抵抗と
の直列回路であることを特徴とする請求項3に記載のピ
ークホールド回路。 - 【請求項6】 上記分圧回路部は、ホールド用コンデン
サに並列に接続された、抵抗と1個以上のダイオードと
の直列回路であることを特徴とする請求項3に記載のピ
ークホールド回路。 - 【請求項7】 上記放電時定数切替手段は、ホールド用
コンデンサに並列に接続された、トランジスタとバイア
ス回路との直列回路であることを特徴とする請求項1〜
6のいずれかに記載のピークホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9313287A JPH11148950A (ja) | 1997-11-14 | 1997-11-14 | ピークホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9313287A JPH11148950A (ja) | 1997-11-14 | 1997-11-14 | ピークホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11148950A true JPH11148950A (ja) | 1999-06-02 |
Family
ID=18039407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9313287A Pending JPH11148950A (ja) | 1997-11-14 | 1997-11-14 | ピークホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11148950A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10029271A1 (de) * | 2000-06-14 | 2002-01-03 | Infineon Technologies Ag | Demodulationschaltung und Demodulationsverfahren |
| JP2002313094A (ja) * | 2001-04-13 | 2002-10-25 | Texas Instr Japan Ltd | 信号保持回路 |
| EP1315292A1 (en) * | 2001-11-21 | 2003-05-28 | Sony International (Europe) GmbH | Digital controlled AGC |
| US8068404B2 (en) | 2008-01-28 | 2011-11-29 | Sony Corporation | Signal value holding apparatus, signal value holding method, signal value control system, signal value control method, playback apparatus, and playback method |
| JP2013126187A (ja) * | 2011-12-15 | 2013-06-24 | Samsung Electro-Mechanics Co Ltd | 電力検波回路 |
-
1997
- 1997-11-14 JP JP9313287A patent/JPH11148950A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10029271A1 (de) * | 2000-06-14 | 2002-01-03 | Infineon Technologies Ag | Demodulationschaltung und Demodulationsverfahren |
| DE10029271C2 (de) * | 2000-06-14 | 2002-04-11 | Infineon Technologies Ag | Demodulationschaltung und Demodulationsverfahren |
| US6897719B2 (en) | 2000-06-14 | 2005-05-24 | Infineon Technologies Ag | Demodulation circuit and demodulation method |
| JP2002313094A (ja) * | 2001-04-13 | 2002-10-25 | Texas Instr Japan Ltd | 信号保持回路 |
| EP1315292A1 (en) * | 2001-11-21 | 2003-05-28 | Sony International (Europe) GmbH | Digital controlled AGC |
| US7076222B2 (en) | 2001-11-21 | 2006-07-11 | Sony International (Europe) Gmbh | Digital controlled AGC |
| US8068404B2 (en) | 2008-01-28 | 2011-11-29 | Sony Corporation | Signal value holding apparatus, signal value holding method, signal value control system, signal value control method, playback apparatus, and playback method |
| JP2013126187A (ja) * | 2011-12-15 | 2013-06-24 | Samsung Electro-Mechanics Co Ltd | 電力検波回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8044686B2 (en) | Comparator circuit for generating binarized data | |
| EP0580089A1 (en) | Receiver for optical signals, with a preamplifier providing dc-offset correction, and a dual mode transimpedance amplifier | |
| US5291150A (en) | Control circuitry for an RF signal amplifier | |
| US6480311B1 (en) | Peak-hold circuit and an infrared communication device provided with such a circuit | |
| JPH11148950A (ja) | ピークホールド回路 | |
| US20050003786A1 (en) | Carrier detecting circuit and infrared communication device using same | |
| EP0862263A2 (en) | Demodulator for amplitude-modulated carrier signal | |
| US4637066A (en) | Noise blanking signal generator for AM radio | |
| US20020047732A1 (en) | Peak-hold circuit with variable time constant | |
| JPH06303049A (ja) | Pwm増幅器 | |
| JP4321959B2 (ja) | 信号補償回路及び復調回路 | |
| EP0480410B1 (en) | Infrared ray receiving circuit | |
| JP4964434B2 (ja) | レーダーベースのセンサシステム | |
| US5543742A (en) | Phase shifting circuit | |
| CN100550611C (zh) | 自动增益控制电路 | |
| JP3500960B2 (ja) | 光受信装置 | |
| US5459434A (en) | Detector amplifier for standby system | |
| JPS628606A (ja) | Agc電圧発生回路 | |
| JP3539122B2 (ja) | アバランシェフォトダイオードのバイアス電圧制御回路 | |
| US4297601A (en) | Monostable multivibrator circuit and FM detector circuit employing predetermined load resistance and constant current to increase response rate of differential transistor pair | |
| JPH0720064B2 (ja) | トランジスタ電力増幅器 | |
| JP3006319B2 (ja) | 受光回路 | |
| JP4903637B2 (ja) | コンパレータ回路 | |
| JPH11331005A (ja) | 波形整形回路 | |
| JPS62217739A (ja) | アバランシエ・ホトダイオ−ドのバイアス電圧制御回路 |