JP2000294470A - Soiウエーハおよびsoiウエーハの製造方法 - Google Patents

Soiウエーハおよびsoiウエーハの製造方法

Info

Publication number
JP2000294470A
JP2000294470A JP11102698A JP10269899A JP2000294470A JP 2000294470 A JP2000294470 A JP 2000294470A JP 11102698 A JP11102698 A JP 11102698A JP 10269899 A JP10269899 A JP 10269899A JP 2000294470 A JP2000294470 A JP 2000294470A
Authority
JP
Japan
Prior art keywords
wafer
oxide film
soi
soi wafer
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11102698A
Other languages
English (en)
Other versions
JP3911901B2 (ja
Inventor
Junichiro Takahata
順一郎 降籏
Kiyoshi Mitani
清 三谷
Norihiro Kobayashi
徳弘 小林
Shoji Akiyama
昌次 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP10269899A priority Critical patent/JP3911901B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to PCT/JP2000/002074 priority patent/WO2000062343A1/ja
Priority to KR1020007013961A priority patent/KR100688629B1/ko
Priority to US09/701,280 priority patent/US6461939B1/en
Priority to EP11008509A priority patent/EP2413352A3/en
Priority to EP00913020A priority patent/EP1100127A4/en
Priority to TW89106452A priority patent/TW575902B/zh
Publication of JP2000294470A publication Critical patent/JP2000294470A/ja
Application granted granted Critical
Publication of JP3911901B2 publication Critical patent/JP3911901B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19Preparing inhomogeneous wafers
    • H10P90/1904Preparing vertically inhomogeneous wafers
    • H10P90/1906Preparing SOI wafers
    • H10P90/1914Preparing SOI wafers using bonding
    • H10P90/1916Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302Non-deposition formation processes
    • H10P14/6322Formation by thermal treatments
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90Thermal treatments, e.g. annealing or sintering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10Isolation regions comprising dielectric materials
    • H10W10/181Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 SOIウエーハを用いて作製されるMOSデ
バイスの酸化膜耐圧やしきい値電圧あるいはやキャリア
移動度等のデバイス特性のバラツキ等に及ぼす影響が極
めて少ないSOI層表面の面粗さとSOI/BOX界面
の面粗さを有する高品質SOIウエーハとその製造方法
を提供する。 【解決手段】 SOIウエーハのSOI層表面の面粗さ
がRMS値で0.12nm以下および/またはSOI層
と埋め込み酸化膜との界面の面粗さがRMS値で0.1
2nm以下であるSOIウエーハ、並びにSOIウエー
ハを鏡面研磨した後、該表面の自然酸化膜を除去または
該表面に300nm以上の熱酸化膜を形成して該熱酸化
膜を除去し、急速加熱・急速冷却装置を用いて水素10
0%あるいは水素を10%以上含有するアルゴンおよび
/または窒素との混合ガス雰囲気下で熱処理を行なうこ
とを特徴とするSOIウエーハの製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、シリコン単結晶ウ
エーハ中にシリコン酸化膜絶縁層を形成したSOIウエ
ーハおよびSOIウエーハの製造方法に関する。
【0002】
【従来の技術】電気的に絶縁性のあるシリコン酸化膜の
上にシリコン活性層を有するいわゆるSOI(sili
con on Insulator)構造は、デバイス
の高速性、低消費電力性、高耐圧性、耐環境性等に優れ
ており、近年特に注目されている。この様なSOI構造
を有するSOIウエーハの代表的な作製方法として、S
IMOX(Separation by Implat
ed Oxygen)法と貼り合わせ法とがある。
【0003】SIMOX法は、シリコンウエーハの表面
から高濃度の酸素イオン(16+ )を注入してウエーハ
内の所定の深さに高濃度酸素イオン注入層を形成し、こ
れを例えば1100〜1300℃の高温で数時間アニー
ルすることにより、前記高濃度イオン注入層をSOIウ
エーハの埋め込み酸化膜(以下、BOXということがあ
る。)となるSiO2 に変化させる技術であり、均一な
SOI層の厚さが得られるという利点を有するが、SO
I層の結晶性が悪くなるという問題がある。
【0004】一方、貼り合わせ法とは、2枚のシリコン
ウエーハをシリコン酸化膜を介して貼り合せる技術であ
り、例えば特公平5−46086号公報に示されている
様に、少なくとも一方のウエーハに酸化膜を形成し、接
合面に異物を介在させることなく相互に密着させた後、
200〜1200℃の温度で熱処理して結合強度を高め
る方法である。熱処理を行なうことにより結合強度が高
められた貼り合わせウエーハは、その後の研削研磨工程
が可能となるため、素子作製側ウエーハを研削および研
磨により所望の厚さに減厚加工することにより、素子形
成を行なうSOI層を形成することができる。
【0005】このようにして作製された貼り合わせSO
Iウエーハは、SOI層の結晶性に優れ、SOI層直下
に存在する埋め込み酸化膜の信頼性も高いという利点は
あるが、研削および研磨により薄膜化しているため、薄
膜化に時間がかかる上、材料が無駄になり、しかも膜厚
均一性は高々目標膜厚±0.3μm程度しか得られなか
った。このような膜厚均一性に関する貼り合わせ法の問
題点を解決する薄膜化手法として、特開平5−2111
28号公報に開示されているような水素イオン剥離法と
呼ばれる方法が開発された。
【0006】この水素イオン剥離法は、二枚のシリコン
ウエーハのうち少なくとも一方に酸化膜を形成するとと
もに、一方のシリコンウエーハの上面から水素イオンま
たは希ガスイオンの少なくとも一方を注入し、該シリコ
ンウエーハ内部に微小気泡層(封入層)を形成させた
後、該イオン注入面を酸化膜を介して他方のウエーハと
密着させ、その後熱処理(剥離熱処理)を加えて微小気
泡層を劈開面(剥離面)として一方のウエーハを薄膜状
に剥離し、さらに熱処理(結合熱処理)を加えて強固に
結合してSOIウエーハとする技術である。このように
して作製されたSOIウエーハ表面(剥離面)は比較的
良好な鏡面となるが、通常の鏡面研磨ウエーハと同等の
表面粗さを有するSOIウエーハとするためには、タッ
チポリッシュと呼ばれる研磨代の極めて少ない研磨を行
うことが必要となる。
【0007】この方法では、SOI層の均一性が極めて
高いSOIウエーハが比較的容易に得られる上、剥離し
た一方のウエーハを再利用できるので、材料を有効に使
用できるという利点を有する。また、この方法は、酸化
膜を介さずに直接シリコンウエーハ同士を結合すること
もできるし、シリコンウエーハ同士を結合する場合だけ
でなく、シリコンウエーハにイオン注入して、石英、炭
化珪素、アルミナ等の熱膨張係数の異なる絶縁性ウエー
ハと結合する場合にも用いられる。
【0008】ところで、前記SIMOX法により作製さ
れたウエーハにはSOI層の結晶性の問題の他にSOI
層とBOXの界面(以下、SOI/BOX界面というこ
とがある。)の凹凸が大きく、作製されたデバイス特性
にバラツキが出易いという問題もあった。この問題点を
解決する方法として、特開平7−263538号公報に
開示された方法によれば、界面の粗さを示すRMS値
(Root MeanSquare Value:自乗
平均・平方根粗さ)が約2nmのものを約0.85nm
に低減できることが開示されている。
【0009】これに対し貼り合わせ法で作製されたSO
Iウエーハについては、SOI/BOX界面の面粗さが
問題とされることはなかった。これは、貼り合わせSO
Iウエーハは前記のように鏡面研磨された2枚のシリコ
ンウエーハを酸化膜を介して貼り合わせるので、SOI
/BOX界面の面粗さは、使用するシリコンウエーハの
表面粗さに依存し、現在の貼り合わせSOIウエーハの
製造に用いられるシリコンウエーハの表面粗さのレベル
はRMSで0.15nm程度であるため、これを用いて
作製されたSOI/BOX界面もほぼこれと同等のレベ
ルとなり、SIMOXに比べたら相当に優れたレベルだ
からである。
【0010】
【発明が解決しようとする課題】しかし、前記した水素
イオン剥離法等の薄膜化技術の登場により、貼り合わせ
法を用いたSOIウエーハの薄膜化と膜厚均一性が飛躍
的に進歩し、100±10nmの極薄の膜厚を有するS
OI層が十分に可能となった。その結果、従来は問題視
されていなかったSOI層の表面やSOI/BOX界面
の面粗さのレベルが0.15nm程度であっても、SO
I層の膜厚が例えば500nm以下になるとSOIウエ
ーハを用いて作製されるMOSデバイスの酸化膜耐圧や
しきい値電圧あるいはキャリア移動度等の特性にバラツ
キ等が生ずるという悪影響を及ぼすことがわかった。こ
れは、SOI層の膜厚が極めて薄膜化され、かつ均一な
膜厚分布の状態で使用されるようになったので、SOI
層表面の面粗さとSOI/BOX界面の面粗さが膜厚均
一性に及ぼす影響を無視できなくなったことが主な原因
と考えられる。
【0011】そこで、本発明はこのような問題点に鑑み
なされたもので、SOIウエーハを用いて作製されるM
OSデバイスの酸化膜耐圧やしきい値電圧あるいはやキ
ャリア移動度等のデバイス特性のバラツキ等に及ぼす影
響が極めて少ないSOI層表面の面粗さとSOI/BO
X界面の面粗さを有するSOIウエーハとその製造方法
を提供することを目的とする。
【0012】
【課題を解決するための手段】上記課題を解決するため
本発明の請求項1に記載された発明は、SOIウエーハ
のSOI層表面の面粗さがRMS値で0.12nm以下
であることを特徴とするSOIウエーハである。このよ
うに優れたSOI層表面の面粗さを有するSOIウエー
ハは、通常の鏡面研磨ウエーハの面粗さよりも優れたレ
ベルであるから、SOI層表面に形成されるデバイス
も、バラツキの少ない、極めて良好な酸化膜耐圧やしき
い値電圧あるいはキャリア移動度等のデバイス特性を有
するものとすることができる。
【0013】そして本発明の請求項2に記載した発明
は、SOIウエーハのSOI層と埋め込み酸化膜との界
面の面粗さがRMS値で0.12nm以下のSOIウエ
ーハであり、この場合も請求項1と同様に極めてバラツ
キの少ない良好なデバイス特性が得られる。
【0014】さらに、本発明の請求項3に記載した発明
は、SOIウエーハのSOI層表面の面粗さがRMS値
で0.12nm以下であり、かつSOI層と埋め込み酸
化膜との界面の面粗さがRMS値で0.12nm以下の
SOIウエーハである。このように優れたSOI層表面
の面粗さとSOI層と埋め込み酸化膜との界面の面粗さ
を有するSOIウエーハは、通常のSOIウエーハの面
粗さや界面粗さよりも優れたレベルであるから、SOI
層表面に形成されるデバイスに対してより一層効果的に
作用し、バラツキの少ない、極めて良好な酸化膜耐圧や
しきい値電圧あるいはキャリア移動度等のデバイス特性
を有するものとすることができる。
【0015】次に、本発明の請求項4に記載した発明
は、SOIウエーハを鏡面研磨した後、該表面の自然酸
化膜を除去し、急速加熱・急速冷却装置を用いて水素1
00%あるいは水素を10%以上含有するアルゴンおよ
び/または窒素との混合ガス雰囲気下で熱処理を行なう
ことを特徴とするSOIウエーハの製造方法である。こ
のように、SOIウエーハを鏡面研磨した後、該表面の
自然酸化膜を除去し、急速加熱・急速冷却装置を用いて
水素アニール熱処理を行なえば、表面面粗さがRMS値
で0.12nm以下にまで改善されたSOIウエーハを
得ることができる。従って、このSOI層表面にデバイ
スを作製すれば、酸化膜耐圧、しきい値電圧あるいはキ
ャリア移動度等のデバイス特性もバラツキの少ない極め
て良好なものを得ることができる。
【0016】そして、本発明の請求項5に記載した発明
は、SOIウエーハを鏡面研磨した後、該表面に300
nm以上の熱酸化膜を形成し、該熱酸化膜を除去するこ
とを特徴とするSOIウエーハの製造方法である。この
ように、SOIウエーハを鏡面研磨した後、該表面に3
00nm以上の熱酸化膜を形成し、該熱酸化膜を除去す
ることによっても、SOIウエーハの表面粗さを改善す
ることができ、RMS値で0.12nm以下にまで向上
させることができる。
【0017】次に本発明の請求項6に記載した発明は、
シリコンウエーハを鏡面研磨した後、該表面の自然酸化
膜を除去し、急速加熱・急速冷却装置を用いて水素10
0%あるいは水素を10%以上含有するアルゴンおよび
/または窒素との混合ガス雰囲気下で熱処理を行なって
作製したボンドウエーハと、ベースウエーハとをシリコ
ン酸化膜を介して密着させて熱処理を加えた後、該ボン
ドウエーハを薄膜化することを特徴とするSOIウエー
ハの製造方法である。
【0018】このSOIウエーハの製造方法によれば、
鏡面研磨・自然酸化膜除去・水素アニール熱処理を施し
て表面粗さを向上させたシリコンウエーハをボンドウエ
ーハとして用い、酸化膜を介してベースウエーハと結合
してSOIウエーハを作製しているので、結果的にボン
ドウエーハの表面がSOI層と埋め込み酸化膜との界面
(SOI/BOX界面)になり、該界面の表面粗さが、
RMS値で0.12nm以下にまで改善されたSOIウ
エーハを得ることができる。従って、このSOIウエー
ハにデバイスを形成すれば、極めて良好なデバイス特性
を得ることができる。
【0019】この場合、請求項7に記載したように、前
記シリコン酸化膜をボンドウエーハ表面に形成した熱酸
化膜とすることができる。このようにボンドウエーハ表
面に熱酸化膜を形成してベースウエーハと結合すれば、
水素アニール熱処理による平坦化効果と熱酸化による平
坦化効果との相乗効果によりSOI/BOX界面はより
一層平坦なものとなり、確実にRMS値で0.12nm
以下にまで向上させることができる。
【0020】そして、本発明の請求項8に記載した発明
は、鏡面研磨されたシリコンウエーハからなるボンドウ
エーハの表面に第一の熱酸化膜を形成し、該第一の熱酸
化膜を除去した後、第二の酸化膜を介して該ボンドウエ
ーハとベースウエーハとを密着させて熱処理を加えた
後、該ボンドウエーハを薄膜化することを特徴とするS
OIウエーハの製造方法である。
【0021】このSOIウエーハの製造方法によれば、
鏡面研磨・第一熱酸化膜形成・第一熱酸化膜除去を施し
表面粗さを向上させたシリコンウエーハをボンドウエー
ハとして用い、第二酸化膜を介してベースウエーハと結
合してSOIウエーハを作製しているので、結果的に表
面粗さが改善されたボンドウエーハの表面がSOI層と
埋め込み酸化膜との界面になり、該界面の表面粗さが、
RMS値で0.12nm以下にまで改善されたSOIウ
エーハを得ることができる。従って、このSOIウエー
ハにデバイスを形成すれば、極めて良好なデバイス特性
を得ることができる。
【0022】この場合、請求項9に記載したように、前
記第二の酸化膜を、ボンドウエーハ表面に形成した熱酸
化膜とすることができる。このようにボンドウエーハ表
面に熱酸化膜を形成してベースウエーハと結合すれば、
熱酸化による平坦化効果によりSOI/BOX界面は一
層平坦化され、確実にRMS値で0.12nm以下にま
で向上させることができる。
【0023】次に、本発明の請求項10に記載した発明
は、前記ボンドウエーハを薄膜化することにより作製さ
れたSOIウエーハの表面の自然酸化膜を除去した後、
急速加熱・急速冷却装置を用いて水素100%あるいは
水素を10%以上含有するアルゴンおよび/または窒素
との混合ガス雰囲気下で熱処理を行なうことを特徴とす
るSOIウエーハの製造方法である。
【0024】このSOIウエーハの製造方法によれば、
既にSOI/BOX界面が平坦化されたSOIウエーハ
に対して自然酸化膜除去・水素アニール熱処理を施して
表面粗さを平坦化するので、SOI/BOX界面の平坦
化効果とSOIウエーハ表面粗さの平坦化効果の相乗効
果により、SOI層の膜厚均一性はより一層向上したも
のとすることができると共にこのSOIウエーハにデバ
イスを形成すれば、極めて良好なデバイス特性を得るこ
とができる。
【0025】そして本発明の請求項11に記載した発明
は、前記ボンドウエーハを薄膜化することにより作製さ
れたSOIウエーハの表面に熱酸化膜を形成し、該熱酸
化膜を除去することを特徴とするSOIウエーハの製造
方法である。
【0026】このSOIウエーハの製造方法によれば、
既にSOI/BOX界面が平坦化されたSOIウエーハ
に対して熱酸化膜形成・熱酸化膜除去処理を施して表面
粗さを平坦化するので、SOI/BOX界面の平坦化効
果とSOIウエーハ表面粗さの平坦化効果の相乗効果に
より、SOI層の膜厚均一性はより一層向上したものと
することができると共にこのSOIウエーハにデバイス
を形成すれば、バラツキの少ない極めて良好なデバイス
特性を得ることができる。
【0027】
【発明の実施の形態】以下、本発明の実施の形態を詳細
に説明するが、本発明はこれらに限定されるものではな
い。本発明者らは、SOIウエーハを用いて作製される
MOSデバイスの酸化膜耐圧やしきい値電圧あるいはキ
ャリア移動度等の特性のバラツキ等に悪影響を及ぼすS
OIウエーハ表面およびSOI/BOX界面の面粗さを
改善するため、実験的に検討した結果、SOIウエーハ
表面の面粗さについては、SOIウエーハを鏡面研磨し
た後、表面の自然酸化膜を除去し、RTA装置を用い
て、水素100%あるいは水素を10%以上含有するア
ルゴンおよび/または窒素との混合ガス雰囲気下で熱処
理を行なうか、SOIウエーハを鏡面研磨した後、該表
面に300nm以上の熱酸化膜を形成し、該熱酸化膜を
除去すれば、通常の鏡面研磨面よりも面粗さが向上する
ことを知見した。
【0028】また、SOI/BOX界面の面粗さについ
ては、貼り合わせSOIウエーハを作製する場合の2枚
の原料ウエーハ(鏡面研磨されたシリコンウエーハ)の
うち、SOI層を形成するウエーハ(ボンドウエーハ)
に対し、上記2種類の工程の内のいずれかの工程を予め
施してから酸化膜を介して支持体となるベースウエーハ
と結合し、ボンドウエーハを薄膜化してSOIウエーハ
に加工すれば、通常の鏡面研磨面の面粗さに比較して優
れた面粗さを有するSOI/BOX界面が得られること
を知見し、本発明を完成させたものである。
【0029】以下、本発明について図面を参照しながら
詳細に説明する。図1は貼り合わせ法により作製したS
OIウエーハ(SOI表面は鏡面研磨面)および鏡面研
磨されたシリコンウエーハ(以下、PWと略記すること
がある)を急速加熱・急速冷却装置(RTA装置、シュ
ティアック マイクロテック インターナショナル社製
SHS−2800型)を用いて、水素25容量%、アル
ゴン75容量%の雰囲気下、1000〜1200℃の温
度で30秒の熱処理を加えた後の表面粗さを測定した結
果を示す。なお、これらのウエーハは、RTA熱処理前
に1%フッ酸水溶液で表面の自然酸化膜を除去したもの
と除去しないものの2種類を用いた。また、表面粗さ測
定は原子間力顕微鏡(デジタルインスツルメント社製、
Nanoscope−II)を用いて2μm角の面積で行
ない、RMS値(自乗平均・平方根値)として表した。
【0030】図1より、ウエーハ表面の自然酸化膜をあ
らかじめ除去してからRTA装置を用いて水素を含む雰
囲気で熱処理すれば、表面粗さは向上し、RMS値で
0.12nm以下、条件次第では0.10nm以下とす
ることができることがわかる。なお、図1の×と+は、
それぞれ熱処理前のSOIウエーハ表面とPW表面の表
面粗さの平均値を示している。
【0031】このような現象の理由は、一般に高温の水
素雰囲気下で熱処理するとSiとSiO2 はエッチング
されるが、そのエッチング速度がSiに比べてSiO2
は非常に遅いので、ウエーハ表面に自然酸化膜のような
不均一な酸化膜が形成されていると、エッチングに部分
的なムラが生ずるため面荒れが発生する。従って、自然
酸化膜を完全に除去した状態で熱処理することにより、
エッチングムラを防ぐことができるのと同時に、シリコ
ン原子のマイグレーションにより、表面をより平坦化す
ることができるものと考えられる。また、予め自然酸化
膜を除去しておくので、1200℃以上の高温の熱処理
を加えることによって自然酸化膜を除去する必要がな
く、比較的低温で熱処理することができるので、スリッ
プ転位の発生や重金属汚染等を回避することも可能とな
る。
【0032】図2は、RTA装置の熱処理雰囲気中の水
素ガス濃度と表面粗さとの関係を表したグラフであり、
表面の自然酸化膜を除去したSOIウエーハおよびPW
に対して、水素とアルゴンの混合雰囲気中の水素ガス濃
度を変えて1100℃、30秒のRTA熱処理を行なっ
た後の表面粗さと水素ガス濃度との関係を示したもので
ある。図2から熱処理後の表面粗さは水素ガス濃度が1
0%未満の場合は熱処理前に比べて極端に悪化するが、
10%以上であれば向上していることがわかる。この理
由は、熱処理雰囲気中の水素濃度が低いとウエーハ表面
のSi原子のマイグレーションが発生しにくくなる一方
で、マイグレーションを発生させる作用のない水素以外
の混合ガス(アルゴン、窒素等)によるエッチング作用
に起因した面粗れが発生し易くなることによるものと思
われる。
【0033】一方、前記したような水素雰囲気下でのR
TA熱処理以外の熱処理でも表面を平坦化することがで
きることがわかった。図3は、前記と同様のSOIウエ
ーハおよびPWに対して、通常のヒーター加熱式の熱処
理炉を用いて、1050℃で水蒸気を含む雰囲気下で厚
さの異なる熱酸化膜を形成し、その熱酸化膜を5%フッ
酸水溶液で除去した後、表面粗さを前記と同様の方法で
測定した結果を示す。
【0034】図3から、酸化膜厚を厚く形成するほど表
面粗さが向上することがわかる。特に酸化膜厚を300
nm以上にすれば、表面粗さはRMS値で約0.12n
m以下にまで改善されていることがわかる。このよう
に、表面粗さが酸化膜形成により改善される理由は、酸
化により発生した格子間シリコンがウエーハ表面に注入
され、表面の原子空孔を埋める作用によるものと思われ
る。従って、酸化膜を厚くすればするほど原子空孔が埋
められるため、表面粗さが改善されるものと解釈でき
る。
【0035】ところで、表面粗さを向上させる前述の2
種類の熱処理はいずれもウエーハの表面を対象にするも
のであり、貼り合わせSOIウエーハのSOI/BOX
界面を対象とはしていない。しかしながら、貼り合わせ
SOIウエーハ用のボンドウエーハとして、上記の方法
を用いて表面粗さを向上させたPWを用い、酸化膜を介
してベースウエーハと結合することによりSOIウエー
ハを作製すれば、結果的に表面粗さが改善されたボンド
ウエーハ表面がSOI/BOX界面になるので、その界
面の表面粗さが向上したSOIウエーハを得ることがで
きる。この場合、ボンドウエーハ表面に熱酸化膜を形成
してベースウエーハと結合すれば、水素雰囲気下の熱処
理による平坦化の効果と熱酸化による平坦化の効果が合
わさり、SOI/BOX界面は一層平坦なものとなる。
【0036】また、水素雰囲気下の熱処理による平坦化
の効果と熱酸化による平坦化の効果を合わせもたせるこ
とは、SOI/BOX界面だけでなくSOI表面にも適
用できる。すなわち、鏡面研磨されたSOIウエーハを
水素雰囲気で熱処理して表面を平坦化し、さらにその表
面を熱酸化してその酸化膜を除去すれば、SOIウエー
ハ表面の表面粗さは一層向上できると共に、熱酸化と酸
化膜除去を必要に応じて繰り返すことにより、表面粗さ
の向上だけでなく、SOI層の膜厚均一性を維持したま
ま更なる薄膜化も可能となる。
【0037】ここで、本発明のシリコンウエーハやSO
Iウエーハを水素アニール熱処理するのに使用する熱処
理装置を説明する。本発明で用いられる急速加熱・急速
冷却装置(RTA装置)ては、熱放射によるランプ加熱
器のような装置を挙げることができる。市販されている
ものとしては、例えばシュティアック マイクロテック
インターナショナル社製、SHS−2800のような
装置を挙げることができ、これらは特別複雑なものでは
なく、高価なものでもない。また、ヒータ加熱式の熱処
理炉としては、東京エレクトロン社製のα−8のような
装置を挙げることができる。
【0038】図5に、本発明で用いたシリコンウエー
ハ、SOIウエーハの急速加熱・急速冷却装置の一例を
示す。図5の熱処理装置10は、石英からなるチャンバ
ー1を有し、このチャンバー1内でウエーハを熱処理す
るようになっている。加熱は、チャンバー1を上下左右
から囲繞するように配置される加熱ランプ2によって行
う。このランプはそれぞれ独立に供給される電力を制御
できるようになっている。
【0039】ガスの排気側は、オートシャッター3が装
備され、外気を封鎖している。オートシャッター3は、
ゲートバルブによって開閉可能に構成される不図示のウ
エーハ挿入口が設けられている。また、オートシャッタ
ー3にはガス排気口が設けられており、炉内雰囲気を調
整できるようになっている。
【0040】そして、ウエーハ8は石英トレイ4に形成
された3点支持部5の上に配置される。トレイ4のガス
導入口側には、石英製のバッファ6が設けられており、
導入ガスがウエーハ8に直接当たるのを防ぐことができ
るようになっている。また、チャンバー1には不図示の
温度測定用特殊窓が設けられており、チャンバー1の外
部に設置されたパイロメータ7により、その特殊窓を通
してウエーハ8の温度を測定することができる。
【0041】以上のような熱処理装置10によって、ウ
エーハ8を急速加熱・急速冷却する処理は次のように行
われる。まず、熱処理装置10に隣接して配置される、
不図示のウエーハハンドリング装置によってウエーハ8
を挿入口からチャンバー1内に入れ、トレイ4上に配置
した後、オートシャッター3を閉める。
【0042】そして、窒素ガスで十分パージした後、雰
囲気ガスを水素100%または水素とArまたは窒素と
の混合ガスに切り替え、加熱ランプ2に電力を供給し、
ウエーハ8を例えば1000〜1300℃の所定の温度
に昇温する。この際、目的の温度になるまでに要する時
間は例えば20秒程度である。次にその温度において所
定時間保持することにより、ウエーハ8に高温熱処理を
加えることができる。所定時間経過し高温熱処理が終了
したなら、ランプの出力を下げウエーハの温度を下げ
る。この降温も例えば20秒程度で行うことができる。
最後に、ウエーハハンドリング装置によってウエーハを
取り出すことにより、水素アニール熱処理を完了する。
【0043】さらに熱処理するウエーハがある場合に
は、次々にウエーハを投入して連続的にRTA処理をす
ることができる。また、RTA装置を用いて熱酸化処理
をする場合は、処理温度、処理ガス雰囲気等を変更すれ
ばよい。
【0044】
【実施例】以下、本発明の実施例と比較例を挙げて説明
するが、本発明はこれらに限定されるものではない。 (実施例および比較例)直径が200mmで片面が鏡面
研磨されたシリコンウエーハ(PW)をボンドウエーハ
用とベースウエーハ用に6枚ずつ用意し、これら12枚
のウエーハを用いて図4の製造工程に従い、6組の貼り
合わせSOIウエーハを作製した。
【0045】図4のフロー図における各工程の詳細な製
造条件は下記の通りである。 [1]ボンドウエーハ熱処理工程、 1%フッ酸水溶液により自然酸化膜を除去したボンドウ
エーハに対して、下記(a)または(b)の工程を行な
う。 (a)RTA装置(SHS−2800)を使用し、水素
25容量%、アルゴン75容量%の雰囲気下、1100
℃、30秒間の熱処理を行う。 (b)ヒーター加熱式の熱処理炉にて、水蒸気含有雰囲
気下、1050℃で熱処理し、約300nmの熱酸化膜
を形成後、5%HF水溶液により熱酸化膜を除去する。
【0046】[2]水素イオン注入工程、 水素イオン注入前の酸化膜厚(埋め込み酸化膜厚):1
00nmの熱酸化膜を形成する。 水素イオン注入条件(剥離層の形成):H+ イオン、4
5keV、8×10 16atoms/cm2 。 [3]剥離熱処理工程、 窒素雰囲気下、500℃、30分間の熱処理を行う。 [4]結合熱処理工程、 窒素雰囲気下、1100℃、120分間の熱処理を施
す。 [5]タッチポリッシュ工程、 研磨代:約10nm。 これにより、SOI層が、280±5nmの膜厚と面内
バラツキを有するSOIウエーハが作製される。 [6]SOI層熱処理工程、 (a)RTA装置(SHS−2800)を用い、水素2
5容量%、アルゴン75容量%の雰囲気下、1100
℃、30秒間の熱処理を行う。 (b)ヒーター加熱式の熱処理炉にて、水蒸気含有雰囲
気下、1050℃で熱処理し、約300nmの熱酸化膜
を形成後、5%HF水溶液により熱酸化膜を除去する。
【0047】図4のSOIウエーハの製造工程におい
て、ボンドウエーハ熱処理とSOI熱処理の組み合わせ
を表1に記載したように設定することで、製造条件の異
なる6組のSOIウエーハ(実施例1〜5、比較例1)
を作製した。そして、これらのSOIウエーハのSOI
層の表面粗さとSOI/BOX界面粗さ(2μm角のR
MS値)をAFM(原子間力顕微鏡)により測定した結
果を表1に示した。なお、SOI/BOX界面粗さの測
定は、SOI層をTMAH(テトラメチルアンモニウム
ハイドライド)溶液によりエッチング除去した後、露出
したBOX面の表面粗さを測定することにより評価し
た。
【0048】
【表1】
【0049】表1のSOI層表面粗さとSOI/BOX
界面粗さの結果から、本発明によれば、SOI層表面粗
さおよび/またはSOI/BOX界面粗さがRMS値で
0.12nm以下となるSOIウエーハを得ることがで
きることがわかる。すなわちMOSデバイス用SOIウ
エーハとして、MOSデバイスの酸化膜耐圧やしきい値
電圧あるいはやキャリア移動度等の特性のバラツキ等を
極めて少なくすることができるSOIウエーハとその製
造方法を提供することができる。
【0050】なお、本発明は、上記実施形態に限定され
るものではない。上記実施形態は、例示であり、本発明
の特許請求の範囲に記載された技術的思想と実質的に同
一な構成を有し、同様な作用効果を奏するものは、いか
なるものであっても本発明の技術的範囲に包含される。
【0051】例えば、本発明の実施形態では、直径20
0mm(8インチ)のシリコン単結晶ウエーハからSO
Iウエーハを製造しているが、近年の250mm(10
インチ)〜400mm(16インチ)あるいはそれ以上
の大直径化にも十分対応することができる。また、上記
では、RTA熱処理あるいは酸化膜の形成除去をボンド
ウエーハにのみ行う場合を例示したが、ベースウエーハ
にも行ってよい。
【0052】
【発明の効果】以上詳述したように、本発明によれば、
SOIウエーハの表面粗さおよび/またはSOI/BO
X界面粗さがRMS値で0.12nm以下となる高品質
のSOIウエーハを容易に低コストで作製することがで
きる。従って、本発明のSOIウエーハを用いてMOS
デバイスを作製すれば、酸化膜耐圧、しきい値電圧ある
いはキャリア移動度等のデバイス特性のバラツキ等が極
めて少ない高品質のMOSデバイスを提供することがで
きる。
【図面の簡単な説明】
【図1】水素アニール熱処理における熱処理温度と表面
粗さの関係を示した結果図である。
【図2】水素アニール熱処理における水素ガス濃度と表
面粗さの関係を示した結果図である。
【図3】熱酸化膜厚と表面粗さの関係を示した結果図で
ある。
【図4】本発明のSOIウエーハの製造工程の一例を示
すフロー図である。
【図5】本発明で使用する急速加熱・急速冷却装置の一
例を示す概略図である。
【符号の説明】
1…チャンバー、 2…加熱ランプ、 3…オートシャ
ッター、4…石英トレイ、 5…3点支持部、 6…バ
ッファ、7…パイロメータ、8…ウエーハ、10…熱処
理装置。
フロントページの続き (72)発明者 小林 徳弘 群馬県安中市磯部2丁目13番1号 信越半 導体株式会社半導体磯部研究所内 (72)発明者 秋山 昌次 群馬県安中市磯部2丁目13番1号 信越半 導体株式会社半導体磯部研究所内

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 SOIウエーハのSOI層表面の面粗さ
    がRMS値で0.12nm以下であることを特徴とする
    SOIウエーハ。
  2. 【請求項2】 SOIウエーハのSOI層と埋め込み酸
    化膜との界面の面粗さがRMS値で0.12nm以下で
    あることを特徴とするSOIウエーハ。
  3. 【請求項3】 SOIウエーハのSOI層表面の面粗さ
    がRMS値で0.12nm以下であり、かつSOI層と
    埋め込み酸化膜との界面の面粗さがRMS値で0.12
    nm以下であることを特徴とするSOIウエーハ。
  4. 【請求項4】 SOIウエーハを鏡面研磨した後、該表
    面の自然酸化膜を除去し、急速加熱・急速冷却装置を用
    いて水素100%あるいは水素を10%以上含有するア
    ルゴンおよび/または窒素との混合ガス雰囲気下で熱処
    理を行なうことを特徴とするSOIウエーハの製造方
    法。
  5. 【請求項5】 SOIウエーハを鏡面研磨した後、該表
    面に300nm以上の熱酸化膜を形成し、該熱酸化膜を
    除去することを特徴とするSOIウエーハの製造方法。
  6. 【請求項6】 シリコンウエーハを鏡面研磨した後、該
    表面の自然酸化膜を除去し、急速加熱・急速冷却装置を
    用いて水素100%あるいは水素を10%以上含有する
    アルゴンおよび/または窒素との混合ガス雰囲気下で熱
    処理を行なって作製したボンドウエーハと、ベースウエ
    ーハとをシリコン酸化膜を介して密着させて熱処理を加
    えた後、該ボンドウエーハを薄膜化することを特徴とす
    るSOIウエーハの製造方法。
  7. 【請求項7】 前記シリコン酸化膜はボンドウエーハ表
    面に形成した熱酸化膜であることを特徴とする請求項6
    に記載したSOIウエーハの製造方法。
  8. 【請求項8】 鏡面研磨されたシリコンウエーハからな
    るボンドウエーハの表面に第一の熱酸化膜を形成し、該
    第一の熱酸化膜を除去した後、第二の酸化膜を介して該
    ボンドウエーハとベースウエーハとを密着させて熱処理
    を加えた後、該ボンドウエーハを薄膜化することを特徴
    とするSOIウエーハの製造方法。
  9. 【請求項9】 前記第二の酸化膜はボンドウエーハ表面
    に熱酸化膜を形成することを特徴とする請求項8に記載
    のSOIウエーハの製造方法。
  10. 【請求項10】 前記ボンドウエーハを薄膜化すること
    により作製されたSOIウエーハの表面の自然酸化膜を
    除去した後、急速加熱・急速冷却装置を用いて水素10
    0%あるいは水素を10%以上含有するアルゴンおよび
    /または窒素との混合ガス雰囲気下で熱処理を行なうこ
    とを特徴とする請求項6ないし請求項9のいずれか1項
    に記載のSOIウエーハの製造方法。
  11. 【請求項11】 前記ボンドウエーハを薄膜化すること
    により作製されたSOIウエーハの表面に熱酸化膜を形
    成し、該熱酸化膜を除去することを特徴とする請求項6
    ないし請求項9のいずれか1項に記載のSOIウエーハ
    の製造方法。
JP10269899A 1999-04-09 1999-04-09 Soiウエーハおよびsoiウエーハの製造方法 Expired - Fee Related JP3911901B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP10269899A JP3911901B2 (ja) 1999-04-09 1999-04-09 Soiウエーハおよびsoiウエーハの製造方法
KR1020007013961A KR100688629B1 (ko) 1999-04-09 2000-03-31 Soi웨이퍼 및 그 제조방법
US09/701,280 US6461939B1 (en) 1999-04-09 2000-03-31 SOI wafers and methods for producing SOI wafer
EP11008509A EP2413352A3 (en) 1999-04-09 2000-03-31 Soi wafer and method for producing soi wafer
PCT/JP2000/002074 WO2000062343A1 (en) 1999-04-09 2000-03-31 Soi wafer and method for producing soi wafer
EP00913020A EP1100127A4 (en) 1999-04-09 2000-03-31 SILICON-ON-INSULATOR WASHER AND THEIR PRODUCTION METHOD
TW89106452A TW575902B (en) 1999-04-09 2000-04-07 SOI wafer and manufacturing method of SOI wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10269899A JP3911901B2 (ja) 1999-04-09 1999-04-09 Soiウエーハおよびsoiウエーハの製造方法

Publications (2)

Publication Number Publication Date
JP2000294470A true JP2000294470A (ja) 2000-10-20
JP3911901B2 JP3911901B2 (ja) 2007-05-09

Family

ID=14334489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10269899A Expired - Fee Related JP3911901B2 (ja) 1999-04-09 1999-04-09 Soiウエーハおよびsoiウエーハの製造方法

Country Status (6)

Country Link
US (1) US6461939B1 (ja)
EP (2) EP1100127A4 (ja)
JP (1) JP3911901B2 (ja)
KR (1) KR100688629B1 (ja)
TW (1) TW575902B (ja)
WO (1) WO2000062343A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347526A (ja) * 2002-05-02 2003-12-05 Soi Tec Silicon On Insulator Technologies 材料の二層を剥離する方法
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ
JP2005005674A (ja) * 2003-05-21 2005-01-06 Canon Inc 基板製造方法及び基板処理装置
JP2006508533A (ja) * 2002-11-27 2006-03-09 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ 半導体ウエハのアニール方法及び装置
JP2007149907A (ja) * 2005-11-28 2007-06-14 Sumco Corp 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
WO2007086442A1 (ja) * 2006-01-27 2007-08-02 F.T.L. Co., Ltd. Soiウェーハの製造方法
US7256104B2 (en) 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
KR100765639B1 (ko) * 2006-07-03 2007-10-10 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 웨이퍼의 표면 거칠기 개선 방법
JP2008021971A (ja) * 2006-07-11 2008-01-31 Soi Tec Silicon On Insulator Technologies 電子工学、光学または光電子工学に使用される2つの基板を直接接合する方法
US7407866B2 (en) 2003-01-23 2008-08-05 Shin-Etsu Handotai Co., Ltd. Soi wafer and a method for producing the same
WO2008105136A1 (ja) * 2007-02-26 2008-09-04 Shin-Etsu Handotai Co., Ltd. シリコン単結晶ウエーハの製造方法
JP2008300660A (ja) * 2007-05-31 2008-12-11 Shin Etsu Chem Co Ltd Soiウエーハの製造方法
JP2017220503A (ja) * 2016-06-06 2017-12-14 信越半導体株式会社 貼り合わせsoiウェーハの製造方法
JP2019501523A (ja) * 2015-11-20 2019-01-17 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. 滑らかな半導体表面の製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717212B2 (en) * 2001-06-12 2004-04-06 Advanced Micro Devices, Inc. Leaky, thermally conductive insulator material (LTCIM) in semiconductor-on-insulator (SOI) structure
FR2827078B1 (fr) * 2001-07-04 2005-02-04 Soitec Silicon On Insulator Procede de diminution de rugosite de surface
JP3808763B2 (ja) * 2001-12-14 2006-08-16 株式会社東芝 半導体メモリ装置およびその製造方法
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ
FR2874455B1 (fr) * 2004-08-19 2008-02-08 Soitec Silicon On Insulator Traitement thermique avant collage de deux plaquettes
KR100465527B1 (ko) * 2002-11-21 2005-01-13 주식회사 실트론 Soi 웨이퍼의 결함 제거 및 표면 경면화 방법
US7190051B2 (en) * 2003-01-17 2007-03-13 Second Sight Medical Products, Inc. Chip level hermetic and biocompatible electronics package using SOI wafers
FR2858715B1 (fr) 2003-08-04 2005-12-30 Soitec Silicon On Insulator Procede de detachement de couche de semiconducteur
JP4830290B2 (ja) 2004-11-30 2011-12-07 信越半導体株式会社 直接接合ウェーハの製造方法
JP4876442B2 (ja) * 2005-06-13 2012-02-15 株式会社Sumco Simoxウェーハの製造方法およびsimoxウェーハ
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator
JP5061489B2 (ja) * 2006-04-05 2012-10-31 株式会社Sumco Simoxウェーハの製造方法
US7575988B2 (en) * 2006-07-11 2009-08-18 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating a hybrid substrate
FR2903809B1 (fr) 2006-07-13 2008-10-17 Soitec Silicon On Insulator Traitement thermique de stabilisation d'interface e collage.
EP2075830A3 (en) * 2007-10-11 2011-01-19 Sumco Corporation Method for producing bonded wafer
CN101981654B (zh) * 2008-04-01 2012-11-21 信越化学工业株式会社 Soi基板的制造方法
CN103311110B (zh) * 2012-03-12 2016-08-31 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法,晶体管的形成方法
CN113284797B (zh) 2020-02-20 2022-10-18 长鑫存储技术有限公司 半导体存储器的制作方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6050970A (ja) 1983-08-31 1985-03-22 Toshiba Corp 半導体圧力変換器
JP2766992B2 (ja) 1989-07-14 1998-06-18 富士通株式会社 半導体装置の製造方法
JPH03109731A (ja) * 1989-09-25 1991-05-09 Seiko Instr Inc 半導体基板の製造方法
JP2801704B2 (ja) 1989-12-11 1998-09-21 株式会社東芝 半導体基板の製造方法
JP2850502B2 (ja) 1990-07-20 1999-01-27 富士通株式会社 Soi基板の製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH05205987A (ja) 1992-01-29 1993-08-13 Fujitsu Ltd 半導体装置の製造方法
JP2994837B2 (ja) * 1992-01-31 1999-12-27 キヤノン株式会社 半導体基板の平坦化方法、半導体基板の作製方法、及び半導体基板
EP0553852B1 (en) 1992-01-30 2003-08-20 Canon Kabushiki Kaisha Process for producing semiconductor substrate
JPH06112451A (ja) * 1992-09-29 1994-04-22 Nagano Denshi Kogyo Kk Soi基板の製造方法
JPH0750234A (ja) 1993-08-04 1995-02-21 Komatsu Electron Metals Co Ltd 半導体ウェーハ製造装置および製造方法
JPH07183477A (ja) * 1993-12-22 1995-07-21 Nec Corp 半導体基板の製造方法
JPH07220987A (ja) * 1994-01-28 1995-08-18 Nippon Telegr & Teleph Corp <Ntt> 単結晶Si基板とその製造方法
JP3036619B2 (ja) 1994-03-23 2000-04-24 コマツ電子金属株式会社 Soi基板の製造方法およびsoi基板
JPH07283382A (ja) * 1994-04-12 1995-10-27 Sony Corp シリコン基板のはり合わせ方法
JPH08330198A (ja) 1995-05-29 1996-12-13 Toshiba Microelectron Corp 半導体装置の製造方法
JPH1084101A (ja) 1996-09-06 1998-03-31 Shin Etsu Handotai Co Ltd Soi基板の作製方法およびsoi基板
JP2933050B2 (ja) * 1997-02-03 1999-08-09 サンケン電気株式会社 半導体基体及び半導体装置の製造方法
JPH10275905A (ja) 1997-03-31 1998-10-13 Mitsubishi Electric Corp シリコンウェーハの製造方法およびシリコンウェーハ
US6191007B1 (en) * 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6171982B1 (en) 1997-12-26 2001-01-09 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
FR2777115B1 (fr) * 1998-04-07 2001-07-13 Commissariat Energie Atomique Procede de traitement de substrats semi-conducteurs et structures obtenues par ce procede
JP3500063B2 (ja) 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3746153B2 (ja) * 1998-06-09 2006-02-15 信越半導体株式会社 シリコンウエーハの熱処理方法
JP2000114501A (ja) 1998-10-01 2000-04-21 Komatsu Electronic Metals Co Ltd Soiウェハの製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347526A (ja) * 2002-05-02 2003-12-05 Soi Tec Silicon On Insulator Technologies 材料の二層を剥離する方法
JP2006508533A (ja) * 2002-11-27 2006-03-09 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ 半導体ウエハのアニール方法及び装置
US7407866B2 (en) 2003-01-23 2008-08-05 Shin-Etsu Handotai Co., Ltd. Soi wafer and a method for producing the same
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ
JP2005005674A (ja) * 2003-05-21 2005-01-06 Canon Inc 基板製造方法及び基板処理装置
US7256104B2 (en) 2003-05-21 2007-08-14 Canon Kabushiki Kaisha Substrate manufacturing method and substrate processing apparatus
JP2007149907A (ja) * 2005-11-28 2007-06-14 Sumco Corp 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ
WO2007086442A1 (ja) * 2006-01-27 2007-08-02 F.T.L. Co., Ltd. Soiウェーハの製造方法
KR100765639B1 (ko) * 2006-07-03 2007-10-10 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 웨이퍼의 표면 거칠기 개선 방법
JP2008021971A (ja) * 2006-07-11 2008-01-31 Soi Tec Silicon On Insulator Technologies 電子工学、光学または光電子工学に使用される2つの基板を直接接合する方法
WO2008105136A1 (ja) * 2007-02-26 2008-09-04 Shin-Etsu Handotai Co., Ltd. シリコン単結晶ウエーハの製造方法
JP2008207991A (ja) * 2007-02-26 2008-09-11 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
US8187954B2 (en) 2007-02-26 2012-05-29 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon single crystal wafer
KR101416094B1 (ko) * 2007-02-26 2014-07-08 신에쯔 한도타이 가부시키가이샤 실리콘 단결정 웨이퍼의 제조방법
JP2008300660A (ja) * 2007-05-31 2008-12-11 Shin Etsu Chem Co Ltd Soiウエーハの製造方法
JP2019501523A (ja) * 2015-11-20 2019-01-17 グローバルウェーハズ カンパニー リミテッドGlobalWafers Co.,Ltd. 滑らかな半導体表面の製造方法
US10818539B2 (en) 2015-11-20 2020-10-27 Globalwafers Co., Ltd. Manufacturing method of smoothing a semiconductor surface
JP2017220503A (ja) * 2016-06-06 2017-12-14 信越半導体株式会社 貼り合わせsoiウェーハの製造方法

Also Published As

Publication number Publication date
EP2413352A2 (en) 2012-02-01
EP2413352A3 (en) 2012-03-07
EP1100127A1 (en) 2001-05-16
US6461939B1 (en) 2002-10-08
EP1100127A4 (en) 2002-04-24
TW575902B (en) 2004-02-11
KR100688629B1 (ko) 2007-03-09
JP3911901B2 (ja) 2007-05-09
WO2000062343A1 (en) 2000-10-19
KR20010025120A (ko) 2001-03-26

Similar Documents

Publication Publication Date Title
JP3911901B2 (ja) Soiウエーハおよびsoiウエーハの製造方法
KR100587997B1 (ko) 반도체 재료의 필름 또는 층, 및 그 필름 또는 층의제조방법
JP3036619B2 (ja) Soi基板の製造方法およびsoi基板
US6372609B1 (en) Method of Fabricating SOI wafer by hydrogen ION delamination method and SOI wafer fabricated by the method
US8173521B2 (en) Method for manufacturing bonded wafer
US8236667B2 (en) Silicon on insulator (SOI) wafer and process for producing same
JP3900741B2 (ja) Soiウェーハの製造方法
EP1780794A1 (en) Method for manufacturing bonded wafer
JP4552856B2 (ja) Soiウェーハの作製方法
JPH11307472A (ja) 水素イオン剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
CN104115255B (zh) 贴合soi晶片的制造方法
JP2002231910A (ja) Soiウェハの製造方法及びsoiウェハ
JP2006216826A (ja) Soiウェーハの製造方法
JP2001274368A (ja) 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ
US7863158B2 (en) Treatment for bonding interface stabilization
KR20100027947A (ko) 감소된 secco 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
US20070117350A1 (en) Strained silicon on insulator (ssoi) with layer transfer from oxidized donor
JP2003224247A (ja) Soiウエーハ及びsoiウエーハの製造方法
JPH10242154A (ja) 薄膜半導体基板の表面処理方法
TWI549192B (zh) Method of manufacturing wafers
JP4379927B2 (ja) Soiウエーハの製造方法およびsoiウエーハ
JP2004031715A (ja) Soiウエーハの製造方法及びsoiウエーハ
JPH0964319A (ja) Soi基板およびその製造方法
JP4239676B2 (ja) Soiウェーハおよびその製造方法
JP4624812B2 (ja) Soiウエーハの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060928

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061212

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070122

R150 Certificate of patent or registration of utility model

Ref document number: 3911901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100209

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100209

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100209

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110209

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120209

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130209

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140209

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees