JPH11214389A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11214389A JPH11214389A JP10011285A JP1128598A JPH11214389A JP H11214389 A JPH11214389 A JP H11214389A JP 10011285 A JP10011285 A JP 10011285A JP 1128598 A JP1128598 A JP 1128598A JP H11214389 A JPH11214389 A JP H11214389A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum wiring
- forming
- opening
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】近年の半導体装置においてはその構造が複雑化
しており、絶縁膜層が多層化しているため、パッド開口
部の深さと開口部の深さとの段差が著しくなってきてい
る。これにより、開口部の形成に際し、Ｆｕｓｅ上の絶
縁膜の残膜の膜厚の制御が困難になってきている。 【解決手段】上記課題を解決するため、本願発明は、上
面から所定の深さにＦｕｓｅ２１を有する第一のＴＥＯ
Ｓ膜２２上にアルミ配線２４を形成する工程と、前記ア
ルミ配線２４上及び前記第一のＴＥＯＳ膜２２上に第二
のＴＥＯＳ膜２５を形成する工程と、前記第二のＴＥＯ
Ｓ膜２５上の所定の位置から前記アルミ配線２４上にパ
ッド開口部３３を形成する工程と、前記パッド開口部３
３内にエッチングストッパーを形成する工程と、前記第
二のＴＥＯＳ膜２５上の所定の位置から前記Ｆｕｓｅ２
１上の所定の位置まで開口部３５を形成する工程と、前
記エッチングストッパーを除去する工程とからなること
を特徴とする。
しており、絶縁膜層が多層化しているため、パッド開口
部の深さと開口部の深さとの段差が著しくなってきてい
る。これにより、開口部の形成に際し、Ｆｕｓｅ上の絶
縁膜の残膜の膜厚の制御が困難になってきている。 【解決手段】上記課題を解決するため、本願発明は、上
面から所定の深さにＦｕｓｅ２１を有する第一のＴＥＯ
Ｓ膜２２上にアルミ配線２４を形成する工程と、前記ア
ルミ配線２４上及び前記第一のＴＥＯＳ膜２２上に第二
のＴＥＯＳ膜２５を形成する工程と、前記第二のＴＥＯ
Ｓ膜２５上の所定の位置から前記アルミ配線２４上にパ
ッド開口部３３を形成する工程と、前記パッド開口部３
３内にエッチングストッパーを形成する工程と、前記第
二のＴＥＯＳ膜２５上の所定の位置から前記Ｆｕｓｅ２
１上の所定の位置まで開口部３５を形成する工程と、前
記エッチングストッパーを除去する工程とからなること
を特徴とする。
Description
【０００１】
【発明の属する技術分野】本願発明は、半導体装置の絶
縁膜加工に関するもので、特にＦｕｓｅ上絶縁膜加工方
法に関する。
縁膜加工に関するもので、特にＦｕｓｅ上絶縁膜加工方
法に関する。
【０００２】
【従来の技術】半導体装置の絶縁膜加工方法に関する従
来の技術について図面を参酌しながら説明する。まず、
図１に示したような半導体装置を考える。即ち、以下の
工程により形成される半導体装置である。ここでは、最
下層にアルミ配線１６を形成し、そのうちの一つをＦｕ
ｓｅ１として用いる。次にプラズマＣＶＤ法を用いて、
アルミ配線１６及びＦｕｓｅ１の上面に絶縁膜、例えば
ＴＥＯＳ膜２を形成する。次に、ＴＥＯＳ膜２の上面に
所定の形状にパターニングされた図示していないレジス
トをマスクとして異方性エッチング法、例えばＲＩＥ法
によりＴＥＯＳ膜２の上面からアルミ配線１６までＴＥ
ＯＳ膜２を除去する。そして、レジストをアッシング法
を用いて除去した後、スパッタ法又はＣＶＤ法を用い
て、ＴＥＯＳ膜が除去された部分に導電膜３を形成す
る。このアルミ配線を形成する工程から導電膜を形成す
る工程までを数回、例えば３回繰り返し、アルミ配線
４、さらに上の層にアルミ配線７、アルミ配線１０と重
ねていく。また、アルミ配線１６は導電膜３を介してア
ルミ配線４と電気的に接続され、アルミ配線４は導電膜
６を介してアルミ配線７と電気的に接続され、アルミ配
線７は導電膜９を介してアルミ配線１０と電気的に接続
されている。次に、アルミ配線１０及びＴＥＯＳ膜８の
上面に、プラズマＣＶＤ法を用いて、絶縁膜、例えばＴ
ＥＯＳ膜１５を形成し、さらにＴＥＯＳ膜１５の上面
に、プラズマＣＶＤ法を用いて、窒化シリコン膜１１を
形成する。
来の技術について図面を参酌しながら説明する。まず、
図１に示したような半導体装置を考える。即ち、以下の
工程により形成される半導体装置である。ここでは、最
下層にアルミ配線１６を形成し、そのうちの一つをＦｕ
ｓｅ１として用いる。次にプラズマＣＶＤ法を用いて、
アルミ配線１６及びＦｕｓｅ１の上面に絶縁膜、例えば
ＴＥＯＳ膜２を形成する。次に、ＴＥＯＳ膜２の上面に
所定の形状にパターニングされた図示していないレジス
トをマスクとして異方性エッチング法、例えばＲＩＥ法
によりＴＥＯＳ膜２の上面からアルミ配線１６までＴＥ
ＯＳ膜２を除去する。そして、レジストをアッシング法
を用いて除去した後、スパッタ法又はＣＶＤ法を用い
て、ＴＥＯＳ膜が除去された部分に導電膜３を形成す
る。このアルミ配線を形成する工程から導電膜を形成す
る工程までを数回、例えば３回繰り返し、アルミ配線
４、さらに上の層にアルミ配線７、アルミ配線１０と重
ねていく。また、アルミ配線１６は導電膜３を介してア
ルミ配線４と電気的に接続され、アルミ配線４は導電膜
６を介してアルミ配線７と電気的に接続され、アルミ配
線７は導電膜９を介してアルミ配線１０と電気的に接続
されている。次に、アルミ配線１０及びＴＥＯＳ膜８の
上面に、プラズマＣＶＤ法を用いて、絶縁膜、例えばＴ
ＥＯＳ膜１５を形成し、さらにＴＥＯＳ膜１５の上面
に、プラズマＣＶＤ法を用いて、窒化シリコン膜１１を
形成する。
【０００３】次に、図２に示したように、上記方法によ
り形成された半導体装置の最上層膜である窒化シリコン
膜１１の上面にポリイミド樹脂１２を回転塗布法を用い
て塗布し、感光させた後、ウェットエッチング法を用い
て所定の形状にパターニングする。
り形成された半導体装置の最上層膜である窒化シリコン
膜１１の上面にポリイミド樹脂１２を回転塗布法を用い
て塗布し、感光させた後、ウェットエッチング法を用い
て所定の形状にパターニングする。
【０００４】次に、図３に示したように、ポリイミド樹
脂１２をマスクにして異方性エッチング法、例えば、Ｒ
ＩＥ法により窒化シリコン膜１１、ＴＥＯＳ膜１５、
８、５、２を除去していく。この工程により、パッド開
口部１３の形成及び開口部１４の形成を同時に行うこと
となる。このパッド開口部１３は、アルミ配線１０と図
示せぬ外部配線とを電気的に接続するためにワイヤーボ
ンディングをするためのものである。開口部１４は、半
導体装置の加工上、不良回路が生じた場合に、例えばＦ
ｕｓｅ１を溶断して不良回路を電気的に切断するという
ヒューズブロー工程において、Ｆｕｓｅを溶断するため
にレーザーを照射するためのものである。ここで、パッ
ド開口部１３の深さＸは、ポリイミド樹脂１２の上面か
らアルミ配線１０の所定の深さまでである。一方、開口
部１４の深さＹは、ポリイミド樹脂１２の上面からＦｕ
ｓｅ１上のＴＥＯＳ膜２を数百ｎｍ残した高さまでであ
る。
脂１２をマスクにして異方性エッチング法、例えば、Ｒ
ＩＥ法により窒化シリコン膜１１、ＴＥＯＳ膜１５、
８、５、２を除去していく。この工程により、パッド開
口部１３の形成及び開口部１４の形成を同時に行うこと
となる。このパッド開口部１３は、アルミ配線１０と図
示せぬ外部配線とを電気的に接続するためにワイヤーボ
ンディングをするためのものである。開口部１４は、半
導体装置の加工上、不良回路が生じた場合に、例えばＦ
ｕｓｅ１を溶断して不良回路を電気的に切断するという
ヒューズブロー工程において、Ｆｕｓｅを溶断するため
にレーザーを照射するためのものである。ここで、パッ
ド開口部１３の深さＸは、ポリイミド樹脂１２の上面か
らアルミ配線１０の所定の深さまでである。一方、開口
部１４の深さＹは、ポリイミド樹脂１２の上面からＦｕ
ｓｅ１上のＴＥＯＳ膜２を数百ｎｍ残した高さまでであ
る。
【０００５】
【発明が解決しようとする課題】半導体装置の加工上、
不良回路が生じた場合に、所定のヒューズを溶断し、不
良回路を電気的に切断する工程をヒューズブロー工程と
いう。このヒューズブロー工程のためには、ヒューズの
上に形成されたＴＥＯＳ膜２の膜厚を数百ｎｍ程度に制
御する必要がある。ＴＥＯＳ膜２の膜厚がこれ以上厚す
ぎると、レーザーを用いてヒューズを溶断できなくなっ
てしまうからである。
不良回路が生じた場合に、所定のヒューズを溶断し、不
良回路を電気的に切断する工程をヒューズブロー工程と
いう。このヒューズブロー工程のためには、ヒューズの
上に形成されたＴＥＯＳ膜２の膜厚を数百ｎｍ程度に制
御する必要がある。ＴＥＯＳ膜２の膜厚がこれ以上厚す
ぎると、レーザーを用いてヒューズを溶断できなくなっ
てしまうからである。
【０００６】しかし、上記従来の方法によると、パッド
開口部１３及び開口部１４とを同時に形成することとな
る（図３参照）。よって、開口部１４の深さＹを適切に
制御しようとすると、パッド開口部１３の形成におい
て、アルミ配線１０もある程度の深さまで除去されるこ
ととなる（図３参照）。すなわち、パッド開口部１３及
び開口部１４を形成する際に除去する絶縁膜の膜厚がそ
れぞれで異なるため、アルミ配線１０もある程度の深さ
まで除去されることとなるのである（図３参照）。
開口部１３及び開口部１４とを同時に形成することとな
る（図３参照）。よって、開口部１４の深さＹを適切に
制御しようとすると、パッド開口部１３の形成におい
て、アルミ配線１０もある程度の深さまで除去されるこ
ととなる（図３参照）。すなわち、パッド開口部１３及
び開口部１４を形成する際に除去する絶縁膜の膜厚がそ
れぞれで異なるため、アルミ配線１０もある程度の深さ
まで除去されることとなるのである（図３参照）。
【０００７】しかるに、近年の半導体装置においてはそ
の構造が複雑化しており、絶縁膜層が多層化しているた
め、パッド開口部１３の深さＸと開口部１４の深さＹと
の段差が著しくなってきている。これにより、アルミ配
線１０の除去される深さが深くなると断線してしまうこ
とが考えられる。また、アルミ配線１０の除去される深
さが浅くなると、Ｆｕｓｅ１上の絶縁膜の残膜が厚くな
る。これらにより、製品としての信頼性が低下すること
となる。
の構造が複雑化しており、絶縁膜層が多層化しているた
め、パッド開口部１３の深さＸと開口部１４の深さＹと
の段差が著しくなってきている。これにより、アルミ配
線１０の除去される深さが深くなると断線してしまうこ
とが考えられる。また、アルミ配線１０の除去される深
さが浅くなると、Ｆｕｓｅ１上の絶縁膜の残膜が厚くな
る。これらにより、製品としての信頼性が低下すること
となる。
【０００８】本願発明は上述の欠点に鑑みてなされたも
のであり、アルミ配線１０を除去することなくパッド開
口部１３及び開口部１４を形成し、かつ、Ｆｕｓｅ１上
のＴＥＯＳ膜２の残膜の膜厚の制御を容易なものとする
ことを目的とする。
のであり、アルミ配線１０を除去することなくパッド開
口部１３及び開口部１４を形成し、かつ、Ｆｕｓｅ１上
のＴＥＯＳ膜２の残膜の膜厚の制御を容易なものとする
ことを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本願発明は、上面から所定の深さに第一の金属配線
を有する第一の絶縁膜上に第二の金属配線を形成する工
程と、前記第二の金属配線上及び前記第一の絶縁膜上に
第二の絶縁膜を形成する工程と、前記第二の絶縁膜上の
所定の位置から前記第二の金属配線上に第一の開口部を
形成する工程と、前記第一の開口部内にエッチングスト
ッパーを形成する工程と、前記第二の絶縁膜上の所定の
位置から前記第一の金属配線上所定の位置まで第二の開
口部を形成する工程と、前記エッチングストッパーを除
去する工程とからなることを特徴とする。本願発明は上
記の方法を採ることにより、Ｆｕｓｅ１上のＴＥＯＳ膜
２の残膜の膜厚の制御を容易なものとするが可能とな
る。
め、本願発明は、上面から所定の深さに第一の金属配線
を有する第一の絶縁膜上に第二の金属配線を形成する工
程と、前記第二の金属配線上及び前記第一の絶縁膜上に
第二の絶縁膜を形成する工程と、前記第二の絶縁膜上の
所定の位置から前記第二の金属配線上に第一の開口部を
形成する工程と、前記第一の開口部内にエッチングスト
ッパーを形成する工程と、前記第二の絶縁膜上の所定の
位置から前記第一の金属配線上所定の位置まで第二の開
口部を形成する工程と、前記エッチングストッパーを除
去する工程とからなることを特徴とする。本願発明は上
記の方法を採ることにより、Ｆｕｓｅ１上のＴＥＯＳ膜
２の残膜の膜厚の制御を容易なものとするが可能とな
る。
【００１０】
【発明の実施の形態】以下、本願発明の実施の形態につ
いて図面を参酌して説明する。まず、図４に示したよう
な半導体装置を考える。即ち、以下の工程により形成さ
れる半導体装置である。ここでは、最下層にアルミ配線
３７を形成し、そのうちの一つをＦｕｓｅ２１として使
用する。このＦｕｓｅには、膜幅が数千ｎｍ程度、膜厚
が数百ｎｍ程度で、材料としてはアルミ等が用いられ
る。そして、プラズマＣＶＤ法を用いて、アルミ配線３
７及びＦｕｓｅ２１の上面に層間絶縁膜、例えばＴＥＯ
Ｓ膜２２を厚さ数百ｎｍから千数百ｎｍ程度に形成す
る。次に、ＴＥＯＳ膜２２の上面に所定の形状にパター
ニングされた図示していないレジストをマスクとして異
方性エッチング法、例えばＲＩＥ法によりＴＥＯＳ膜２
２の上面からアルミ配線３７の上面までのＴＥＯＳ膜２
２を除去する。そして、レジストをアッシング法を用い
て除去した後、ＴＥＯＳ膜が除去されたところに、スパ
ッタ法を用いてアルミやタングステンからなる導電膜２
３を形成する。このアルミ配線を形成する工程から導電
膜を形成する工程までを数回、例えば３回繰り返し、例
えば、膜幅が数百ｎｍ程度で膜厚が数百ｎｍ程度のアル
ミ配線２４、さらに上の層に膜幅が数百ｎｍ程度で膜厚
が数百ｎｍ程度のアルミ配線２７、膜幅が数μｍ、膜厚
が数μｍ程度のアルミ配線３０を重ねていく。各層は膜
厚数百ｎｍから千数百ｎｍ程度のＴＥＯＳ膜２５、２８
によりそれぞれ形成されている。また、アルミ配線３７
は導電膜２３を介してアルミ配線２４と電気的に接続さ
れており、アルミ配線２４は導電膜２６を介してアルミ
配線２７と電気的に接続されており、アルミ配線２７は
導電膜２９を介してアルミ配線３０と電気的に接続され
ている。次に、ＴＥＯＳ膜２８及びアルミ配線３０の上
面にプラズマＣＶＤ法を用いて、絶縁膜、例えばＴＥＯ
Ｓ膜３６を厚さ数百ｎｍ程度に形成し、さらにＴＥＯＳ
膜３６の上面にプラズマＣＶＤ法を用いて、絶縁膜、例
えば窒化シリコン膜３１を厚さ数百ｎｍ程度に形成す
る。
いて図面を参酌して説明する。まず、図４に示したよう
な半導体装置を考える。即ち、以下の工程により形成さ
れる半導体装置である。ここでは、最下層にアルミ配線
３７を形成し、そのうちの一つをＦｕｓｅ２１として使
用する。このＦｕｓｅには、膜幅が数千ｎｍ程度、膜厚
が数百ｎｍ程度で、材料としてはアルミ等が用いられ
る。そして、プラズマＣＶＤ法を用いて、アルミ配線３
７及びＦｕｓｅ２１の上面に層間絶縁膜、例えばＴＥＯ
Ｓ膜２２を厚さ数百ｎｍから千数百ｎｍ程度に形成す
る。次に、ＴＥＯＳ膜２２の上面に所定の形状にパター
ニングされた図示していないレジストをマスクとして異
方性エッチング法、例えばＲＩＥ法によりＴＥＯＳ膜２
２の上面からアルミ配線３７の上面までのＴＥＯＳ膜２
２を除去する。そして、レジストをアッシング法を用い
て除去した後、ＴＥＯＳ膜が除去されたところに、スパ
ッタ法を用いてアルミやタングステンからなる導電膜２
３を形成する。このアルミ配線を形成する工程から導電
膜を形成する工程までを数回、例えば３回繰り返し、例
えば、膜幅が数百ｎｍ程度で膜厚が数百ｎｍ程度のアル
ミ配線２４、さらに上の層に膜幅が数百ｎｍ程度で膜厚
が数百ｎｍ程度のアルミ配線２７、膜幅が数μｍ、膜厚
が数μｍ程度のアルミ配線３０を重ねていく。各層は膜
厚数百ｎｍから千数百ｎｍ程度のＴＥＯＳ膜２５、２８
によりそれぞれ形成されている。また、アルミ配線３７
は導電膜２３を介してアルミ配線２４と電気的に接続さ
れており、アルミ配線２４は導電膜２６を介してアルミ
配線２７と電気的に接続されており、アルミ配線２７は
導電膜２９を介してアルミ配線３０と電気的に接続され
ている。次に、ＴＥＯＳ膜２８及びアルミ配線３０の上
面にプラズマＣＶＤ法を用いて、絶縁膜、例えばＴＥＯ
Ｓ膜３６を厚さ数百ｎｍ程度に形成し、さらにＴＥＯＳ
膜３６の上面にプラズマＣＶＤ法を用いて、絶縁膜、例
えば窒化シリコン膜３１を厚さ数百ｎｍ程度に形成す
る。
【００１１】ここで、アルミ配線３７を導電膜２３を介
してアルミ配線２４と電気的に接続する工程、及びアル
ミ配線２４を導電膜２６を介してアルミ配線２７と電気
的に接続する工程、並びにアルミ配線２７を導電膜２９
を介してアルミ配線３０と電気的に接続する工程を省略
することも出来る。
してアルミ配線２４と電気的に接続する工程、及びアル
ミ配線２４を導電膜２６を介してアルミ配線２７と電気
的に接続する工程、並びにアルミ配線２７を導電膜２９
を介してアルミ配線３０と電気的に接続する工程を省略
することも出来る。
【００１２】なお、Ｆｕｓｅ２１及び各アルミ配線３
７、２４、２７、３０の上面には、エッチングストッパ
ーとして図示せぬバリアメタルを、また、Ｆｕｓｅ２１
及び各アルミ配線２４、２７、３０の底面には配線の信
頼向上のため、図示せぬバリアメタルを形成しておくこ
とが考えられる。
７、２４、２７、３０の上面には、エッチングストッパ
ーとして図示せぬバリアメタルを、また、Ｆｕｓｅ２１
及び各アルミ配線２４、２７、３０の底面には配線の信
頼向上のため、図示せぬバリアメタルを形成しておくこ
とが考えられる。
【００１３】また、最上層膜における窒化シリコン膜３
１は、外部からの水、可動イオンの進入を防ぐためのも
のであり、ＴＥＯＳ膜３６を用いるのは、窒化シリコン
膜３１のカバーレッジをよくするためである。
１は、外部からの水、可動イオンの進入を防ぐためのも
のであり、ＴＥＯＳ膜３６を用いるのは、窒化シリコン
膜３１のカバーレッジをよくするためである。
【００１４】また、絶縁膜層を複数重ねているところ
を、２層だけとして、ＴＥＯＳ膜２２の上面にＴＥＯＳ
膜３６及び窒化シリコン膜３１を形成しても構わない。
次に、図５に示したように、最上層膜である窒化シリコ
ン膜３１の上面にレジスト３２を回転塗布法を用いて塗
布し、写真蝕刻法を用いて所定の形状にパターニングす
る。
を、２層だけとして、ＴＥＯＳ膜２２の上面にＴＥＯＳ
膜３６及び窒化シリコン膜３１を形成しても構わない。
次に、図５に示したように、最上層膜である窒化シリコ
ン膜３１の上面にレジスト３２を回転塗布法を用いて塗
布し、写真蝕刻法を用いて所定の形状にパターニングす
る。
【００１５】次に、図６に示したように、レジスト３２
をマスクにして異方性エッチング法、例えばＲＩＥ法に
より窒化シリコン膜３１及びＴＥＯＳ膜３６を除去す
る。この工程により、ワイヤーボンディングのためのパ
ッド開口部３３を形成することとなる。ここで、パッド
開口部３３の深さＸは、レジスト３２の上面からアルミ
配線３０の上面までとする。
をマスクにして異方性エッチング法、例えばＲＩＥ法に
より窒化シリコン膜３１及びＴＥＯＳ膜３６を除去す
る。この工程により、ワイヤーボンディングのためのパ
ッド開口部３３を形成することとなる。ここで、パッド
開口部３３の深さＸは、レジスト３２の上面からアルミ
配線３０の上面までとする。
【００１６】次に、図７に示したように、アッシング法
を用いてレジスト３２を除去する。そして、ＣＶＤ法を
用いて、タングステン３４をパッド開口部３３に埋め込
む。ここで、タングステンは後述するように、エッチン
グストッパーとして使用され、タングステンの他、ＴＥ
ＯＳ膜と選択比がとれることと、選択的にアルミ配線３
０上に形成できるという条件を満たすものであれば構わ
ない。なお、このエッチングストッパーとして、選択的
にアルミ配線３０上に形成できないものであっても、Ｃ
ＶＤ法を用いてタングステンをパッド開口部３３内及び
窒化シリコン膜３１上の全面に形成し、そのエッチング
ストッパーが、例えばＣＭＰ法を用いることにより窒化
シリコン膜３１上に残らないようにすることができるも
のであれば構わない。
を用いてレジスト３２を除去する。そして、ＣＶＤ法を
用いて、タングステン３４をパッド開口部３３に埋め込
む。ここで、タングステンは後述するように、エッチン
グストッパーとして使用され、タングステンの他、ＴＥ
ＯＳ膜と選択比がとれることと、選択的にアルミ配線３
０上に形成できるという条件を満たすものであれば構わ
ない。なお、このエッチングストッパーとして、選択的
にアルミ配線３０上に形成できないものであっても、Ｃ
ＶＤ法を用いてタングステンをパッド開口部３３内及び
窒化シリコン膜３１上の全面に形成し、そのエッチング
ストッパーが、例えばＣＭＰ法を用いることにより窒化
シリコン膜３１上に残らないようにすることができるも
のであれば構わない。
【００１７】次に、図８に示したように、窒化シリコン
膜３１上に絶縁膜、例えば、ポリイミド樹脂３４を回転
塗布法を用いて、厚さ数μｍから十数μｍ程度に塗布
し、感光させた後、写真蝕刻法を用いて所定の形状にパ
ターニングする。ここで、ポリイミド樹脂を使用する
と、ポリイミド樹脂はそのまま半導体装置の保護の役割
を果たすことになるので、後の工程でポリイミドを除去
する必要がないという効果を得ることができる。
膜３１上に絶縁膜、例えば、ポリイミド樹脂３４を回転
塗布法を用いて、厚さ数μｍから十数μｍ程度に塗布
し、感光させた後、写真蝕刻法を用いて所定の形状にパ
ターニングする。ここで、ポリイミド樹脂を使用する
と、ポリイミド樹脂はそのまま半導体装置の保護の役割
を果たすことになるので、後の工程でポリイミドを除去
する必要がないという効果を得ることができる。
【００１８】次に、図９に示したように、ポリイミド樹
脂３４をマスクとして、異方性エッチング法、例えばＲ
ＩＥ法を用いて、Ｆｕｓｅ２１上のＴＥＯＳ膜２２を所
望の膜厚だけ残して窒化シリコン膜３１、ＴＥＯＳ膜３
６、２８、２５、２２を除去する。これにより、開口部
３５の形成を行う。この開口部３５は、半導体装置の加
工上、不良回路が生じた場合に、所定のヒューズを溶断
し、不良回路を電気的に切断するヒューズブロー工程の
ためのものである。つまり、ヒューズの上面の膜厚があ
る程度以上に厚くなると、レーザーを用いてヒューズを
溶断できなくなってしまうため、ヒューズの上面の膜厚
を数百ｎｍ程度に制御する必要があるのである。
脂３４をマスクとして、異方性エッチング法、例えばＲ
ＩＥ法を用いて、Ｆｕｓｅ２１上のＴＥＯＳ膜２２を所
望の膜厚だけ残して窒化シリコン膜３１、ＴＥＯＳ膜３
６、２８、２５、２２を除去する。これにより、開口部
３５の形成を行う。この開口部３５は、半導体装置の加
工上、不良回路が生じた場合に、所定のヒューズを溶断
し、不良回路を電気的に切断するヒューズブロー工程の
ためのものである。つまり、ヒューズの上面の膜厚があ
る程度以上に厚くなると、レーザーを用いてヒューズを
溶断できなくなってしまうため、ヒューズの上面の膜厚
を数百ｎｍ程度に制御する必要があるのである。
【００１９】ここで、開口部３５の深さＺは、ポリイミ
ド樹脂３４の上面からＦｕｓｅ２１上のＴＥＯＳ膜２を
数百ｎｍ、例えば１５０ｎｍから２００ｎｍ残した高さ
までである。また、このとき同時にパッド開口部３３で
はタングステン３４が所定の深さまで除去されることと
なる。しかし、タングステン３４はＴＥＯＳ膜と選択比
が十分にとれることから、ほとんど除去されない。
ド樹脂３４の上面からＦｕｓｅ２１上のＴＥＯＳ膜２を
数百ｎｍ、例えば１５０ｎｍから２００ｎｍ残した高さ
までである。また、このとき同時にパッド開口部３３で
はタングステン３４が所定の深さまで除去されることと
なる。しかし、タングステン３４はＴＥＯＳ膜と選択比
が十分にとれることから、ほとんど除去されない。
【００２０】次に、図１０に示したように、パッド開口
部３３内に残存するタングステン３４を過酸化水素液に
て除去する。これにより、アルミ配線３０を除去するこ
となく、半導体装置の絶縁膜加工を行うことが可能とな
る。
部３３内に残存するタングステン３４を過酸化水素液に
て除去する。これにより、アルミ配線３０を除去するこ
となく、半導体装置の絶縁膜加工を行うことが可能とな
る。
【００２１】以上詳述したように、従来では、アルミ配
線を除去しながら開口部の深さを制御していたため、そ
の制御が困難となり、アルミ配線１０の断線を生じるな
ど、信頼性の低下を生じることとなったのに対し（図３
参照）、本願発明によれば、アルミ配線３０を除去する
ことなく開口部３５の深さを制御することが可能となる
( 図１０参照) 。また、ポリイミド樹脂３４をマスク材
として用いることにより、ポリイミド樹脂はそのまま半
導体装置の保護の役割を果たすことになるので、後の工
程でポリイミドを除去する必要がないという効果を得る
ことができる。
線を除去しながら開口部の深さを制御していたため、そ
の制御が困難となり、アルミ配線１０の断線を生じるな
ど、信頼性の低下を生じることとなったのに対し（図３
参照）、本願発明によれば、アルミ配線３０を除去する
ことなく開口部３５の深さを制御することが可能となる
( 図１０参照) 。また、ポリイミド樹脂３４をマスク材
として用いることにより、ポリイミド樹脂はそのまま半
導体装置の保護の役割を果たすことになるので、後の工
程でポリイミドを除去する必要がないという効果を得る
ことができる。
【００２２】
【発明の効果】以上詳述したように、本願発明によれ
ば、最上層絶縁膜加工において、Ｆｕｓｅ上の絶縁膜の
残膜の膜厚の制御を容易なものとするが可能となる。
ば、最上層絶縁膜加工において、Ｆｕｓｅ上の絶縁膜の
残膜の膜厚の制御を容易なものとするが可能となる。
【図１】半導体装置の最上層絶縁膜加工方法についての
従来技術を示す工程断面図。
従来技術を示す工程断面図。
【図２】半導体装置の最上層絶縁膜加工方法についての
従来技術を示す工程断面図。
従来技術を示す工程断面図。
【図３】半導体装置の最上層絶縁膜加工方法についての
従来技術を示す工程断面図。
従来技術を示す工程断面図。
【図４】本願発明の実施の形態を示す工程断面図。
【図５】本願発明の実施の形態を示す工程断面図。
【図６】本願発明の実施の形態を示す工程断面図。
【図７】本願発明の実施の形態を示す工程断面図。
【図８】本願発明の実施の形態を示す工程断面図。
【図９】本願発明の実施の形態を示す工程断面図。
【図１０】本願発明の実施の形態を示す工程断面図。
１・・・・Ｆｕｓｅ ２・・・・ＴＥＯＳ膜 ３・・・・導電膜 ４・・・・アルミ配線 ５・・・・ＴＥＯＳ膜 ６・・・・導電膜 ７・・・・アルミ配線 ８・・・・ＴＥＯＳ膜 ９・・・・導電膜 １０・・・・アルミ配線 １１・・・・窒化シリコン膜 １２・・・・ポリイミド樹脂 １３・・・・パッド開口部 １４・・・・開口部 １５・・・・ＴＥＯＳ膜 １６・・・・アルミ配線 ２１・・・・Ｆｕｓｅ ２２・・・・ＴＥＯＳ膜 ２３・・・・導電膜 ２４・・・・アルミ配線 ２５・・・・ＴＥＯＳ膜 ２６・・・・導電膜 ２７・・・・アルミ配線 ２８・・・・ＴＥＯＳ膜 ２９・・・・導電膜 ３０・・・・アルミ配線 ３１・・・・窒化シリコン膜 ３２・・・・レジスト ３３・・・・パッド開口部 ３４・・・・タングステン ３５・・・・開口部 ３６・・・・ＴＥＯＳ膜 ３７・・・・アルミ配線
Claims (3)
- 【請求項１】 上面から所定の深さに第一の金属配線を
有する第一の絶縁膜上に第二の金属配線を形成する工程
と、 前記第二の金属配線上及び前記第一の絶縁膜上に第二の
絶縁膜を形成する工程と、 前記第二の絶縁膜上の所定の位置から前記第二の金属配
線上に第一の開口部を形成する工程と、 前記第一の開口部内にエッチングストッパーを形成する
工程と、 前記第二の絶縁膜上の所定の位置から前記第一の金属配
線上の所定の位置まで第二の開口部を形成する工程と、 前記エッチングストッパーを除去する工程とからなる半
導体装置の製造方法。 - 【請求項２】 前記第一の金属配線及び前記第二の金属
配線をアルミとし、前記エッチングストッパーをタング
ステンとすることを特徴とする請求項１記載の半導体装
置の製造方法。 - 【請求項３】 前記第一の金属配線及び前記第二の金属
配線をアルミとし、前記エッチングストッパーをタング
ステンとし、前記第一の絶縁膜をＴＥＯＳ膜とし、前記
第二の絶縁膜を窒化シリコン膜とすることを特徴とする
請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10011285A JPH11214389A (ja) | 1998-01-23 | 1998-01-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10011285A JPH11214389A (ja) | 1998-01-23 | 1998-01-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11214389A true JPH11214389A (ja) | 1999-08-06 |
Family
ID=11773735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10011285A Pending JPH11214389A (ja) | 1998-01-23 | 1998-01-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11214389A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100341481B1 (ko) * | 1999-11-15 | 2002-06-21 | 윤종용 | 반도체 장치의 제조방법 |
| US6784516B1 (en) * | 2000-10-06 | 2004-08-31 | International Business Machines Corporation | Insulative cap for laser fusing |
| KR100475136B1 (ko) * | 2000-12-04 | 2005-03-08 | 매그나칩 반도체 유한회사 | 반도체 소자의 콘택 영역 형성 방법 |
| KR100532981B1 (ko) * | 1999-11-05 | 2005-12-02 | 주식회사 하이닉스반도체 | 반도체소자 식각방법 |
| US7692190B2 (en) | 2005-05-17 | 2010-04-06 | Nec Electronics Corporation | Semiconductor device |
| US8148798B2 (en) | 2006-03-08 | 2012-04-03 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
| JP2017069436A (ja) * | 2015-09-30 | 2017-04-06 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置の製造方法 |
-
1998
- 1998-01-23 JP JP10011285A patent/JPH11214389A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100532981B1 (ko) * | 1999-11-05 | 2005-12-02 | 주식회사 하이닉스반도체 | 반도체소자 식각방법 |
| KR100341481B1 (ko) * | 1999-11-15 | 2002-06-21 | 윤종용 | 반도체 장치의 제조방법 |
| US6784516B1 (en) * | 2000-10-06 | 2004-08-31 | International Business Machines Corporation | Insulative cap for laser fusing |
| US6946379B2 (en) | 2000-10-06 | 2005-09-20 | International Business Machines Corporation | Insulative cap for laser fusing |
| KR100475136B1 (ko) * | 2000-12-04 | 2005-03-08 | 매그나칩 반도체 유한회사 | 반도체 소자의 콘택 영역 형성 방법 |
| US7692190B2 (en) | 2005-05-17 | 2010-04-06 | Nec Electronics Corporation | Semiconductor device |
| US8148798B2 (en) | 2006-03-08 | 2012-04-03 | Fujitsu Semiconductor Limited | Semiconductor device and method for manufacturing the same |
| JP2017069436A (ja) * | 2015-09-30 | 2017-04-06 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470793A (en) | Method of via formation for the multilevel interconnect integrated circuits | |
| US4536949A (en) | Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse | |
| CN100378982C (zh) | 利用多层布线防止低介电常数膜剥离的半导体器件 | |
| JP5038612B2 (ja) | 半導体装置 | |
| US6989577B2 (en) | Semiconductor device having multiple insulation layers | |
| KR100699865B1 (ko) | 화학기계적 연마를 이용한 자기 정렬 콘택 패드 형성 방법 | |
| JPH1117005A (ja) | 半導体装置及びその製造方法 | |
| US20070042600A1 (en) | Method for fabricating semiconductor device | |
| US20080315355A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4717972B2 (ja) | 集積回路の製造方法 | |
| US8722527B2 (en) | Integrated circuit manufacturing method and integrated circuit | |
| JPH10163198A (ja) | 半導体装置およびその製造方法 | |
| JPH10150103A (ja) | 半導体装置の製造方法 | |
| JPH08306780A (ja) | 半導体装置の製造方法 | |
| JP2001196380A (ja) | 半導体装置およびその製造方法 | |
| KR20010065145A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2000357743A (ja) | 半導体装置およびその製造方法 | |
| JP2797929B2 (ja) | 半導体装置 | |
| KR100246101B1 (ko) | 반도체 장치의 다층 금속 배선 구조 및 그 형성 방법 | |
| JPH1187522A (ja) | 半導体装置の製造方法 | |
| KR20030048870A (ko) | 반도체 장치 제조 방법 | |
| JP2007073808A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100887019B1 (ko) | 다중 오버레이 마크를 갖는 마스크 | |
| JP2005101287A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2002083867A (ja) | 半導体装置及びその製造方法 |