JPH11214540A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11214540A JPH11214540A JP10009866A JP986698A JPH11214540A JP H11214540 A JPH11214540 A JP H11214540A JP 10009866 A JP10009866 A JP 10009866A JP 986698 A JP986698 A JP 986698A JP H11214540 A JPH11214540 A JP H11214540A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- semiconductor device
- insulating film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】信頼性の高いトンネル酸化膜、もしくはゲート
絶縁膜を持つ半導体装置を提供する。 【解決手段】ゲート電極になる多結晶シリコン膜をゲー
ト絶縁膜（もしくは、トンネル酸化膜）上に形成した
後、ＡｒやＧａ等をイオン注入法で、前記多結晶シリコ
ン膜に注入し、前記多結晶シリコン膜を、アモルファス
シリコン化する。 【効果】トンネル酸化膜のＱｂｄ特性（許容通過電荷
量）が向上し、ゲート絶縁膜については、ＴＤＤＢ特性
が向上する。
絶縁膜を持つ半導体装置を提供する。 【解決手段】ゲート電極になる多結晶シリコン膜をゲー
ト絶縁膜（もしくは、トンネル酸化膜）上に形成した
後、ＡｒやＧａ等をイオン注入法で、前記多結晶シリコ
ン膜に注入し、前記多結晶シリコン膜を、アモルファス
シリコン化する。 【効果】トンネル酸化膜のＱｂｄ特性（許容通過電荷
量）が向上し、ゲート絶縁膜については、ＴＤＤＢ特性
が向上する。
Description
【０００１】
【発明の属する技術分野】本発名は、半導体装置の製造
方法に関する。
方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法は、図２
（ａ）から図２（ｃ）のようであった。
（ａ）から図２（ｃ）のようであった。
【０００３】まず、図２（ａ）の如く、半導体基板２０
１上にフィールド絶縁膜２０２を形成し、犠牲酸化膜２
０３を熱酸化法により形成する。
１上にフィールド絶縁膜２０２を形成し、犠牲酸化膜２
０３を熱酸化法により形成する。
【０００４】次に図２（ｂ）の如く、前記犠牲酸化膜２
０３を除去した後、熱酸化法により、トンネル酸化膜
（もしくはゲート絶縁膜）２０４を形成する。そして、
前記トンネル酸化膜（もしくはゲート絶縁膜）２０４上
に多結晶シリコン膜２０５を形成する。そして、前記多
結晶シリコン膜２０５を低抵抗化させる為に、例えば５
族の元素（燐元素や砒素など撞電性不純物）をイオン打
ち込み法を用いて、１×１０15〜１×１０16ａｔｏｍｓ
・ｃｍ-2程度注入する。
０３を除去した後、熱酸化法により、トンネル酸化膜
（もしくはゲート絶縁膜）２０４を形成する。そして、
前記トンネル酸化膜（もしくはゲート絶縁膜）２０４上
に多結晶シリコン膜２０５を形成する。そして、前記多
結晶シリコン膜２０５を低抵抗化させる為に、例えば５
族の元素（燐元素や砒素など撞電性不純物）をイオン打
ち込み法を用いて、１×１０15〜１×１０16ａｔｏｍｓ
・ｃｍ-2程度注入する。
【０００５】そして、図２（ｃ）の如く、フォト及びエ
ッチング法により、前記多結晶シリコン膜２０５を所定
形に形成する。以上が従来技術の半導体装置の製造方法
である。
ッチング法により、前記多結晶シリコン膜２０５を所定
形に形成する。以上が従来技術の半導体装置の製造方法
である。
【０００６】
【発明が解決しようとする課題】しかし、前述の従来技
術では、トンネル酸化膜の信頼性が悪く、ＥＥＰＲＯＭ
等の不揮発性メモリのデータ書き換え可能な回数が少な
いという問題点やゲート酸化膜のＴＤＤＢ特性が悪く、
製品が早く壊れてしまうという問題点があった。
術では、トンネル酸化膜の信頼性が悪く、ＥＥＰＲＯＭ
等の不揮発性メモリのデータ書き換え可能な回数が少な
いという問題点やゲート酸化膜のＴＤＤＢ特性が悪く、
製品が早く壊れてしまうという問題点があった。
【０００７】そこで、本発明はこの様な問題点を解決す
るもので、その目的とすることは、長期信頼性が高いト
ンネル酸化膜やゲート絶縁膜を提供するところにある。
るもので、その目的とすることは、長期信頼性が高いト
ンネル酸化膜やゲート絶縁膜を提供するところにある。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置の製造方法は、半導体基板上に
ゲート絶縁膜を形成する工程、前記ゲート絶縁上に多結
晶シリコンを形成する工程、前記多結晶シリコン中にイ
オン注入を行い、前記多結晶シリコンの一部もしくは全
てをアモルファスシリコン化する工程からなることを特
徴とする。
に、本発明の半導体装置の製造方法は、半導体基板上に
ゲート絶縁膜を形成する工程、前記ゲート絶縁上に多結
晶シリコンを形成する工程、前記多結晶シリコン中にイ
オン注入を行い、前記多結晶シリコンの一部もしくは全
てをアモルファスシリコン化する工程からなることを特
徴とする。
【０００９】また、本発明の半導体装置の製造方法は、
半導体基板上にトンネル絶縁膜を形成する工程、前記ト
ンネル絶縁上に多結晶シリコンを形成する工程、前記多
結晶シリコン中にイオン注入を行い、前記多結晶シリコ
ンの一部もしくは全てをアモルファスシリコン化する工
程からなることを特徴とする。
半導体基板上にトンネル絶縁膜を形成する工程、前記ト
ンネル絶縁上に多結晶シリコンを形成する工程、前記多
結晶シリコン中にイオン注入を行い、前記多結晶シリコ
ンの一部もしくは全てをアモルファスシリコン化する工
程からなることを特徴とする。
【００１０】
【発明の実施の形態】以下図面により、本発明の実施例
を説明する。
を説明する。
【００１１】図１は、本発明の半導体装置の製造方法の
一例を表わす断面図である。
一例を表わす断面図である。
【００１２】なお、実施例の全図において、同一の記号
を有するものには、同一の符号を付け、その繰り返しの
説明は省略する。
を有するものには、同一の符号を付け、その繰り返しの
説明は省略する。
【００１３】まず、図１（ａ）の如く、半導体基板１０
１上にシリコン窒化膜を所定形に形成する。そして、熱
酸化を行い、フィールド絶縁膜１０２を形成する。前記
フィールド絶縁膜１０２は、４００ｎｍから８００ｎｍ
程度形成する。前記シリコン窒化膜を除去し、熱酸化法
により前記半導体基板１０１上に犠牲酸化膜１０３を１
５ｎｍから４０ｎｍ程度形成する。
１上にシリコン窒化膜を所定形に形成する。そして、熱
酸化を行い、フィールド絶縁膜１０２を形成する。前記
フィールド絶縁膜１０２は、４００ｎｍから８００ｎｍ
程度形成する。前記シリコン窒化膜を除去し、熱酸化法
により前記半導体基板１０１上に犠牲酸化膜１０３を１
５ｎｍから４０ｎｍ程度形成する。
【００１４】次に図１（ｂ）の如く、前記犠牲酸化膜１
０３を除去した後、前記半導体基板１０１上にトンネル
酸化膜（もしくは、ゲート絶縁膜）１０４を１０ｎｍ程
度形成する。そして、前記トンネル酸化膜（もしくは、
ゲート絶縁膜）１０４及び、前記フィールド絶縁膜１０
２上に多結晶シリコン膜１０５を形成する。通常モノシ
ランガスを６２０度前後で熱分解させ、前記多結晶シリ
コン膜１０５を堆積させる。そして、前記多結晶シリコ
ン膜１０５中にイオン注入法１０６を用い、前記多結晶
シリコン膜中にＡｒ等の不活性物質もしくは、ガリウム
やゲルマニウム等の物質を１×１０13〜1×１０16ａｔ
ｏｍｓ・ｃｍ-2程度注入する。そして、前記多結晶シリ
コン膜１０５を低抵抗化させる為に、例えば５族の元素
（燐元素や砒素など導電性不純物）をイオン打ち込み法
を用いて、１×１０15〜１×１０16ａｔｏｍｓ・ｃｍ-2
程度注入する。
０３を除去した後、前記半導体基板１０１上にトンネル
酸化膜（もしくは、ゲート絶縁膜）１０４を１０ｎｍ程
度形成する。そして、前記トンネル酸化膜（もしくは、
ゲート絶縁膜）１０４及び、前記フィールド絶縁膜１０
２上に多結晶シリコン膜１０５を形成する。通常モノシ
ランガスを６２０度前後で熱分解させ、前記多結晶シリ
コン膜１０５を堆積させる。そして、前記多結晶シリコ
ン膜１０５中にイオン注入法１０６を用い、前記多結晶
シリコン膜中にＡｒ等の不活性物質もしくは、ガリウム
やゲルマニウム等の物質を１×１０13〜1×１０16ａｔ
ｏｍｓ・ｃｍ-2程度注入する。そして、前記多結晶シリ
コン膜１０５を低抵抗化させる為に、例えば５族の元素
（燐元素や砒素など導電性不純物）をイオン打ち込み法
を用いて、１×１０15〜１×１０16ａｔｏｍｓ・ｃｍ-2
程度注入する。
【００１５】そして、図１（ｃ）の如く、フォト及びエ
ッチング法により、前記多結晶シリコン膜１０５を所定
形に形成することによりゲート電極もしくは、フローテ
ィングゲートを形成する。
ッチング法により、前記多結晶シリコン膜１０５を所定
形に形成することによりゲート電極もしくは、フローテ
ィングゲートを形成する。
【００１６】以上が本発明の半導体装置の製造方法であ
る。
る。
【００１７】このように、トンネル酸化膜もしくは、ゲ
ート絶縁膜上に多結晶シリコン膜を形成した後、アルゴ
ン等の不純物を前記多結晶シリコン膜に注入することに
より、前記多結晶シリコン膜がアモルファスシリコン化
される。そして、このイオン注入を行ってから、前記多
結晶シリコン膜を低抵抗化すると、従来技術で形成した
トンネル酸化膜やゲート絶縁膜に比べ、ＴＤＤＢ特性や
Ｑｂｄ特性が著しく向上することが実験により明らかに
なった。
ート絶縁膜上に多結晶シリコン膜を形成した後、アルゴ
ン等の不純物を前記多結晶シリコン膜に注入することに
より、前記多結晶シリコン膜がアモルファスシリコン化
される。そして、このイオン注入を行ってから、前記多
結晶シリコン膜を低抵抗化すると、従来技術で形成した
トンネル酸化膜やゲート絶縁膜に比べ、ＴＤＤＢ特性や
Ｑｂｄ特性が著しく向上することが実験により明らかに
なった。
【００１８】以上本発明を実施例に基ずき、具体的に説
明したが、本発明は、前記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲において、変形し得る
ことは無論である。例えば、本発明の半導体装置の製造
方法の実施では、ゲート電極に多結晶シリコン膜を用い
たが、高融点金属シリサイド等を用いた場合でも有効で
あることはいうまでもない。
明したが、本発明は、前記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲において、変形し得る
ことは無論である。例えば、本発明の半導体装置の製造
方法の実施では、ゲート電極に多結晶シリコン膜を用い
たが、高融点金属シリサイド等を用いた場合でも有効で
あることはいうまでもない。
【００１９】
【発明の効果】本発明によれば、トンネル酸化膜もしく
は、ゲート絶縁膜上の多結晶シリコン膜を形成した後、
前記多結晶シリコン膜中にアルゴン等の不純物を注入す
ることにより、前記多結晶シリコン膜がアモルファス化
され、従来に比べ、著しく長期信頼性が良いトンネル酸
化膜やゲート絶縁膜を持つ半導体装置を提供することが
可能になる。
は、ゲート絶縁膜上の多結晶シリコン膜を形成した後、
前記多結晶シリコン膜中にアルゴン等の不純物を注入す
ることにより、前記多結晶シリコン膜がアモルファス化
され、従来に比べ、著しく長期信頼性が良いトンネル酸
化膜やゲート絶縁膜を持つ半導体装置を提供することが
可能になる。
【図１】本発明の半導体装置の製造方法の一実施例を工
程順に説明する為の主要断面図である。
程順に説明する為の主要断面図である。
【図２】従来の半導体装置の製造方法を説明する為の主
要断面図である。
要断面図である。
１０1 半導体基板 １０２ フィールド絶縁膜 １０３ 犠牲酸化膜 １０４ ゲート絶縁膜（もしくはトンネル酸化膜） １０５ 多結晶シリコン膜 １０６ イオン注入 ２０1 半導体基板 ２０２ フィールド絶縁膜 ２０３ 犠牲酸化膜 ２０４ ゲート絶縁膜（もしくはトンネル酸化膜） ２０５ 多結晶シリコン
Claims (8)
- 【請求項１】半導体基板上にゲート絶縁膜を形成する工
程、前記ゲート絶縁膜上に多結晶シリコンを形成する工
程、前記多結晶シリコン中にイオン注入を行い前記多結
晶シリコンの一部もしくは全てをアモルファスシリコン
化する工程からなることを特徴とする半導体装置の製造
方法。 - 【請求項２】請求項１記載の半導体装置の製造方法にお
いて、前記イオン注入をアルゴン等の不活性物質を用い
て行うことを特徴とする半導体装置の製造方法。 - 【請求項３】請求項１記載の半導体装置の製造方法にお
いて、前記イオン注入をガリウム等の３属の元素を用い
て行うことを特徴とする半導体装置の製造方法。 - 【請求項４】請求項１記載の半導体装置の製造方法にお
いて、前記イオン注入をゲルマニウム等の４属の元素を
用いて行うことを特徴とする半導体装置の製造方法。 - 【請求項５】半導体基板上にトンネル絶縁膜を形成する
工程、前記トンネル絶縁膜上に多結晶シリコンを形成す
る工程、前記多結晶シリコン中にイオン注入を行い前記
多結晶シリコンの一部もしくは全てをアモルファスシリ
コン化する工程からなることを特徴とする半導体装置の
製造方法。 - 【請求項６】請求項５記載の半導体装置の製造方法にお
いて、前記イオン注入をアルゴン等の不活性物質を用い
て行うことを特徴とする半導体装置の製造方法。 - 【請求項７】請求項５記載の半導体装置の製造方法にお
いて、前記イオン注入をガリウム等の３属の元素を用い
て行うことを特徴とする半導体装置の製造方法。 - 【請求項８】請求項５記載の半導体装置の製造方法にお
いて、前記イオン注入をゲルマニウム等の４属の元素を
用いて行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10009866A JPH11214540A (ja) | 1998-01-21 | 1998-01-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10009866A JPH11214540A (ja) | 1998-01-21 | 1998-01-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11214540A true JPH11214540A (ja) | 1999-08-06 |
Family
ID=11732072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10009866A Withdrawn JPH11214540A (ja) | 1998-01-21 | 1998-01-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11214540A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431300B1 (ko) * | 2001-12-22 | 2004-05-12 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀 형성 방법 |
-
1998
- 1998-01-21 JP JP10009866A patent/JPH11214540A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431300B1 (ko) * | 2001-12-22 | 2004-05-12 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0139371B1 (en) | Process for manufacturing a mos integrated circuit employing a method of forming refractory metal silicide areas | |
| EP0229362B1 (en) | Semiconductor device and method of fabrication | |
| US6900092B2 (en) | Surface engineering to prevent epi growth on gate poly during selective epi processing | |
| US4486266A (en) | Integrated circuit method | |
| JPH0628311B2 (ja) | 埋込みチャンネル型電荷結合装置の製造法 | |
| JPH0777259B2 (ja) | 所望の温度係数を持った多結晶シリコン抵抗の製造方法 | |
| JPH0469814B2 (ja) | ||
| EP0132009A2 (en) | Method of manufacturing a semiconductor device and semiconductor device manufactured by means of the method | |
| JPH08293465A (ja) | 半導体装置の製造方法 | |
| EP1144712A1 (en) | Multiple-thickness gate oxide formed by oxygen implantation | |
| JPH06342914A (ja) | 半導体装置の製造方法 | |
| JPH06216137A (ja) | 半導体装置およびその製造方法 | |
| JPH11214541A (ja) | 半導体装置の製造方法 | |
| JP3207551B2 (ja) | 半導体装置の製造方法 | |
| JP2664416B2 (ja) | 半導体装置の製造方法 | |
| JPH11162991A (ja) | 半導体装置の製造方法 | |
| JPH0629543A (ja) | 半導体装置の製造方法 | |
| JP2743451B2 (ja) | 半導体装置の製造方法 | |
| JP3317220B2 (ja) | 半導体装置の製造方法 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| JPH0629548A (ja) | 半導体装置の製造方法 | |
| JPH05343698A (ja) | 半導体装置の製造方法 | |
| JPH01165156A (ja) | 半導体装置 | |
| JPH10303418A (ja) | 半導体装置の製造方法 | |
| EP0482829A1 (en) | Method for forming a composite oxide over a heavily doped region |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050405 |