JPH11220570A - イメージセンサチップと密着型イメージセンサ及びそれらの駆動方法 - Google Patents
イメージセンサチップと密着型イメージセンサ及びそれらの駆動方法Info
- Publication number
- JPH11220570A JPH11220570A JP10018812A JP1881298A JPH11220570A JP H11220570 A JPH11220570 A JP H11220570A JP 10018812 A JP10018812 A JP 10018812A JP 1881298 A JP1881298 A JP 1881298A JP H11220570 A JPH11220570 A JP H11220570A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- light receiving
- image sensor
- noise reduction
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/40056—Circuits for driving or energising particular reading heads or original illumination means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/024—Details of scanning heads ; Means for illuminating the original
- H04N1/028—Details of scanning heads ; Means for illuminating the original for picture information pick-up
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/618—Noise processing, e.g. detecting, correcting, reducing or removing noise for random or high-frequency noise
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 密着型イメージセンサを構成するイメージセ
ンサチップのランダムノイズを低減させ、直線状に配列
したイメージセンサチップ毎にクランプレベルが変動す
ることによって発生する画像上の濃淡を低減した密着型
イメージセンサとイメージセンサチップを提供すること
を課題とする。 【解決手段】 複数個の受光要素を有するイメージセン
サチップにおいて、前記受光要素からの出力信号に含ま
れるランダムノイズを動作状態において低減せしめ、前
記受光要素からの出力信号に含まれるランダムノイズを
非動作状態においては該出力信号を未処理で出力するノ
イズ低減回路と、前記ノイズ低減回路の動作状態及び非
動作状態を制御する第１の制御回路と、前記ノイズ低減
回路を介して出力される出力信号を基準電位にクランプ
するクランプ回路と、前記クランプ回路の動作状態及び
非動作状態を制御する第２の制御回路と、を有すること
を特徴とする。
ンサチップのランダムノイズを低減させ、直線状に配列
したイメージセンサチップ毎にクランプレベルが変動す
ることによって発生する画像上の濃淡を低減した密着型
イメージセンサとイメージセンサチップを提供すること
を課題とする。 【解決手段】 複数個の受光要素を有するイメージセン
サチップにおいて、前記受光要素からの出力信号に含ま
れるランダムノイズを動作状態において低減せしめ、前
記受光要素からの出力信号に含まれるランダムノイズを
非動作状態においては該出力信号を未処理で出力するノ
イズ低減回路と、前記ノイズ低減回路の動作状態及び非
動作状態を制御する第１の制御回路と、前記ノイズ低減
回路を介して出力される出力信号を基準電位にクランプ
するクランプ回路と、前記クランプ回路の動作状態及び
非動作状態を制御する第２の制御回路と、を有すること
を特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、イメージセンサチ
ップ及びそれを用いた密着型イメージセン及びそれらの
駆動方法に関し、特に光電変換によりイメージ読み取り
を行うイメージセンサチップと、該イメージセンサチッ
プを複数個配列した密着型イメージセンサ、及びそれに
用いられるイメージセンサチップの駆動方法と、密着型
イメージセンサの駆動方法に関するものである。
ップ及びそれを用いた密着型イメージセン及びそれらの
駆動方法に関し、特に光電変換によりイメージ読み取り
を行うイメージセンサチップと、該イメージセンサチッ
プを複数個配列した密着型イメージセンサ、及びそれに
用いられるイメージセンサチップの駆動方法と、密着型
イメージセンサの駆動方法に関するものである。
【０００２】
【従来の技術】従来、フォトダイオード等の受光素子で
ある受光要素を線（ライン）上に配列して、原稿等の画
像情報を直接読み取る密着型イメージセンサ（リニアイ
メージセンサ）は、ファクシミリや、デジタル複写機、
スキャナ等の画像読取装置に多く利用されている。該密
着型イメージセンサに複数個直列に用いるイメージセン
サチップは、シリコンウェハから作られる為に、センサ
長はウェハサイズにより制限を受け、読み取り原稿幅と
同一の長さのイメージセンサチップを作ることは容易で
はない。この為、従来は結像光学系を用い読み取り原稿
を縮小結像させて、原稿の保持する画像を読み取ってい
た。しかし、このような縮小結像光学系を利用するもの
は、光学系の配置の為のスペースが必要になるので、小
型化が困難であり、また解像度を十分なものにすること
が困難である。
ある受光要素を線（ライン）上に配列して、原稿等の画
像情報を直接読み取る密着型イメージセンサ（リニアイ
メージセンサ）は、ファクシミリや、デジタル複写機、
スキャナ等の画像読取装置に多く利用されている。該密
着型イメージセンサに複数個直列に用いるイメージセン
サチップは、シリコンウェハから作られる為に、センサ
長はウェハサイズにより制限を受け、読み取り原稿幅と
同一の長さのイメージセンサチップを作ることは容易で
はない。この為、従来は結像光学系を用い読み取り原稿
を縮小結像させて、原稿の保持する画像を読み取ってい
た。しかし、このような縮小結像光学系を利用するもの
は、光学系の配置の為のスペースが必要になるので、小
型化が困難であり、また解像度を十分なものにすること
が困難である。
【０００３】そこで、イメージセンサチップを複数個直
線状に配列した、いわゆる密着型イメージセンサが用い
られるようになっている。従来の前記密着型イメージセ
ンサとして、これまでに特開平２−２１０９４７号公
報、特開平２−２１０９４８号公報、特開平２−２１０
９４９号公報、特開平２−２１０９５０号公報、及び１
９９２年９月２５日テレビジョン学会技術報告Ｖｏｌ．
１６，Ｎｏ．５８に発表の論文「高速・高階調密着型リ
ニアセンサ−（ＢＡＳＩＳ型）マルチチップコンタクト
センサ−」などで報告されている。
線状に配列した、いわゆる密着型イメージセンサが用い
られるようになっている。従来の前記密着型イメージセ
ンサとして、これまでに特開平２−２１０９４７号公
報、特開平２−２１０９４８号公報、特開平２−２１０
９４９号公報、特開平２−２１０９５０号公報、及び１
９９２年９月２５日テレビジョン学会技術報告Ｖｏｌ．
１６，Ｎｏ．５８に発表の論文「高速・高階調密着型リ
ニアセンサ−（ＢＡＳＩＳ型）マルチチップコンタクト
センサ−」などで報告されている。
【０００４】図７は従来の前記密着型イメージセンサの
１例を示す概略構成図である。
１例を示す概略構成図である。
【０００５】図において、１−１乃至１−ｍはイメージ
センサチップであり、該チップにはｘ方向に１列に配置
されたｎ個の受光要素２−１−１〜２−１−ｎが形成さ
れている。また、チップ１−１には、各受光要素２−１
−１〜２−１−ｎの出力を順次選択する、つまり該受光
要素による光信号の読み出し動作を行う選択回路３−１
が形成されている。また、前記チップ１−１には前記受
光要素の読み出し動作のスタート信号を遅延させる遅延
回路１１−１が形成されている。また、前記チップ１−
１には前記スタート信号が入力されてから前記選択回路
３−１が前記受光要素２−１−１〜２−１−ｎによる光
信号の読み出し動作をスタートするまでの期間におい
て、該選択回路３−１の出力信号線を基準電位Ｖref に
クランプするクランプ回路４−１が形成されている。ま
た、前記スタート信号により動作状態とされ、前記クラ
ンプ回路４−１の出力を増幅する増幅回路１２−１が形
成され、該増幅回路の出力は出力信号線５−１からチッ
プ外へと出力される。
センサチップであり、該チップにはｘ方向に１列に配置
されたｎ個の受光要素２−１−１〜２−１−ｎが形成さ
れている。また、チップ１−１には、各受光要素２−１
−１〜２−１−ｎの出力を順次選択する、つまり該受光
要素による光信号の読み出し動作を行う選択回路３−１
が形成されている。また、前記チップ１−１には前記受
光要素の読み出し動作のスタート信号を遅延させる遅延
回路１１−１が形成されている。また、前記チップ１−
１には前記スタート信号が入力されてから前記選択回路
３−１が前記受光要素２−１−１〜２−１−ｎによる光
信号の読み出し動作をスタートするまでの期間におい
て、該選択回路３−１の出力信号線を基準電位Ｖref に
クランプするクランプ回路４−１が形成されている。ま
た、前記スタート信号により動作状態とされ、前記クラ
ンプ回路４−１の出力を増幅する増幅回路１２−１が形
成され、該増幅回路の出力は出力信号線５−１からチッ
プ外へと出力される。
【０００６】前記遅延回路１１−１は入力信号線８−１
を介して外部駆動回路により駆動される。
を介して外部駆動回路により駆動される。
【０００７】前記クランプ回路４−１に対し、動作状態
及び非動作状態の切替制御信号を出力する制御回路６−
１は、入力信号線８−１を介して外部駆動回路により駆
動される。
及び非動作状態の切替制御信号を出力する制御回路６−
１は、入力信号線８−１を介して外部駆動回路により駆
動される。
【０００８】前記増幅回路１２−１に対し、動作状態及
び非動作状態の切替制御信号を出力する制御回路１３−
１は、入力信号線８−１を介して外部駆動回路により駆
動される。
び非動作状態の切替制御信号を出力する制御回路１３−
１は、入力信号線８−１を介して外部駆動回路により駆
動される。
【０００９】前記基準電圧Ｖref は基準電圧入力線１０
−１を介して外部バイアス回路によって供給される。
−１を介して外部バイアス回路によって供給される。
【００１０】基準電圧入力線１０−１〜１０−ｍはチッ
プ外にて短絡接続されており、各チップに共通の基準電
圧Ｖref が供給される。
プ外にて短絡接続されており、各チップに共通の基準電
圧Ｖref が供給される。
【００１１】イメージセンサチップ１−２〜１−ｍは前
記イメージセンサチップ１−１と同様の構成を有するチ
ップであり、対応する部分には対応する同様な符号が付
されている。
記イメージセンサチップ１−１と同様の構成を有するチ
ップであり、対応する部分には対応する同様な符号が付
されている。
【００１２】イメージセンサチップ１−１から１−ｍ
は、ｘ方向に１列に配列されており、従って、（ｎｘ
ｍ）個の全受光要素がｘ方向に１列に配列されて、密着
型イメージセンサを構成している。そして、画像読み取
りの際には、読み取り画像を保持している原稿を１ライ
ンずつ受光要素に対応させつつ、密着型イメージセンサ
に対して相対的にｙ方向に搬送する。
は、ｘ方向に１列に配列されており、従って、（ｎｘ
ｍ）個の全受光要素がｘ方向に１列に配列されて、密着
型イメージセンサを構成している。そして、画像読み取
りの際には、読み取り画像を保持している原稿を１ライ
ンずつ受光要素に対応させつつ、密着型イメージセンサ
に対して相対的にｙ方向に搬送する。
【００１３】イメージセンサチップ１−１の全受光要素
からの出力が選択回路３−１により順次選択され、クラ
ンプ回路４−１と増幅回路１２−１を介して、出力信号
線５−１から外部へと出力され、次いでチップ１−２の
全受光要素からの出力が選択回路３−２により順次選択
され、同様に出力信号線５−２から外部へと出力され、
以下同様にして全受光要素の出力が時系列的に出力され
る。
からの出力が選択回路３−１により順次選択され、クラ
ンプ回路４−１と増幅回路１２−１を介して、出力信号
線５−１から外部へと出力され、次いでチップ１−２の
全受光要素からの出力が選択回路３−２により順次選択
され、同様に出力信号線５−２から外部へと出力され、
以下同様にして全受光要素の出力が時系列的に出力され
る。
【００１４】
【発明が解決しようとしている課題】しかして、以上の
ような従来のイメージセンサチップを複数個直線状に配
列した、いわゆる密着型イメージセンサにおいては、各
チップにおいて受光要素からクランプ回路の間でランダ
ムノイズを発生し、直線状に配列したイメージセンサチ
ップ毎にクランプレベルが変動することによって画像上
の濃淡として現れてくるなどの問題点があった。
ような従来のイメージセンサチップを複数個直線状に配
列した、いわゆる密着型イメージセンサにおいては、各
チップにおいて受光要素からクランプ回路の間でランダ
ムノイズを発生し、直線状に配列したイメージセンサチ
ップ毎にクランプレベルが変動することによって画像上
の濃淡として現れてくるなどの問題点があった。
【００１５】そこで本発明は前記従来技術に鑑み、密着
型イメージセンサを構成するイメージセンサチップのラ
ンダムノイズを低減させ、直線状に配列したイメージセ
ンサチップ毎にクランプレベルが変動することによって
発生する画像上の濃淡を低減した密着型イメージセンサ
及び該密着型イメージセンサを構成するイメージセンサ
チップを提供することを目的とする。
型イメージセンサを構成するイメージセンサチップのラ
ンダムノイズを低減させ、直線状に配列したイメージセ
ンサチップ毎にクランプレベルが変動することによって
発生する画像上の濃淡を低減した密着型イメージセンサ
及び該密着型イメージセンサを構成するイメージセンサ
チップを提供することを目的とする。
【００１６】
【課題を解決する為の手段】本発明によれば、前記の目
的は、複数個の受光要素を有するイメージセンサチップ
を複数個配列してなる密着型イメージセンサに用いられ
るイメージセンサチップにおいて、該イメージセンサチ
ップは前記受光要素からの出力信号に含まれるランダム
ノイズを動作状態において低減せしめ、前記受光要素か
らの出力信号に含まれるランダムノイズを非動作状態に
おいては、該出力信号を未処理で出力するノイズ低減回
路と、前記ノイズ低減回路の動作状態及び非動作状態を
制御する第１の制御回路と、前記ノイズ低減回路を介し
て出力される出力信号を基準電位にクランプするクラン
プ回路と、前記クランプ回路の動作状態及び非動作状態
を制御する第２の制御回路と、を有することを特徴とす
るイメージセンサチップにより達成される。
的は、複数個の受光要素を有するイメージセンサチップ
を複数個配列してなる密着型イメージセンサに用いられ
るイメージセンサチップにおいて、該イメージセンサチ
ップは前記受光要素からの出力信号に含まれるランダム
ノイズを動作状態において低減せしめ、前記受光要素か
らの出力信号に含まれるランダムノイズを非動作状態に
おいては、該出力信号を未処理で出力するノイズ低減回
路と、前記ノイズ低減回路の動作状態及び非動作状態を
制御する第１の制御回路と、前記ノイズ低減回路を介し
て出力される出力信号を基準電位にクランプするクラン
プ回路と、前記クランプ回路の動作状態及び非動作状態
を制御する第２の制御回路と、を有することを特徴とす
るイメージセンサチップにより達成される。
【００１７】本発明によるイメージセンサチップにおい
ては、前記複数個の受光要素からの出力信号を順次選択
して前記ノイズ低減回路に入力させる選択回路を有する
ものとすることができる。
ては、前記複数個の受光要素からの出力信号を順次選択
して前記ノイズ低減回路に入力させる選択回路を有する
ものとすることができる。
【００１８】また、本発明によるイメージセンサチップ
においては、前記ノイズ低減回路が受光要素からの出力
信号の周波数帯域を制限する手段を有するものとするこ
とができる。
においては、前記ノイズ低減回路が受光要素からの出力
信号の周波数帯域を制限する手段を有するものとするこ
とができる。
【００１９】また、本発明によるイメージセンサチップ
においては、前記ノイズ低減回路が受光要素からの出力
信号を複数回サンプリングするサンプリング手段と、サ
ンプリング値の平均値を出力する平均化手段とを有する
ものとすることができる。
においては、前記ノイズ低減回路が受光要素からの出力
信号を複数回サンプリングするサンプリング手段と、サ
ンプリング値の平均値を出力する平均化手段とを有する
ものとすることができる。
【００２０】本発明によれば、また、上記の目的は、複
数個の受光要素を有するイメージセンサチップを複数個
配列してなる密着型イメージセンサにおいて、該密着型
イメージセンサは前記受光要素からの出力信号に含まれ
るランダムノイズを動作状態において低減せしめ、前記
受光要素からの出力信号に含まれるランダムノイズを非
動作状態においては該出力信号を未処理で出力するノイ
ズ低減回路と前記ノイズ低減回路の動作状態及び非動作
状態を制御する第１の制御回路と前記ノイズ低減回路を
介して出力される出力信号を基準電位にクランプするク
ランプ回路と前記クランプ回路の動作状態及び非動作状
態を制御する第２の制御回路とを有することを特徴とす
る密着型イメージセンサにより達成される。
数個の受光要素を有するイメージセンサチップを複数個
配列してなる密着型イメージセンサにおいて、該密着型
イメージセンサは前記受光要素からの出力信号に含まれ
るランダムノイズを動作状態において低減せしめ、前記
受光要素からの出力信号に含まれるランダムノイズを非
動作状態においては該出力信号を未処理で出力するノイ
ズ低減回路と前記ノイズ低減回路の動作状態及び非動作
状態を制御する第１の制御回路と前記ノイズ低減回路を
介して出力される出力信号を基準電位にクランプするク
ランプ回路と前記クランプ回路の動作状態及び非動作状
態を制御する第２の制御回路とを有することを特徴とす
る密着型イメージセンサにより達成される。
【００２１】本発明密着型イメージセンサにおいては、
前記複数個の受光要素からの出力信号を順次選択して前
記ノイズ低減回路に入力させる選択回路を有するものと
することができる。
前記複数個の受光要素からの出力信号を順次選択して前
記ノイズ低減回路に入力させる選択回路を有するものと
することができる。
【００２２】また、本発明密着型イメージセンサにおい
ては、前記ノイズ低減回路が受光要素からの出力信号の
周波数帯域を制限する手段を有するものとすることがで
きる。
ては、前記ノイズ低減回路が受光要素からの出力信号の
周波数帯域を制限する手段を有するものとすることがで
きる。
【００２３】また、本発明密着型イメージセンサにおい
ては、前記ノイズ低減回路が受光要素からの出力信号を
複数回サンプリングするサンプリング手段とサンプリン
グ値の平均値を出力する平均化手段とを有するものとす
ることができる。
ては、前記ノイズ低減回路が受光要素からの出力信号を
複数回サンプリングするサンプリング手段とサンプリン
グ値の平均値を出力する平均化手段とを有するものとす
ることができる。
【００２４】［作用］各イメージセンサチップに内蔵さ
れる受光要素の出力信号を基準電位にクランプするクラ
ンプ回路の動作期間において、受光要素からの出力信号
に含まれるランダムノイズを低減せしめるノイズ低減回
路を動作させることにより、直線状に配列したイメージ
センサチップ毎にクランプレベルが変動することによっ
て発生する画像上の濃淡を低減させることができる。
れる受光要素の出力信号を基準電位にクランプするクラ
ンプ回路の動作期間において、受光要素からの出力信号
に含まれるランダムノイズを低減せしめるノイズ低減回
路を動作させることにより、直線状に配列したイメージ
センサチップ毎にクランプレベルが変動することによっ
て発生する画像上の濃淡を低減させることができる。
【００２５】
【発明の実施の形態】以下、本発明の具体的な実施形態
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
【００２６】［実施形態１］図１は本発明の密着型イメ
ージセンサの第１の実施形態を示す概略構成図である。
図において、１−１はイメージセンサチップであり、該
チップにはｘ方向に１列に配置されたｎ個のフォトダイ
オードやフォトトランジスタ等の光電変換素子である受
光要素２−１−１〜２−１−ｎが形成されている。ま
た、前記チップ１−１には各受光要素２−１−１〜２−
１−ｎの出力を順次時系列的に選択する、つまり該受光
要素による光信号の読み出し動作を行う選択回路３−１
が形成されている。この各受光要素から選択回路に至る
経路には、受光要素で検出された光電荷を転送する転送
スイッチと、転送された光電荷を電荷／電圧変換して選
択回路に出力するソースフォロワ型増幅回路と、該増幅
回路をアクティブにして選択出力する選択スイッチ等と
を有していてもよく、各受光要素の光電荷に応じた信号
電圧を選択回路３−１に出力する。また、選択回路３−
１には、一時的に信号電圧を蓄積するキャパシタを用い
て、不図示のシフトレジスタにより信号出力線に出力す
る走査スイッチによって、時系列的な信号電圧を得るこ
とができる。
ージセンサの第１の実施形態を示す概略構成図である。
図において、１−１はイメージセンサチップであり、該
チップにはｘ方向に１列に配置されたｎ個のフォトダイ
オードやフォトトランジスタ等の光電変換素子である受
光要素２−１−１〜２−１−ｎが形成されている。ま
た、前記チップ１−１には各受光要素２−１−１〜２−
１−ｎの出力を順次時系列的に選択する、つまり該受光
要素による光信号の読み出し動作を行う選択回路３−１
が形成されている。この各受光要素から選択回路に至る
経路には、受光要素で検出された光電荷を転送する転送
スイッチと、転送された光電荷を電荷／電圧変換して選
択回路に出力するソースフォロワ型増幅回路と、該増幅
回路をアクティブにして選択出力する選択スイッチ等と
を有していてもよく、各受光要素の光電荷に応じた信号
電圧を選択回路３−１に出力する。また、選択回路３−
１には、一時的に信号電圧を蓄積するキャパシタを用い
て、不図示のシフトレジスタにより信号出力線に出力す
る走査スイッチによって、時系列的な信号電圧を得るこ
とができる。
【００２７】また、イメージセンサチップ１−１には前
記受光要素の読み出し動作のスタート信号を遅延させる
遅延回路１１−１が形成されている。このスタート信号
から遅延する遅延時間は、ノイズを低減してクランプす
るレベルを検出するまでの時間である。また、前記チッ
プ１−１には前記スタート信号が入力されてから前記選
択回路３−１が前記受光要素による光信号の読み出し動
作をスタートするまでの期間において、前記選択回路３
−１の出力信号線に含まれるランダムノイズを低減せし
めるノイズ低減回路７−１が形成されている。また、前
記ノイズ低減回路７−１の動作期間内において、前記ノ
イズ低減回路７−１に接続される出力用の出力信号線の
信号電圧を、チップ外より供給される基準電位Ｖref に
クランプするクランプ回路４−１が形成されている。
記受光要素の読み出し動作のスタート信号を遅延させる
遅延回路１１−１が形成されている。このスタート信号
から遅延する遅延時間は、ノイズを低減してクランプす
るレベルを検出するまでの時間である。また、前記チッ
プ１−１には前記スタート信号が入力されてから前記選
択回路３−１が前記受光要素による光信号の読み出し動
作をスタートするまでの期間において、前記選択回路３
−１の出力信号線に含まれるランダムノイズを低減せし
めるノイズ低減回路７−１が形成されている。また、前
記ノイズ低減回路７−１の動作期間内において、前記ノ
イズ低減回路７−１に接続される出力用の出力信号線の
信号電圧を、チップ外より供給される基準電位Ｖref に
クランプするクランプ回路４−１が形成されている。
【００２８】また、前記スタート信号により動作状態と
され、前記クランプ回路４−１の出力を増幅する増幅回
路１２−１が形成され、該増幅回路の出力は出力信号線
５−１からチップ外へと出力される。
され、前記クランプ回路４−１の出力を増幅する増幅回
路１２−１が形成され、該増幅回路の出力は出力信号線
５−１からチップ外へと出力される。
【００２９】前記遅延回路１１−１は入力信号線８−１
を介して外部駆動回路により駆動される。また、ノイズ
低減回路７−１に対し、動作状態及び非動作状態の切替
制御信号を出力する制御回路９−１は、入力信号線８−
１を介して外部駆動回路により駆動される。
を介して外部駆動回路により駆動される。また、ノイズ
低減回路７−１に対し、動作状態及び非動作状態の切替
制御信号を出力する制御回路９−１は、入力信号線８−
１を介して外部駆動回路により駆動される。
【００３０】また、クランプ回路４−１に対し、動作状
態及び非動作状態の切替制御信号を出力する制御回路６
−１は、入力信号線８−１を介して外部駆動回路により
駆動される。また、増幅回路１２−１に対し、動作状態
及び非動作状態の切替制御信号を出力する制御回路１３
−１は入力信号線８−１を介して外部駆動回路により駆
動される。
態及び非動作状態の切替制御信号を出力する制御回路６
−１は、入力信号線８−１を介して外部駆動回路により
駆動される。また、増幅回路１２−１に対し、動作状態
及び非動作状態の切替制御信号を出力する制御回路１３
−１は入力信号線８−１を介して外部駆動回路により駆
動される。
【００３１】前記基準電圧Ｖref は基準電圧入力線１０
−１を介して外部バイアス回路によって供給される。基
準電圧Ｖrefが供給される基準電圧入力線１０−１〜１
０−ｍはチップ外にて短絡されており、各チップに共通
の基準電圧Ｖref が供給される。
−１を介して外部バイアス回路によって供給される。基
準電圧Ｖrefが供給される基準電圧入力線１０−１〜１
０−ｍはチップ外にて短絡されており、各チップに共通
の基準電圧Ｖref が供給される。
【００３２】また、イメージセンサチップ１−２〜１−
ｍは前記イメージセンサチップ１−１と同様の構成を有
するチップであり、対応する部分には対応する符号が付
されている。
ｍは前記イメージセンサチップ１−１と同様の構成を有
するチップであり、対応する部分には対応する符号が付
されている。
【００３３】イメージセンサチップ１−１から１−ｍ
は、ｘ方向に１列に配列されており、従って、（ｎｘ
ｍ）個の全受光要素がｘ方向に１列に配列されているこ
とになる。そして、画像読み取りの際には読み取り画像
を保持している原稿を１ラインずつ受光要素に対応させ
つつ、密着型イメージセンサに対して相対的にｙ方向に
搬送する。例えば、１ラインをＡ４サイズの横幅２１０
ｍｍとし、画像読み取り解像度を６００ドット／イン
チ、チップ数を１５個とすると、１受光要素は４２．３
μｍの幅内にあり、１チップ幅１４ｍｍには約３３３個
の受光要素を有していることになる。
は、ｘ方向に１列に配列されており、従って、（ｎｘ
ｍ）個の全受光要素がｘ方向に１列に配列されているこ
とになる。そして、画像読み取りの際には読み取り画像
を保持している原稿を１ラインずつ受光要素に対応させ
つつ、密着型イメージセンサに対して相対的にｙ方向に
搬送する。例えば、１ラインをＡ４サイズの横幅２１０
ｍｍとし、画像読み取り解像度を６００ドット／イン
チ、チップ数を１５個とすると、１受光要素は４２．３
μｍの幅内にあり、１チップ幅１４ｍｍには約３３３個
の受光要素を有していることになる。
【００３４】イメージセンサチップ１−１の全受光要素
からの出力が、選択回路３−１により順次１受光要素毎
に１個ずつ選択され、出力信号線５−１から外部へと出
力され、次いで次のチップのチップ１−２の全受光要素
からの出力が、選択回路３−２により順次１受光要素毎
に１個ずつ選択され、出力信号線５−２から外部へと出
力され、以下同様にして１列の全受光要素の出力が時系
列的に出力される。
からの出力が、選択回路３−１により順次１受光要素毎
に１個ずつ選択され、出力信号線５−１から外部へと出
力され、次いで次のチップのチップ１−２の全受光要素
からの出力が、選択回路３−２により順次１受光要素毎
に１個ずつ選択され、出力信号線５−２から外部へと出
力され、以下同様にして１列の全受光要素の出力が時系
列的に出力される。
【００３５】図２は本実施形態の動作の１例を説明する
為のタイミング図である。図において、φ８−１は入力
信号線８−１のスタート信号を示し、φ１−１は前記イ
メージセンサチップ１−１における遅延回路１１−１の
出力制御信号を示し、φ２−１は前記イメージセンサチ
ップ１−１における第１の制御回路９−１の出力制御信
号を示し、φ３−１は前記イメージセンサチップ１−１
における第２の制御回路６−１の出力制御信号を示し、
φ４−１は前記イメージセンサチップ１−１における第
３の制御回路１３−１の出力制御信号を示し、Ｖout1は
前記イメージセンサチップ１−１のノイズ低減回路７−
１の出力を示す。
為のタイミング図である。図において、φ８−１は入力
信号線８−１のスタート信号を示し、φ１−１は前記イ
メージセンサチップ１−１における遅延回路１１−１の
出力制御信号を示し、φ２−１は前記イメージセンサチ
ップ１−１における第１の制御回路９−１の出力制御信
号を示し、φ３−１は前記イメージセンサチップ１−１
における第２の制御回路６−１の出力制御信号を示し、
φ４−１は前記イメージセンサチップ１−１における第
３の制御回路１３−１の出力制御信号を示し、Ｖout1は
前記イメージセンサチップ１−１のノイズ低減回路７−
１の出力を示す。
【００３６】出力制御信号φ１−１は入力信号線８−１
により駆動される遅延回路１１−１により生成され、即
ち前記スタート信号が入力されてから所定の期間遅延さ
れて、φ１−１の出力があり、この期間内だけ前記受光
要素による光信号の読み出し動作が行われる。
により駆動される遅延回路１１−１により生成され、即
ち前記スタート信号が入力されてから所定の期間遅延さ
れて、φ１−１の出力があり、この期間内だけ前記受光
要素による光信号の読み出し動作が行われる。
【００３７】同様に、第１の制御回路９−１の出力制御
信号φ２−１は入力信号線８−１のスタート信号に同期
しており、即ちスタート信号が入力されてから前記選択
回路３−１が前記受光要素による光信号の読み出し動作
をスタートするまでの期間内の特定期間だけ、φ２−１
の出力があり、この期間内だけノイズ低減回路７−１が
動作状態とされ、例えば高域ノイズを除去するノイズフ
ィルター等でノイズを低減された出力Ｖout1がある。
信号φ２−１は入力信号線８−１のスタート信号に同期
しており、即ちスタート信号が入力されてから前記選択
回路３−１が前記受光要素による光信号の読み出し動作
をスタートするまでの期間内の特定期間だけ、φ２−１
の出力があり、この期間内だけノイズ低減回路７−１が
動作状態とされ、例えば高域ノイズを除去するノイズフ
ィルター等でノイズを低減された出力Ｖout1がある。
【００３８】同様に、第２の制御回路６−１の出力制御
信号φ３−１は入力信号線８−１のスタート信号に同期
して又は若干遅れて同期しており、即ちノイズ低減回路
７−１の動作期間内における特定期間だけφ３−１の出
力があり、この期間内だけクランプ回路４−１が動作状
態とされ、ノイズを低減された出力Ｖout1が、基準電位
Ｖref にクランプされる。出力Ｖout1が基準電位Ｖref
にクランプされると、基準電位Ｖrefに出力Ｖout1が加
わった電圧に基づいて当該チップの受光要素の受光電圧
が読み出される。
信号φ３−１は入力信号線８−１のスタート信号に同期
して又は若干遅れて同期しており、即ちノイズ低減回路
７−１の動作期間内における特定期間だけφ３−１の出
力があり、この期間内だけクランプ回路４−１が動作状
態とされ、ノイズを低減された出力Ｖout1が、基準電位
Ｖref にクランプされる。出力Ｖout1が基準電位Ｖref
にクランプされると、基準電位Ｖrefに出力Ｖout1が加
わった電圧に基づいて当該チップの受光要素の受光電圧
が読み出される。
【００３９】同様に、第３の制御回路１３−１の出力制
御信号φ４−１は、入力信号線８−１のスタート信号に
同期しており、即ち前記スタート信号が入力されると同
時に増幅回路１２−１が動作状態とされる。
御信号φ４−１は、入力信号線８−１のスタート信号に
同期しており、即ち前記スタート信号が入力されると同
時に増幅回路１２−１が動作状態とされる。
【００４０】図２に示される様に、前記φ３−１の期間
の終了時点は前記φ２−１の期間の終了時点と同時、も
しくはそれ以前である。
の終了時点は前記φ２−１の期間の終了時点と同時、も
しくはそれ以前である。
【００４１】以下、同様にして、イメージセンサチップ
１−２〜１−ｍにおける第１の制御回路９−２〜９−ｍ
の出力制御信号φ２−２〜２−ｍ及び第２の制御回路６
−２〜６−ｍの出力制御信号φ３−２〜３−ｍが入力線
８−２〜８−ｍのスタート信号に同期して出力され、ノ
イズ低減回路７−２〜７−ｍの動作期間内においてクラ
ンプ回路４−２〜４−ｍが動作状態とされ、ノイズを低
減された出力Ｖout1〜Ｖoutmが基準電位Ｖref にクラン
プされる。
１−２〜１−ｍにおける第１の制御回路９−２〜９−ｍ
の出力制御信号φ２−２〜２−ｍ及び第２の制御回路６
−２〜６−ｍの出力制御信号φ３−２〜３−ｍが入力線
８−２〜８−ｍのスタート信号に同期して出力され、ノ
イズ低減回路７−２〜７−ｍの動作期間内においてクラ
ンプ回路４−２〜４−ｍが動作状態とされ、ノイズを低
減された出力Ｖout1〜Ｖoutmが基準電位Ｖref にクラン
プされる。
【００４２】また、当該ノイズ低減回路の動作とクラン
プ電圧を検出する時間は、前のイメージセンサチップの
最後の受光要素を読み終わる前に済ませておき、前のチ
ップの最後の受光要素の読み出しに続いて、次のイメー
ジセンサチップの最初の受光要素を当該チップのクラン
プ電圧でクランプして読み出すので、一連の受光要素の
読み出しタイミングに遅延は生じない。
プ電圧を検出する時間は、前のイメージセンサチップの
最後の受光要素を読み終わる前に済ませておき、前のチ
ップの最後の受光要素の読み出しに続いて、次のイメー
ジセンサチップの最初の受光要素を当該チップのクラン
プ電圧でクランプして読み出すので、一連の受光要素の
読み出しタイミングに遅延は生じない。
【００４３】以上の様にして、各イメージセンサチップ
においてスタート信号の入力から受光要素による光信号
の読み出し動作がスタートするまでの特定期間において
ノイズ低減回路を動作させ、ノイズを低減された出力信
号をクランプ回路により基準電圧にクランプすることに
よって、受光要素からクランプ回路の間に含まれるラン
ダムノイズによって、直線状に配列したイメージセンサ
チップ毎にクランプレベルが変動することを低減させ、
チップごとの光量の濃淡の差を減少することができる。
においてスタート信号の入力から受光要素による光信号
の読み出し動作がスタートするまでの特定期間において
ノイズ低減回路を動作させ、ノイズを低減された出力信
号をクランプ回路により基準電圧にクランプすることに
よって、受光要素からクランプ回路の間に含まれるラン
ダムノイズによって、直線状に配列したイメージセンサ
チップ毎にクランプレベルが変動することを低減させ、
チップごとの光量の濃淡の差を減少することができる。
【００４４】［実施形態２］図３は本発明の密着型イメ
ージセンサの第２の実施形態の、特にノイズ低減回路及
びクランプ回路を示す回路ブロック図である。本例にお
いて第１の実施形態と異なるのが、第１の実施形態の点
線枠Ａに囲まれたブロックである為、本図においては、
第２の実施形態の該ブロックのみを図示している。
ージセンサの第２の実施形態の、特にノイズ低減回路及
びクランプ回路を示す回路ブロック図である。本例にお
いて第１の実施形態と異なるのが、第１の実施形態の点
線枠Ａに囲まれたブロックである為、本図においては、
第２の実施形態の該ブロックのみを図示している。
【００４５】図において、ノイズ低減回路７−１は第１
のアナログスイッチ回路ＳＷ１と抵抗Ｒ１と容量Ｃ１及
び出力バッファ回路Ｂ１によるローパスフィルター回路
１４−１及び第２及び３のアナログスイッチＳＷ１，Ｓ
Ｗ２によって形成される。選択回路３−１から出力され
る各受光要素の時系列的な出力信号は、前記第２及び３
のアナログスイッチによって該ノイズ低減回路内の伝達
経路を制御される。つまり、第１及び２のアナログスイ
ッチが導通状態（ＯＮ状態）であり、且つ第３のアナロ
グスイッチが非導通状態（ＯＦＦ状態）においては選択
回路３−１から出力される出力信号は、ローパスフィル
ター回路を伝達して前記ノイズ低減回路より出力され
る。一方、第１及び２のアナログスイッチが非導通状態
（ＯＦＦ状態）であり、且つ第３のアナログスイッチが
導通状態（ＯＮ状態）においては選択回路から出力され
る出力信号は第３のアナログスイッチを介して未処理で
前記ノイズ低減回路より出力される。
のアナログスイッチ回路ＳＷ１と抵抗Ｒ１と容量Ｃ１及
び出力バッファ回路Ｂ１によるローパスフィルター回路
１４−１及び第２及び３のアナログスイッチＳＷ１，Ｓ
Ｗ２によって形成される。選択回路３−１から出力され
る各受光要素の時系列的な出力信号は、前記第２及び３
のアナログスイッチによって該ノイズ低減回路内の伝達
経路を制御される。つまり、第１及び２のアナログスイ
ッチが導通状態（ＯＮ状態）であり、且つ第３のアナロ
グスイッチが非導通状態（ＯＦＦ状態）においては選択
回路３−１から出力される出力信号は、ローパスフィル
ター回路を伝達して前記ノイズ低減回路より出力され
る。一方、第１及び２のアナログスイッチが非導通状態
（ＯＦＦ状態）であり、且つ第３のアナログスイッチが
導通状態（ＯＮ状態）においては選択回路から出力され
る出力信号は第３のアナログスイッチを介して未処理で
前記ノイズ低減回路より出力される。
【００４６】また、クランプ回路４−１はカップリング
容量Ｃ２及び第４のアナログスイッチ回路ＳＷ４及び出
力バッファ回路Ｂ２によって形成される。前記ノイズ低
減回路の出力信号はクランプ回路４−１のカップリング
容量Ｃ２の一端（Ａ点）を介して他端（Ｂ点）より該出
力信号のＡＣ成分のみを出力し、該Ｂ点と基準電位入力
線１０−１との間に前記第４のアナログスイッチ回路を
接続する。該第４のアナログスイッチが導通状態（ＯＮ
状態）においてＢ点の電位は基準電位Ｖref に短絡さ
れ、該第４のアナログスイッチが非導通状態（ＯＦＦ状
態）においてＢ点は基準電位Ｖref に対して開放され
る。つまり、Ｂ点の電位は第４のアナログスイッチをま
ずＯＮ状態とし、続いて第４のアナログスイッチをＯＦ
Ｆ状態とすることによって、Ｂ点を前記基準電位Ｖref
にクランプすることができる。
容量Ｃ２及び第４のアナログスイッチ回路ＳＷ４及び出
力バッファ回路Ｂ２によって形成される。前記ノイズ低
減回路の出力信号はクランプ回路４−１のカップリング
容量Ｃ２の一端（Ａ点）を介して他端（Ｂ点）より該出
力信号のＡＣ成分のみを出力し、該Ｂ点と基準電位入力
線１０−１との間に前記第４のアナログスイッチ回路を
接続する。該第４のアナログスイッチが導通状態（ＯＮ
状態）においてＢ点の電位は基準電位Ｖref に短絡さ
れ、該第４のアナログスイッチが非導通状態（ＯＦＦ状
態）においてＢ点は基準電位Ｖref に対して開放され
る。つまり、Ｂ点の電位は第４のアナログスイッチをま
ずＯＮ状態とし、続いて第４のアナログスイッチをＯＦ
Ｆ状態とすることによって、Ｂ点を前記基準電位Ｖref
にクランプすることができる。
【００４７】前記ノイズ低減回路７−１の第１、２及び
３のアナログスイッチに対し、動作状態及び非動作状態
の切替制御信号を出力する制御回路９−１は入力信号線
８−１を介して外部駆動回路により駆動される。
３のアナログスイッチに対し、動作状態及び非動作状態
の切替制御信号を出力する制御回路９−１は入力信号線
８−１を介して外部駆動回路により駆動される。
【００４８】前記クランプ回路４−１の第４のアナログ
スイッチに対し、動作状態及び非動作状態の切替制御信
号を出力する制御回路６−１は入力信号線８−１を介し
て外部駆動回路により駆動される。
スイッチに対し、動作状態及び非動作状態の切替制御信
号を出力する制御回路６−１は入力信号線８−１を介し
て外部駆動回路により駆動される。
【００４９】前記基準電圧Ｖref は基準電圧入力線１０
−１を介して外部バイアス回路によって供給される。
−１を介して外部バイアス回路によって供給される。
【００５０】基準電圧入力線１０−１〜１０−ｍはチッ
プ外にて短絡接続されており、各チップに共通の基準電
圧Ｖref が供給される。
プ外にて短絡接続されており、各チップに共通の基準電
圧Ｖref が供給される。
【００５１】図４は前記第２の実施形態の動作の１例を
説明する為のタイミング図である。図において、φ１−
１は前記イメージセンサチップ１−１における第１の制
御回路９−１の第１及び２のアナログスイッチの動作状
態を制御する出力制御信号を示し、φ２−１は前記イメ
ージセンサチップ１−１における第１の制御回路９−１
の第３のアナログスイッチの動作状態を制御する出力制
御信号を示し、φ３−１は前記センサチップ１−１にお
ける第２の制御回路６−１の第４のアナログスイッチを
制御する出力制御信号を示し、Ｖout1は前記イメージセ
ンサチップ１−１のノイズ低減回路７−１の出力を示
す。
説明する為のタイミング図である。図において、φ１−
１は前記イメージセンサチップ１−１における第１の制
御回路９−１の第１及び２のアナログスイッチの動作状
態を制御する出力制御信号を示し、φ２−１は前記イメ
ージセンサチップ１−１における第１の制御回路９−１
の第３のアナログスイッチの動作状態を制御する出力制
御信号を示し、φ３−１は前記センサチップ１−１にお
ける第２の制御回路６−１の第４のアナログスイッチを
制御する出力制御信号を示し、Ｖout1は前記イメージセ
ンサチップ１−１のノイズ低減回路７−１の出力を示
す。
【００５２】前記φ１−１、φ２−１は入力線８−１の
スタート信号に同期しており、即ちチップ１−１の受光
要素による光信号の読み出し動作を行う期間外の特定期
間だけφ１−１、φ２−１の出力があり、第１及び２の
アナログスイッチが導通状態（ＯＮ状態）であり、且つ
第３のアナログスイッチが非導通状態（ＯＦＦ状態）と
し、ノイズ低減回路７−１が動作状態とされ、ノイズを
低減された出力Ｖout1がある。
スタート信号に同期しており、即ちチップ１−１の受光
要素による光信号の読み出し動作を行う期間外の特定期
間だけφ１−１、φ２−１の出力があり、第１及び２の
アナログスイッチが導通状態（ＯＮ状態）であり、且つ
第３のアナログスイッチが非導通状態（ＯＦＦ状態）と
し、ノイズ低減回路７−１が動作状態とされ、ノイズを
低減された出力Ｖout1がある。
【００５３】同様に、前記φ３−１は入力線８−１のス
タート信号に同期して又は若干遅れて同期しており、即
ちノイズ低減回路７−１の動作期間内における特定期間
だけφ３−１の出力があり、第４のアナログスイッチが
導通状態（ＯＮ状態）であり、続いて前記アナログスイ
ッチが非導通状態となるタイミングにおいてノイズを低
減された出力Ｖout1が基準電位Ｖref にクランプされ
る。
タート信号に同期して又は若干遅れて同期しており、即
ちノイズ低減回路７−１の動作期間内における特定期間
だけφ３−１の出力があり、第４のアナログスイッチが
導通状態（ＯＮ状態）であり、続いて前記アナログスイ
ッチが非導通状態となるタイミングにおいてノイズを低
減された出力Ｖout1が基準電位Ｖref にクランプされ
る。
【００５４】この様にして、ノイズ低減回路７−１に抵
抗と容量によって形成されたローパスフィルター回路１
４−１を用いることによって、選択回路３−１の出力信
号に帯域制限がかけられ、ノイズを低減された出力信号
をクランプ回路により基準電位にクランプすることによ
って、受光要素からクランプ回路の間に含まれるランダ
ムノイズによって、直線状に配列したイメージセンサチ
ップ毎にクランプレベルが変動することを低減させるこ
とができる。
抗と容量によって形成されたローパスフィルター回路１
４−１を用いることによって、選択回路３−１の出力信
号に帯域制限がかけられ、ノイズを低減された出力信号
をクランプ回路により基準電位にクランプすることによ
って、受光要素からクランプ回路の間に含まれるランダ
ムノイズによって、直線状に配列したイメージセンサチ
ップ毎にクランプレベルが変動することを低減させるこ
とができる。
【００５５】本実施形態においても、当該ノイズ低減回
路の動作とクランプ電圧を検出する時間は、前のイメー
ジセンサチップの最後の受光要素を読み終わる前に済ま
せておき、前のチップの最後の受光要素の読み出しに続
いて、次のイメージセンサチップの最初の受光要素を当
該チップのクランプ電圧でクランプして読み出すので、
一連の受光要素の読み出しタイミングに遅延は生じな
い。
路の動作とクランプ電圧を検出する時間は、前のイメー
ジセンサチップの最後の受光要素を読み終わる前に済ま
せておき、前のチップの最後の受光要素の読み出しに続
いて、次のイメージセンサチップの最初の受光要素を当
該チップのクランプ電圧でクランプして読み出すので、
一連の受光要素の読み出しタイミングに遅延は生じな
い。
【００５６】［実施形態３］図５は本発明の密着型イメ
ージセンサの第３の実施形態の特にノイズ低減回路及び
クランプ回路を示すブロック図である。
ージセンサの第３の実施形態の特にノイズ低減回路及び
クランプ回路を示すブロック図である。
【００５７】本例において第１の実施形態と異なるの
が、第１の実施形態の点線枠Ａに囲まれたブロックであ
る為、本図においては第３の実施形態の該ブロックのみ
を図示している。
が、第１の実施形態の点線枠Ａに囲まれたブロックであ
る為、本図においては第３の実施形態の該ブロックのみ
を図示している。
【００５８】図において、ノイズ低減回路７−１は第１
及び２のアナログスイッチ回路ＳＷ１，ＳＷ２と第１及
び２の容量Ｃ１，Ｃ２と出力バッファ回路Ｂ１によって
形成される平均化回路１５−１と、第３及び４のアナロ
グスイッチ回路ＳＷ３，ＳＷ４によって形成される。平
均化回路１５−１はまず、第１及び第２のアナログスイ
ッチを同時期に導通状態（ＯＮ状態）とし、選択回路３
−１から出力される出力信号を第１及び第２の容量に取
り込み、続いて第１及び第２のアナログスイッチを非導
通状態（ＯＦＦ状態）とし、該出力信号の電位Ｖ１を第
１及び第２の容量に保存する。次いで第１のアナログス
イッチを導通状態（ＯＮ状態）とし、且つ第２のアナロ
グスイッチを非導通状態（ＯＦＦ状態）とし再び選択回
路から出力される出力信号を第１の容量に取り込み、続
いて第１のアナログスイッチを非導通状態（ＯＦＦ状
態）とし、該出力信号の電位Ｖ２を第１の容量に保存す
る。
及び２のアナログスイッチ回路ＳＷ１，ＳＷ２と第１及
び２の容量Ｃ１，Ｃ２と出力バッファ回路Ｂ１によって
形成される平均化回路１５−１と、第３及び４のアナロ
グスイッチ回路ＳＷ３，ＳＷ４によって形成される。平
均化回路１５−１はまず、第１及び第２のアナログスイ
ッチを同時期に導通状態（ＯＮ状態）とし、選択回路３
−１から出力される出力信号を第１及び第２の容量に取
り込み、続いて第１及び第２のアナログスイッチを非導
通状態（ＯＦＦ状態）とし、該出力信号の電位Ｖ１を第
１及び第２の容量に保存する。次いで第１のアナログス
イッチを導通状態（ＯＮ状態）とし、且つ第２のアナロ
グスイッチを非導通状態（ＯＦＦ状態）とし再び選択回
路から出力される出力信号を第１の容量に取り込み、続
いて第１のアナログスイッチを非導通状態（ＯＦＦ状
態）とし、該出力信号の電位Ｖ２を第１の容量に保存す
る。
【００５９】次いで、第１のアナログスイッチを非導通
状態（ＯＦＦ状態）とし、且つ第２のアナログスイッチ
を導通状態（ＯＮ状態）とすることによって第１の容量
と第２の容量が短絡され、第１の容量に保存されている
前記出力信号の電位Ｖ２と第２の容量に保存されている
前記出力信号の電位Ｖ１が平均化される。続いて第２の
アナログスイッチを非導通状態（ＯＦＦ状態）にするこ
とによって前記出力信号の電位Ｖ１，Ｖ２の平均値が第
１及び第２の容量に保存される。
状態（ＯＦＦ状態）とし、且つ第２のアナログスイッチ
を導通状態（ＯＮ状態）とすることによって第１の容量
と第２の容量が短絡され、第１の容量に保存されている
前記出力信号の電位Ｖ２と第２の容量に保存されている
前記出力信号の電位Ｖ１が平均化される。続いて第２の
アナログスイッチを非導通状態（ＯＦＦ状態）にするこ
とによって前記出力信号の電位Ｖ１，Ｖ２の平均値が第
１及び第２の容量に保存される。
【００６０】以下同様にして、第１の容量に第１のアナ
ログスイッチを非導通状態にするタイミングで前記出力
信号の電位Ｖ３〜Ｖｋを保存し、第２の容量の電位との
平均値を取り込むことによって第２の容量にはそれまで
に第１の容量に各タイミングで保存された電位の平均値
が保存される。また、前記選択回路から出力される出力
信号は第３及び４のアナログスイッチによって該ノイズ
低減回路内の伝達経路を制御される。つまり、第３のア
ナログスイッチが導通状態（ＯＮ状態）であり、且つ第
４のアナログスイッチが非導通状態（ＯＦＦ状態）にお
いては前記選択回路から出力される出力信号は前記平均
化回路を伝達してノイズ低減回路より出力される。
ログスイッチを非導通状態にするタイミングで前記出力
信号の電位Ｖ３〜Ｖｋを保存し、第２の容量の電位との
平均値を取り込むことによって第２の容量にはそれまで
に第１の容量に各タイミングで保存された電位の平均値
が保存される。また、前記選択回路から出力される出力
信号は第３及び４のアナログスイッチによって該ノイズ
低減回路内の伝達経路を制御される。つまり、第３のア
ナログスイッチが導通状態（ＯＮ状態）であり、且つ第
４のアナログスイッチが非導通状態（ＯＦＦ状態）にお
いては前記選択回路から出力される出力信号は前記平均
化回路を伝達してノイズ低減回路より出力される。
【００６１】一方、第３のアナログスイッチが非導通状
態（ＯＦＦ状態）であり、且つ第４のアナログスイッチ
が導通状態（ＯＮ状態）においては、前記選択回路から
出力される出力信号は第４のアナログスイッチを介して
未処理で前記ノイズ低減回路より出力される。また、ク
ランプ回路４−１はカップリング容量Ｃ３及び第５のア
ナログスイッチ回路ＳＷ５及び出力バッファ回路Ｂ２に
よって形成される。前記ノイズ低減回路の出力信号は該
クランプ回路のカップリング容量の一端（Ａ点）を介し
て他端（Ｂ点）より前記出力信号のＡＣ成分のみを出力
し、該Ｂ点と基準電位入力線１０−１との間に第５のア
ナログスイッチ回路を接続する。第５のアナログスイッ
チが導通状態（ＯＮ状態）においてＢ点の電位は基準電
位Ｖrefに短絡され、第５のアナログスイッチが非導通
状態（ＯＦＦ状態）においてＢ点は基準電位Ｖref に対
して開放される。つまり、Ｂ点の電位は第５のアナログ
スイッチをまずＯＮ状態とし、続いて第５のアナログス
イッチをＯＦＦ状態とすることによってＢ点を基準電位
Ｖref にクランプすることができる。
態（ＯＦＦ状態）であり、且つ第４のアナログスイッチ
が導通状態（ＯＮ状態）においては、前記選択回路から
出力される出力信号は第４のアナログスイッチを介して
未処理で前記ノイズ低減回路より出力される。また、ク
ランプ回路４−１はカップリング容量Ｃ３及び第５のア
ナログスイッチ回路ＳＷ５及び出力バッファ回路Ｂ２に
よって形成される。前記ノイズ低減回路の出力信号は該
クランプ回路のカップリング容量の一端（Ａ点）を介し
て他端（Ｂ点）より前記出力信号のＡＣ成分のみを出力
し、該Ｂ点と基準電位入力線１０−１との間に第５のア
ナログスイッチ回路を接続する。第５のアナログスイッ
チが導通状態（ＯＮ状態）においてＢ点の電位は基準電
位Ｖrefに短絡され、第５のアナログスイッチが非導通
状態（ＯＦＦ状態）においてＢ点は基準電位Ｖref に対
して開放される。つまり、Ｂ点の電位は第５のアナログ
スイッチをまずＯＮ状態とし、続いて第５のアナログス
イッチをＯＦＦ状態とすることによってＢ点を基準電位
Ｖref にクランプすることができる。
【００６２】前記ノイズ低減回路７−１の第１、２、３
及び４のアナログスイッチに対し、動作状態及び非動作
状態の切替制御信号を出力する制御回路９−１は入力信
号線８−１を介して外部駆動回路により駆動される。
及び４のアナログスイッチに対し、動作状態及び非動作
状態の切替制御信号を出力する制御回路９−１は入力信
号線８−１を介して外部駆動回路により駆動される。
【００６３】前記クランプ回路４−１の第５のアナログ
スイッチに対し、動作状態及び非動作状態の切替制御信
号を出力する制御回路６−１は入力信号線８−１を介し
て外部駆動回路により駆動される。
スイッチに対し、動作状態及び非動作状態の切替制御信
号を出力する制御回路６−１は入力信号線８−１を介し
て外部駆動回路により駆動される。
【００６４】前記基準電圧Ｖref は基準電圧入力線１０
−１を介して外部バイアス回路によって供給される。
−１を介して外部バイアス回路によって供給される。
【００６５】基準電圧入力線１０−１〜１０−ｍはチッ
プ外にて短絡されており、各チップに共通の基準電圧Ｖ
ref が供給される。
プ外にて短絡されており、各チップに共通の基準電圧Ｖ
ref が供給される。
【００６６】図６は前記第３の実施形態の動作の１例を
説明する為のタイミング図である。図において、φ１−
１は前記イメージセンサチップ１−１における第１の制
御回路９−１の第１のアナログスイッチの動作状態を制
御する出力制御信号を示し、φ２−１は前記イメージセ
ンサチップ１−１における第１の制御回路９−１の第２
のアナログスイッチの動作状態を制御する出力制御信号
を示し、φ３−１は前記イメージセンサチップ１−１に
おける第１の制御回路９−１の第３のアナログスイッチ
の動作状態を制御する出力制御信号を示し、φ４−１は
前記イメージセンサチップ１−１における第１の制御回
路９−１の第４のアナログスイッチの動作状態を制御す
る出力制御信号を示し、φ５−１は前記イメージセンサ
チップ１−１における第２の制御回路６−１の第５のア
ナログスイッチの動作状態を制御する出力制御信号を示
し、Ｖinは前記イメージセンサチップ１−１のノイズ低
減回路７−１の入力を示し、ＶC2は前記イメージセンサ
チップ１−１のノイズ低減回路７−１の第２の容量の電
位を示し、Ｖout1は前記イメージセンサチップ１−１の
ノイズ低減回路７−１の出力を示す。
説明する為のタイミング図である。図において、φ１−
１は前記イメージセンサチップ１−１における第１の制
御回路９−１の第１のアナログスイッチの動作状態を制
御する出力制御信号を示し、φ２−１は前記イメージセ
ンサチップ１−１における第１の制御回路９−１の第２
のアナログスイッチの動作状態を制御する出力制御信号
を示し、φ３−１は前記イメージセンサチップ１−１に
おける第１の制御回路９−１の第３のアナログスイッチ
の動作状態を制御する出力制御信号を示し、φ４−１は
前記イメージセンサチップ１−１における第１の制御回
路９−１の第４のアナログスイッチの動作状態を制御す
る出力制御信号を示し、φ５−１は前記イメージセンサ
チップ１−１における第２の制御回路６−１の第５のア
ナログスイッチの動作状態を制御する出力制御信号を示
し、Ｖinは前記イメージセンサチップ１−１のノイズ低
減回路７−１の入力を示し、ＶC2は前記イメージセンサ
チップ１−１のノイズ低減回路７−１の第２の容量の電
位を示し、Ｖout1は前記イメージセンサチップ１−１の
ノイズ低減回路７−１の出力を示す。
【００６７】前記φ１−１、φ２−１は入力信号線８−
１のスタート信号に同期しており、即ちチップ１−１の
受光要素による光信号の読み出し動作を行う期間外の特
定期間だけφ１−１、φ２−１の出力があり、平均化回
路が動作状態とされ、第１の容量に第１のアナログスイ
ッチを非導通状態にするタイミングで前記出力信号の電
位Ｖ１〜Ｖｋを保存し、第１の容量に各タイミングで保
存された電位Ｖ１〜Ｖｋと、第２の容量の電位の平均値
を取り込むことによって第２の容量にはそれまでに第１
の容量に各タイミングで保存された電位の平均値が保存
される。
１のスタート信号に同期しており、即ちチップ１−１の
受光要素による光信号の読み出し動作を行う期間外の特
定期間だけφ１−１、φ２−１の出力があり、平均化回
路が動作状態とされ、第１の容量に第１のアナログスイ
ッチを非導通状態にするタイミングで前記出力信号の電
位Ｖ１〜Ｖｋを保存し、第１の容量に各タイミングで保
存された電位Ｖ１〜Ｖｋと、第２の容量の電位の平均値
を取り込むことによって第２の容量にはそれまでに第１
の容量に各タイミングで保存された電位の平均値が保存
される。
【００６８】同様に、前記φ３−１、φ４−１は入力信
号線８−１のスタート信号に同期しており、即ちチップ
１−１の受光要素による光信号の読み出し動作を行う期
間外の特定期間だけφ３−１、φ４−１の出力があり、
第３のアナログスイッチが導通状態（ＯＮ状態）であ
り、且つ第４のアナログスイッチが非導通状態（ＯＦＦ
状態）とし、ノイズ低減回路７−１が動作状態とされ、
ノイズを低減された出力Ｖout1がある。
号線８−１のスタート信号に同期しており、即ちチップ
１−１の受光要素による光信号の読み出し動作を行う期
間外の特定期間だけφ３−１、φ４−１の出力があり、
第３のアナログスイッチが導通状態（ＯＮ状態）であ
り、且つ第４のアナログスイッチが非導通状態（ＯＦＦ
状態）とし、ノイズ低減回路７−１が動作状態とされ、
ノイズを低減された出力Ｖout1がある。
【００６９】同様に、前記φ５−１は入力信号線８−１
のスタート信号に同期しており、即ちノイズ低減回路７
−１の動作期間内における特定期間だけφ５−１の出力
があり、第５のアナログスイッチが導通状態（ＯＮ状
態）であり、続いて前記第５のアナログスイッチが非導
通状態（ＯＦＦ状態）となるタイミングにおいてノイズ
を低減された出力Ｖout1が基準電位Ｖref にクランプさ
れる。
のスタート信号に同期しており、即ちノイズ低減回路７
−１の動作期間内における特定期間だけφ５−１の出力
があり、第５のアナログスイッチが導通状態（ＯＮ状
態）であり、続いて前記第５のアナログスイッチが非導
通状態（ＯＦＦ状態）となるタイミングにおいてノイズ
を低減された出力Ｖout1が基準電位Ｖref にクランプさ
れる。
【００７０】この様にして、ノイズ低減回路７−１に第
１及び２のアナログスイッチ回路と第１及び２の容量と
出力バッファ回路によって形成される平均化回路を用
い、選択回路３−１の出力信号の電位を複数回サンプリ
ングし、サンプリング値の平均値をとることによって該
出力信号のノイズを低減し、ノイズを低減された出力信
号をクランプ回路により基準電位にクランプすることに
よって、受光要素からクランプ回路の間に含まれるラン
ダムノイズによって、直線状に配列したイメージセンサ
チップ毎にクランプレベルが変動することを低減させる
ことができる。これにより、チップごとの画像信号の濃
淡の差が縮小されて、１ライン中均一な画像信号を得る
ことができ、密着型イメージセンサによる２次元画像全
体としても、ムラのない高品質な画像信号を得ることが
できる。
１及び２のアナログスイッチ回路と第１及び２の容量と
出力バッファ回路によって形成される平均化回路を用
い、選択回路３−１の出力信号の電位を複数回サンプリ
ングし、サンプリング値の平均値をとることによって該
出力信号のノイズを低減し、ノイズを低減された出力信
号をクランプ回路により基準電位にクランプすることに
よって、受光要素からクランプ回路の間に含まれるラン
ダムノイズによって、直線状に配列したイメージセンサ
チップ毎にクランプレベルが変動することを低減させる
ことができる。これにより、チップごとの画像信号の濃
淡の差が縮小されて、１ライン中均一な画像信号を得る
ことができ、密着型イメージセンサによる２次元画像全
体としても、ムラのない高品質な画像信号を得ることが
できる。
【００７１】
【発明の効果】以上説明したように、本発明によれば各
イメージセンサチップに内蔵される受光要素の出力信号
を基準電位にクランプするクランプ回路の動作期間にお
いて、受光要素からの出力信号に含まれるランダムノイ
ズを低減せしめるノイズ低減回路を動作させることによ
り、直線状に配列したイメージセンサチップ毎にクラン
プレベルが変動することによって発生する画像上の濃淡
を低減させることができるという効果がある。
イメージセンサチップに内蔵される受光要素の出力信号
を基準電位にクランプするクランプ回路の動作期間にお
いて、受光要素からの出力信号に含まれるランダムノイ
ズを低減せしめるノイズ低減回路を動作させることによ
り、直線状に配列したイメージセンサチップ毎にクラン
プレベルが変動することによって発生する画像上の濃淡
を低減させることができるという効果がある。
【００７２】また、チップごとの画像信号の濃淡の差が
縮小されて、複数個のチップの直線状の列によるイメー
ジセンサチップ列から、１ライン中均一な画像信号を得
ることができ、密着型イメージセンサによる２次元画像
全体としても、ムラのない高品質な画像信号を得ること
ができる。
縮小されて、複数個のチップの直線状の列によるイメー
ジセンサチップ列から、１ライン中均一な画像信号を得
ることができ、密着型イメージセンサによる２次元画像
全体としても、ムラのない高品質な画像信号を得ること
ができる。
【図１】本発明の密着型イメージセンサの第１の実施形
態を示す概略構成図である。
態を示す概略構成図である。
【図２】第１の実施形態の動作の１例を説明する為のタ
イミング図である。
イミング図である。
【図３】本発明の密着型イメージセンサの第２の実施形
態の特にノイズ低減回路及びクランプ回路を示すブロッ
ク図である。
態の特にノイズ低減回路及びクランプ回路を示すブロッ
ク図である。
【図４】第２の実施形態の動作の１例を説明する為のタ
イミング図である。
イミング図である。
【図５】本発明の密着型イメージセンサの第３の実施形
態の特にノイズ低減回路及びクランプ回路を示すブロッ
ク図である。
態の特にノイズ低減回路及びクランプ回路を示すブロッ
ク図である。
【図６】第３の実施形態の動作の１例を説明する為のタ
イミング図である。
イミング図である。
【図７】従来の密着型イメージセンサの１例を示す概略
構成図である。
構成図である。
１−１〜１−ｍ イメージセンサチップ ２−１−１〜２−ｍ−ｎ 受光要素 ３−１〜３−ｍ 選択回路 ４−１〜４−ｍ クランプ回路 ５−１〜５−ｍ 出力線 ６−１〜６−ｍ 第２の制御回路 ７−１〜７−ｍ ノイズ低減回路 ８−１〜８−ｍ 入力線 ９−１〜９−ｍ 第１の制御回路 １０−１〜１０−ｍ 基準電圧入力線 １１−１〜１１−ｍ 遅延回路 １２−１〜１２−ｍ 増幅回路 １３−１〜１３−ｍ 第３の制御回路 １４−１〜１４−ｍ ローパスフィルター回路 １５−１〜１５−ｍ 平均化回路
Claims (17)
- 【請求項１】 複数個の受光要素を有するイメージセン
サチップにおいて、 前記受光要素からの出力信号に含まれるランダムノイズ
を動作状態において低減せしめ、前記受光要素からの出
力信号に含まれるランダムノイズを非動作状態において
は該出力信号を未処理で出力するノイズ低減回路と、 前記ノイズ低減回路の前記動作状態及び非動作状態を制
御する第１の制御回路と、 前記ノイズ低減回路を介して出力される出力信号を基準
電位にクランプするクランプ回路と、 前記クランプ回路の動作状態及び非動作状態を制御する
第２の制御回路と、を有することを特徴とするイメージ
センサチップ。 - 【請求項２】 前記複数個の受光要素からの出力信号を
順次選択して前記ノイズ低減回路に入力させる選択回
路、を有することを特徴とする請求項１に記載のイメー
ジセンサチップ。 - 【請求項３】 前記ノイズ低減回路が前記受光要素から
の出力信号の周波数帯域を制限する手段を有することを
特徴とする請求項１に記載のイメージセンサチップ。 - 【請求項４】 前記ノイズ低減回路が受光要素からの出
力信号を複数回サンプリングするサンプリング手段と、 前記サンプリング手段におけるサンプリング値の平均値
を出力する平均化手段と、を有することを特徴とする請
求項１に記載のイメージセンサチップ。 - 【請求項５】 複数個の受光要素を有するイメージセン
サチップを複数個配列してなる密着型イメージセンサに
おいて、 前記受光要素からの出力信号に含まれるランダムノイズ
を動作状態において低減せしめ、前記受光要素からの出
力信号に含まれるランダムノイズを非動作状態において
は該出力信号を未処理で出力するノイズ低減回路と、 前記ノイズ低減回路の前記動作状態及び非動作状態を制
御する第１の制御回路と、 前記ノイズ低減回路を介して出力される出力信号を基準
電位にクランプするクランプ回路と、 前記クランプ回路の動作状態及び非動作状態を制御する
第２の制御回路と、を有することを特徴とする密着型イ
メージセンサ。 - 【請求項６】 前記複数個の受光要素からの出力信号を
順次選択して前記ノイズ低減回路に入力させる選択回路
を有することを特徴とする請求項５に記載の密着型イメ
ージセンサ。 - 【請求項７】 前記ノイズ低減回路が受光要素からの出
力信号の周波数帯域を制限する手段を有することを特徴
とする請求項５に記載の密着型イメージセンサ。 - 【請求項８】 前記ノイズ低減回路が受光要素からの出
力信号を複数回サンプリングするサンプリング手段と、 前記サンプリング手段におけるサンプリング値の平均値
を出力する平均化手段と、を有することを特徴とする請
求項５に記載の密着型イメージセンサ。 - 【請求項９】 複数個の受光要素を有するイメージセン
サチップを複数個配列してなるイメージセンサチップの
駆動方法において前記受光要素からの出力信号に含まれ
るランダムノイズを動作状態において低減せしめ、前記
受光要素からの出力信号に含まれるランダムノイズを非
動作状態においては該出力信号を未処理で出力するノイ
ズ低減回路と、 前記ノイズ低減回路の動作状態及び非動作状態を制御す
る第１の制御回路と、 前記ノイズ低減回路を介して出力される出力信号を基準
電位にクランプするクランプ回路と、 前記クランプ回路の動作状態及び非動作状態を制御する
第２の制御回路と、を有し、 前記ノイズ低減回路は前記受光要素による光信号の読み
出し動作を行う期間外においてのみ該ノイズ低減回路を
動作状態とし、且つ前記受光要素による光信号の読み出
し動作を行う期間内においては該ノイズ低減回路を非動
作状態とし、 前記ノイズ低減回路の動作期間内においてのみ前記クラ
ンプ回路を動作状態とし且つ前記ノイズ低減回路の動作
期間外においては前記クランプ回路を非動作状態とする
ことを特徴とするイメージセンサチップの駆動方法。 - 【請求項１０】 前記複数個の受光要素からの出力信号
を順次選択して前記ノイズ低減回路に入力させる選択回
路、を有することを特徴とする請求項９に記載のイメー
ジセンサチップの駆動方法。 - 【請求項１１】 前記ノイズ低減回路が受光要素からの
出力信号の周波数帯域を制限する手段を有することを特
徴とする請求項９に記載のイメージセンサチップの駆動
方法。 - 【請求項１２】 前記ノイズ低減回路が受光要素からの
出力信号を複数回サンプリングするサンプリング手段
と、 前記サンプリング手段におけるサンプリング値の平均値
を出力する平均化手段と、を有することを特徴とする請
求項１に記載のイメージセンサチップの駆動方法。 - 【請求項１３】 複数個の受光要素を有するイメージセ
ンサチップを複数個配列してなる密着型イメージセンサ
の駆動方法において該密着型イメージセンサは、 前記受光要素からの出力信号に含まれるランダムノイズ
を動作状態において低減せしめ、前記受光要素からの出
力信号に含まれるランダムノイズを非動作状態において
は該出力信号を未処理で出力するノイズ低減回路と、 前記ノイズ低減回路の動作状態及び非動作状態を制御す
る第１の制御回路と、 前記ノイズ低減回路を介して出力される出力信号を基準
電位にクランプするクランプ回路と、 前記クランプ回路の動作状態及び非動作状態を制御する
第２の制御回路とを有し、 前記ノイズ低減回路は前記受光要素による光信号の読み
出し動作を行う期間外においてのみ該ノイズ低減回路を
動作状態とし且つ前記受光要素による光信号の読み出し
動作を行う期間内においては該ノイズ低減回路を非動作
状態とし、 前記ノイズ低減回路の動作期間内においてのみ前記クラ
ンプ回路を動作状態とし且つ前記ノイズ低減回路の動作
期間外においては前記クランプ回路を非動作状態とする
ことを特徴とする密着型イメージセンサの駆動方法。 - 【請求項１４】 前記複数個の受光要素からの出力信号
を順次選択して前記ノイズ低減回路に入力させる選択回
路、を有することを特徴とする請求項１３に記載の密着
型イメージセンサの駆動方法。 - 【請求項１５】 前記ノイズ低減回路が受光要素からの
出力信号の周波数帯域を制限する手段を有することを特
徴とする請求項１３に記載の密着型イメージセンサの駆
動方法。 - 【請求項１６】 前記ノイズ低減回路が受光要素からの
出力信号を複数回サンプリングするサンプリング手段
と、 前記サンプリング手段におけるサンプリング値の平均値
を出力する平均化手段と、を有することを特徴とする請
求項５に記載の密着型イメージセンサの駆動方法。 - 【請求項１７】 複数個の受光要素を有するイメージセ
ンサチップを複数個配列してなる密着型イメージセンサ
において、 前記受光要素からの出力信号に含まれるランダムノイズ
を動作状態においてローパスフィルタで低減し、前記受
光要素からの出力信号に含まれるランダムノイズを非動
作状態においては該出力信号をスルーするノイズ低減回
路と、 前記動作状態と非動作状態をスイッチする第１のスイッ
チ手段と、 前記ノイズ低減回路を介して出力される出力信号を前記
複数個のイメージセンサチップに共通の基準電位にクラ
ンプするクランプ回路と、 前記クランプ回路に前記基準電圧を供給する動作状態と
前記基準電圧の供給路を遮断する非動作状態を制御する
第２のスイッチ手段と、を有することを特徴とする密着
型イメージセンサ。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01881298A JP3618999B2 (ja) | 1998-01-30 | 1998-01-30 | イメージセンサ及びその駆動方法 |
| SG9900153A SG110992A1 (en) | 1998-01-30 | 1999-01-25 | Image sensor |
| US09/236,352 US6534757B2 (en) | 1998-01-30 | 1999-01-25 | Image sensor noise reduction |
| TW088101249A TW420878B (en) | 1998-01-30 | 1999-01-27 | Image sensor |
| DE69924771T DE69924771T2 (de) | 1998-01-30 | 1999-01-27 | Bildsensor |
| EP99300616A EP0933922B1 (en) | 1998-01-30 | 1999-01-27 | Image sensor |
| CNB991018109A CN1161966C (zh) | 1998-01-30 | 1999-01-29 | 图象检测器 |
| KR1019990003167A KR100340887B1 (ko) | 1998-01-30 | 1999-01-30 | 이미지 입력 장치, 그 구동 방법 및 이미지 센서의 구동 방법 |
| HK99103764.0A HK1018725B (en) | 1998-01-30 | 1999-08-31 | Image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01881298A JP3618999B2 (ja) | 1998-01-30 | 1998-01-30 | イメージセンサ及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11220570A true JPH11220570A (ja) | 1999-08-10 |
| JP3618999B2 JP3618999B2 (ja) | 2005-02-09 |
Family
ID=11982003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01881298A Expired - Fee Related JP3618999B2 (ja) | 1998-01-30 | 1998-01-30 | イメージセンサ及びその駆動方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6534757B2 (ja) |
| EP (1) | EP0933922B1 (ja) |
| JP (1) | JP3618999B2 (ja) |
| KR (1) | KR100340887B1 (ja) |
| CN (1) | CN1161966C (ja) |
| DE (1) | DE69924771T2 (ja) |
| SG (1) | SG110992A1 (ja) |
| TW (1) | TW420878B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100411307B1 (ko) * | 2002-03-12 | 2003-12-24 | 주식회사 하이닉스반도체 | 자동으로 리셋 전압을 제한하는 기능을 갖는 이미지센서및 이미지센서의 리셋 전압 자동 제어 방법 |
| WO2007099620A1 (ja) * | 2006-03-01 | 2007-09-07 | Fujitsu Limited | 半導体集積回路 |
| JP2009141612A (ja) * | 2007-12-05 | 2009-06-25 | National Univ Corp Shizuoka Univ | イメージセンサ |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG70128A1 (en) * | 1997-10-06 | 2000-01-25 | Canon Kk | Method of driving image sensor |
| TW466873B (en) * | 2000-02-18 | 2001-12-01 | Mustek Systems Inc | Method to determine the occurrence of line-dropping in the scanned image of scanner |
| US6965408B2 (en) * | 2000-02-28 | 2005-11-15 | Canon Kabushiki Kaisha | Solid-state image pickup device having a photoelectric conversion unit and a punch-through current suppression circuit |
| JP4011818B2 (ja) | 2000-02-29 | 2007-11-21 | キヤノン株式会社 | 半導体固体撮像装置 |
| US8125695B2 (en) * | 2003-03-24 | 2012-02-28 | Hewlett-Packard Development Company, L.P. | Imaging system and method |
| JP2005197922A (ja) * | 2004-01-06 | 2005-07-21 | Fuji Xerox Co Ltd | 画像読取装置 |
| KR100790585B1 (ko) * | 2006-05-25 | 2008-01-02 | (주) 픽셀플러스 | Ｃｍｏｓ 이미지 센서 픽셀 및 그 신호 감지 방법 |
| KR100696162B1 (ko) * | 2006-08-11 | 2007-03-20 | 엠텍비젼 주식회사 | 이미지의 노이즈 감소 장치 및 노이즈 감소 방법, 이를수행하는 프로그램이 기록된 기록 매체 |
| KR100775063B1 (ko) | 2006-11-09 | 2007-11-08 | 삼성전자주식회사 | 이미지 센서의 랜덤 노이즈 평가 방법 및 평가 장치 |
| US8009214B2 (en) * | 2007-06-13 | 2011-08-30 | Forza Silicon | Individual row calibration in an image sensor |
| KR102369625B1 (ko) | 2015-09-25 | 2022-03-03 | 삼성전자주식회사 | 아날로그-디지털 컨버터 및 이를 포함하는 이미지 센서 |
| JP6766560B2 (ja) * | 2016-09-29 | 2020-10-14 | セイコーエプソン株式会社 | 画像読取装置及び半導体装置 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6134798A (ja) | 1984-07-25 | 1986-02-19 | Sharp Corp | 電荷転送素子の出力信号処理回路 |
| US4776031A (en) * | 1985-03-29 | 1988-10-04 | Canon Kabushiki Kaisha | Image reading apparatus |
| JP2564272B2 (ja) | 1986-03-14 | 1996-12-18 | 株式会社日立製作所 | 固体撮像装置の信号読み出し装置 |
| JP2823578B2 (ja) | 1989-02-10 | 1998-11-11 | キヤノン株式会社 | 光電変換装置及びその駆動方法 |
| JPH02210947A (ja) | 1989-02-10 | 1990-08-22 | Canon Inc | センサチップ及びそれを用いた光電変換装置 |
| JPH02210948A (ja) | 1989-02-10 | 1990-08-22 | Canon Inc | センサチップ及びそれを用いた光電変換装置 |
| EP0382540B1 (en) * | 1989-02-10 | 1996-06-12 | Canon Kabushiki Kaisha | Sensor chip and photoelectric conversion apparatus using the same |
| JPH02210949A (ja) | 1989-02-10 | 1990-08-22 | Canon Inc | イメージセンサチップ及びそれを用いた光電変換装置 |
| JP3264698B2 (ja) * | 1992-06-30 | 2002-03-11 | キヤノン株式会社 | 撮像装置 |
| JP2991039B2 (ja) * | 1994-06-16 | 1999-12-20 | 三菱電機株式会社 | 密着型イメージセンサ |
| JPH0865580A (ja) * | 1994-08-19 | 1996-03-08 | Canon Inc | 撮像装置 |
| JP3112799B2 (ja) | 1994-11-25 | 2000-11-27 | シャープ株式会社 | 読取り装置 |
| JP3284803B2 (ja) | 1994-12-16 | 2002-05-20 | 富士ゼロックス株式会社 | 画像入力装置 |
| JPH09116757A (ja) | 1995-10-18 | 1997-05-02 | Fuji Xerox Co Ltd | 画像信号処理装置 |
| JPH09247546A (ja) * | 1996-03-11 | 1997-09-19 | Toshiba Corp | 固体撮像装置とその駆動方法 |
-
1998
- 1998-01-30 JP JP01881298A patent/JP3618999B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-25 SG SG9900153A patent/SG110992A1/en unknown
- 1999-01-25 US US09/236,352 patent/US6534757B2/en not_active Expired - Fee Related
- 1999-01-27 TW TW088101249A patent/TW420878B/zh not_active IP Right Cessation
- 1999-01-27 EP EP99300616A patent/EP0933922B1/en not_active Expired - Lifetime
- 1999-01-27 DE DE69924771T patent/DE69924771T2/de not_active Expired - Lifetime
- 1999-01-29 CN CNB991018109A patent/CN1161966C/zh not_active Expired - Fee Related
- 1999-01-30 KR KR1019990003167A patent/KR100340887B1/ko not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100411307B1 (ko) * | 2002-03-12 | 2003-12-24 | 주식회사 하이닉스반도체 | 자동으로 리셋 전압을 제한하는 기능을 갖는 이미지센서및 이미지센서의 리셋 전압 자동 제어 방법 |
| WO2007099620A1 (ja) * | 2006-03-01 | 2007-09-07 | Fujitsu Limited | 半導体集積回路 |
| JPWO2007099620A1 (ja) * | 2006-03-01 | 2009-07-16 | 富士通マイクロエレクトロニクス株式会社 | 半導体集積回路 |
| JP4546563B2 (ja) * | 2006-03-01 | 2010-09-15 | 富士通セミコンダクター株式会社 | 半導体集積回路 |
| JP2009141612A (ja) * | 2007-12-05 | 2009-06-25 | National Univ Corp Shizuoka Univ | イメージセンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0933922B1 (en) | 2005-04-20 |
| DE69924771D1 (de) | 2005-05-25 |
| EP0933922A3 (en) | 2000-09-06 |
| EP0933922A2 (en) | 1999-08-04 |
| TW420878B (en) | 2001-02-01 |
| SG110992A1 (en) | 2005-05-30 |
| CN1161966C (zh) | 2004-08-11 |
| KR19990068235A (ko) | 1999-08-25 |
| KR100340887B1 (ko) | 2002-06-20 |
| US6534757B2 (en) | 2003-03-18 |
| JP3618999B2 (ja) | 2005-02-09 |
| CN1233784A (zh) | 1999-11-03 |
| DE69924771T2 (de) | 2005-10-06 |
| HK1018725A1 (en) | 1999-12-30 |
| US20020070331A1 (en) | 2002-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11220570A (ja) | イメージセンサチップと密着型イメージセンサ及びそれらの駆動方法 | |
| EP0932302A2 (en) | A CMOS active pixel digital camera | |
| US20080079830A1 (en) | Time delayed integration CMOS image sensor with zero desynchronization | |
| US5654755A (en) | System for determining a video offset from dark photosensors in an image sensor array | |
| WO2013148833A1 (en) | Cmos image sensors implementing full frame digital correlated double sampling with global shutter | |
| JP3817294B2 (ja) | 固体撮像装置 | |
| US20020024068A1 (en) | Solid-state image pickup apparatus | |
| EP0909086B1 (en) | Image sensor with photosensor chips and output circuit on a single mounting substrate | |
| JP2000196807A (ja) | センサ解像度をスイッチングする方法及び回路ア―キテクチャ― | |
| US8094220B2 (en) | Solid-state imaging apparatus and driving method of solid-state imaging apparatus | |
| JP2000125207A (ja) | 画素アレイ駆動方法及びそのイメ―ジセンサ | |
| EP1239657B1 (en) | Image processing apparatus | |
| US6697108B1 (en) | Fast frame readout architecture for array sensors with integrated correlated double sampling system | |
| EP0848546B1 (en) | Solid-state imaging device and method for driving the same | |
| US6853402B2 (en) | Combined multiplexing and offset correction for an image sensor array | |
| JP2000244819A (ja) | 固体撮像装置 | |
| JP2002101264A (ja) | イメージセンサチップ、及びそれを用いた画像読み取り装置 | |
| JPH1118014A (ja) | 画像入力装置 | |
| JPH09321953A (ja) | 撮像装置 | |
| JP3432002B2 (ja) | 撮像装置 | |
| HK1018725B (en) | Image sensor | |
| JPH11308409A (ja) | 画像読取装置及びその画像縮小読取方法 | |
| JP2000270211A (ja) | 画像処理装置 | |
| JPH0897965A (ja) | 密着型イメージセンサ | |
| JPH0946489A (ja) | 画像読み取り装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041111 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |