JPH11233452A - 三族−五族化合物半導体装置の製造方法 - Google Patents
三族−五族化合物半導体装置の製造方法Info
- Publication number
- JPH11233452A JPH11233452A JP10028037A JP2803798A JPH11233452A JP H11233452 A JPH11233452 A JP H11233452A JP 10028037 A JP10028037 A JP 10028037A JP 2803798 A JP2803798 A JP 2803798A JP H11233452 A JPH11233452 A JP H11233452A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- base
- group iii
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 三族−五族化合物半導体装置の製造方法に関
し、既知の電極材料の積層順序に簡単な改変を施すのみ
で、半導体層の表面に在る自然酸化膜やベース層上に在
るガード・リングである半導体層の影響を受けることな
く低いコンタクト抵抗を再現性良く実現し、また、金属
層間に形成したバリヤ層の効果を充分に発揮できるよう
にする。 【解決手段】 ｐ−ＧａＡｓベース層５上にＰｄ層及び
Ｔｉ層及びＰｔ層及びＡｕ層の順に積層された積層体か
らなるベース電極１１を形成してから熱処理を行なって
Ｐｄ層とｐ−ＧａＡｓベース層５とを合金化する工程が
含まれている。
し、既知の電極材料の積層順序に簡単な改変を施すのみ
で、半導体層の表面に在る自然酸化膜やベース層上に在
るガード・リングである半導体層の影響を受けることな
く低いコンタクト抵抗を再現性良く実現し、また、金属
層間に形成したバリヤ層の効果を充分に発揮できるよう
にする。 【解決手段】 ｐ−ＧａＡｓベース層５上にＰｄ層及び
Ｔｉ層及びＰｔ層及びＡｕ層の順に積層された積層体か
らなるベース電極１１を形成してから熱処理を行なって
Ｐｄ層とｐ−ＧａＡｓベース層５とを合金化する工程が
含まれている。
Description
【０００１】
【発明の属する技術分野】本発明は、コンタクト抵抗が
低い電極をもつ三族−五族化合物半導体装置を製造する
方法に関する。
低い電極をもつ三族−五族化合物半導体装置を製造する
方法に関する。
【０００２】現在、光通信システムの高速且つ大情報量
化や高速コンピュータの高性能化を促進させる為、化合
物半導体装置を高性能化することが要求され、その一環
として、電極コンタクト抵抗の低減が問題になっている
ので、本発明では、その問題を解消する為の一手段を開
示する。
化や高速コンピュータの高性能化を促進させる為、化合
物半導体装置を高性能化することが要求され、その一環
として、電極コンタクト抵抗の低減が問題になっている
ので、本発明では、その問題を解消する為の一手段を開
示する。
【０００３】
【従来の技術】従来の化合物半導体装置、特にヘテロ接
合バイポーラ・トランジスタ（ｈｅｔｅｒｏｊｕｎｃｔ
ｉｏｎ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ：ＨＢ
Ｔ）に於いては、ｐ型化合物半導体層に対する合金型オ
ーミック・コンタクト電極として、ＡｕＺｎ、ＡｕＭ
ｎ、ＡｕＢｅなどｐ型不純物を構成元素とする合金膜や
ｐ型不純物元素を含む多層膜を真空蒸着法で半導体層表
面に堆積し、その後の熱処理で電極と半導体界面とを合
金化することに依って、良好なオーミック・コンタクト
をもつ電極を形成している。尚、ｐ型不純物元素を含む
多層膜としては、例えば、Ｐｄ／Ｚｎ／Ｐｔ／ＡｕやＰ
ｄ／Ｚｎ／Ｐｄ／Ａｕを挙げることができ、この場合、
ｐ型不純物元素はＺｎである。
合バイポーラ・トランジスタ（ｈｅｔｅｒｏｊｕｎｃｔ
ｉｏｎ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ：ＨＢ
Ｔ）に於いては、ｐ型化合物半導体層に対する合金型オ
ーミック・コンタクト電極として、ＡｕＺｎ、ＡｕＭ
ｎ、ＡｕＢｅなどｐ型不純物を構成元素とする合金膜や
ｐ型不純物元素を含む多層膜を真空蒸着法で半導体層表
面に堆積し、その後の熱処理で電極と半導体界面とを合
金化することに依って、良好なオーミック・コンタクト
をもつ電極を形成している。尚、ｐ型不純物元素を含む
多層膜としては、例えば、Ｐｄ／Ｚｎ／Ｐｔ／ＡｕやＰ
ｄ／Ｚｎ／Ｐｄ／Ａｕを挙げることができ、この場合、
ｐ型不純物元素はＺｎである。
【０００４】然しながら、前記電極をＨＢＴに於けるベ
ース電極のようにｐ型薄層構造に適用した場合、Ａｕが
ベース層からコレクタ層に至る各結晶層に拡散し、コン
タクト抵抗の低下や素子の信頼性低下を招来する場合が
ある。
ース電極のようにｐ型薄層構造に適用した場合、Ａｕが
ベース層からコレクタ層に至る各結晶層に拡散し、コン
タクト抵抗の低下や素子の信頼性低下を招来する場合が
ある。
【０００５】また、最近、低いコンタクト抵抗と長寿命
が得られる電極として、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕからな
る積層体構造をＨＢＴのｐ型ベース層に適用する技術が
開示されている（要すれば、「Ｊａｐａｎｅａｓｅ Ｊ
ｏｕｒｎａｌ ｏｆ Ａｐｐｌ．Ｐｈｙｓ．Ｌ５５８−
５６０（１９９１）岡田ら」、参照）。
が得られる電極として、Ｐｔ／Ｔｉ／Ｐｔ／Ａｕからな
る積層体構造をＨＢＴのｐ型ベース層に適用する技術が
開示されている（要すれば、「Ｊａｐａｎｅａｓｅ Ｊ
ｏｕｒｎａｌ ｏｆ Ａｐｐｌ．Ｐｈｙｓ．Ｌ５５８−
５６０（１９９１）岡田ら」、参照）。
【０００６】このＰｔ／Ｔｉ／Ｐｔ／Ａｕからなる積層
体構造の電極では、半導体層との第一の反応層がＰｔ層
であり、半導体層とＰｔ層との間に自然酸化膜が存在し
た場合、半導体層とＰｔ層との合金化が充分に行なわれ
ず、低いコンタクト抵抗を再現性良く実現することが困
難である。
体構造の電極では、半導体層との第一の反応層がＰｔ層
であり、半導体層とＰｔ層との間に自然酸化膜が存在し
た場合、半導体層とＰｔ層との合金化が充分に行なわれ
ず、低いコンタクト抵抗を再現性良く実現することが困
難である。
【０００７】更にまた、Ｐｄ／Ｚｎ／Ｐｔ／Ａｕからな
る積層体構造がＨＢＴのベース電極に用いられている
（要すれば、「特開平５−２５９４３５号公報」、「特
開平６−３１０７０６号公報」などを参照）。
る積層体構造がＨＢＴのベース電極に用いられている
（要すれば、「特開平５−２５９４３５号公報」、「特
開平６−３１０７０６号公報」などを参照）。
【０００８】このＰｄ／Ｚｎ／Ｐｔ／Ａｕからなる積層
体構造の電極では、半導体層と電極とを合金化する熱処
理工程で、Ｚｎが半導体層側と表面側に拡散すると共に
ＰｔがＰｄ層中に侵入し、Ａｕがバリヤ層であるＰｔ層
を貫通して拡散し、電極の信頼性を確保することが困難
である。
体構造の電極では、半導体層と電極とを合金化する熱処
理工程で、Ｚｎが半導体層側と表面側に拡散すると共に
ＰｔがＰｄ層中に侵入し、Ａｕがバリヤ層であるＰｔ層
を貫通して拡散し、電極の信頼性を確保することが困難
である。
【０００９】
【発明が解決しようとする課題】本発明では、既知の電
極材料の積層順序に簡単な改変を施すのみで、半導体層
の表面に在る自然酸化膜やベース層上に在るガード・リ
ングである半導体層の影響を受けることなく低いコンタ
クト抵抗を再現性良く実現し、また、金属層間に形成し
たバリヤ層の効果を充分に発揮できるようにする。
極材料の積層順序に簡単な改変を施すのみで、半導体層
の表面に在る自然酸化膜やベース層上に在るガード・リ
ングである半導体層の影響を受けることなく低いコンタ
クト抵抗を再現性良く実現し、また、金属層間に形成し
たバリヤ層の効果を充分に発揮できるようにする。
【００１０】
【課題を解決するための手段】本発明に於いては、三族
−五族系化合物半導体を用いる半導体装置の電極材料と
して既知であるＰｄ、Ｔｉ、Ｐｔ、Ａｕを用い、また、
Ｐｄを半導体層側にして前記の順に積層し、半導体層と
反応、即ち、合金化する金属にＰｄを用いることで低い
コンタクト抵抗を維持し、そして、Ｐｄ層とＰｔ層との
間にはＰｔに対する有効なバリヤ層となるＴｉ層を介在
させ、電極形成時の熱処理に依ってＰｔがＰｄ層に過剰
に侵入するのを防ぐことが基本になっている。
−五族系化合物半導体を用いる半導体装置の電極材料と
して既知であるＰｄ、Ｔｉ、Ｐｔ、Ａｕを用い、また、
Ｐｄを半導体層側にして前記の順に積層し、半導体層と
反応、即ち、合金化する金属にＰｄを用いることで低い
コンタクト抵抗を維持し、そして、Ｐｄ層とＰｔ層との
間にはＰｔに対する有効なバリヤ層となるＴｉ層を介在
させ、電極形成時の熱処理に依ってＰｔがＰｄ層に過剰
に侵入するのを防ぐことが基本になっている。
【００１１】図１は本発明の原理を解説する為のコンタ
クト抵抗率の合金化時間依存性を表す線図であり、縦軸
にはコンタクト抵抗率を、また、横軸には合金化時間を
それぞれ採ってある。
クト抵抗率の合金化時間依存性を表す線図であり、縦軸
にはコンタクト抵抗率を、また、横軸には合金化時間を
それぞれ採ってある。
【００１２】このデータを得た試料は、ｐ−ＧａＡｓベ
ース層上に厚さが５〔ｎｍ〕であるｎ−ＧａＡｓガード
・リング層と厚さが２５〔ｎｍ〕であるｎ−ＩｎＧａＰ
エミッタ層の一部を介してＰｄ／Ｔｉ／Ｐｔ／Ａｕを順
に積層成膜し、オーミック・コンタクト電極としたもの
であって、積層成膜には真空蒸着法を適用した。
ース層上に厚さが５〔ｎｍ〕であるｎ−ＧａＡｓガード
・リング層と厚さが２５〔ｎｍ〕であるｎ−ＩｎＧａＰ
エミッタ層の一部を介してＰｄ／Ｔｉ／Ｐｔ／Ａｕを順
に積層成膜し、オーミック・コンタクト電極としたもの
であって、積層成膜には真空蒸着法を適用した。
【００１３】試料のｐ−ＧａＡｓベース層に於けるキャ
リヤ濃度は３×１０19〔cm-3〕であり、また、オーミッ
ク・コンタクト電極に於ける各金属膜の膜厚は、Ｐｄ：
３０〔ｎｍ〕、Ｔｉ：４０〔ｎｍ〕、Ｐｔ：４０〔ｎ
ｍ〕、Ａｕ：２００〔ｎｍ〕である。
リヤ濃度は３×１０19〔cm-3〕であり、また、オーミッ
ク・コンタクト電極に於ける各金属膜の膜厚は、Ｐｄ：
３０〔ｎｍ〕、Ｔｉ：４０〔ｎｍ〕、Ｐｔ：４０〔ｎ
ｍ〕、Ａｕ：２００〔ｎｍ〕である。
【００１４】電極形成時の熱処理温度は４００〔℃〕、
雰囲気はＮ2 雰囲気、コンタクト抵抗率の測定はＴＬＭ
（ｔｒａｎｓｍｉｓｓｉｏｎ ｌｉｎｅ ｍｏｄｅ）法
に依った。
雰囲気はＮ2 雰囲気、コンタクト抵抗率の測定はＴＬＭ
（ｔｒａｎｓｍｉｓｓｉｏｎ ｌｉｎｅ ｍｏｄｅ）法
に依った。
【００１５】本発明に於いて、熱処理に依ってコンタク
ト抵抗率が低下した理由は、半導体層と電極の最下層で
あるＰｄ層との合金化反応が進行した為である。
ト抵抗率が低下した理由は、半導体層と電極の最下層で
あるＰｄ層との合金化反応が進行した為である。
【００１６】即ち、Ｐｄ層がｎ−ＩｎＧａＰエミッタ層
及びｎ−ＧａＡｓガード・リング層を介してｐ−ＧａＡ
ｓベース層と合金化反応が行なわれた為であり、これに
ついては、Ｐｄ層をｐ−ＧａＡｓベース層に直接蒸着し
た場合にも図１に見られる傾向と同じ傾向を示すことが
判っている。
及びｎ−ＧａＡｓガード・リング層を介してｐ−ＧａＡ
ｓベース層と合金化反応が行なわれた為であり、これに
ついては、Ｐｄ層をｐ−ＧａＡｓベース層に直接蒸着し
た場合にも図１に見られる傾向と同じ傾向を示すことが
判っている。
【００１７】前記したところから、本発明に依る三族−
五族化合物半導体装置の製造方法に於いては、 （１）一導電型三族−五族化合物半導体ベース層（例え
ばｐ−ＧａＡｓベース層５）上にＰｄ層及びＴｉ層及び
Ｐｔ層及びＡｕ層の順に積層された積層体からなるベー
ス電極（例えばベース電極１１）を形成してから熱処理
を行なってＰｄ層と一導電型三族−五族化合物半導体ベ
ース層とを合金化する工程が含まれてなることを特徴と
するか、或いは、
五族化合物半導体装置の製造方法に於いては、 （１）一導電型三族−五族化合物半導体ベース層（例え
ばｐ−ＧａＡｓベース層５）上にＰｄ層及びＴｉ層及び
Ｐｔ層及びＡｕ層の順に積層された積層体からなるベー
ス電極（例えばベース電極１１）を形成してから熱処理
を行なってＰｄ層と一導電型三族−五族化合物半導体ベ
ース層とを合金化する工程が含まれてなることを特徴と
するか、或いは、
【００１８】（２）一導電型三族−五族化合物半導体ベ
ース層（例えばｐ−ＧａＡｓベース層５）に積層された
反対導電型三族−五族化合物半導体ガード・リング層
（例えばｎ−ＧａＡｓ第一エミッタ層６）上にＰｄ層及
びＴｉ層及びＰｔ層及びＡｕ層の順に積層された積層体
からなるベース電極（例えばベース電極１１）を形成し
てから熱処理を行なってＰｄ層と一導電型三族−五族化
合物半導体ベース層とを合金化する工程が含まれてなる
ことを特徴とするか、或いは、
ース層（例えばｐ−ＧａＡｓベース層５）に積層された
反対導電型三族−五族化合物半導体ガード・リング層
（例えばｎ−ＧａＡｓ第一エミッタ層６）上にＰｄ層及
びＴｉ層及びＰｔ層及びＡｕ層の順に積層された積層体
からなるベース電極（例えばベース電極１１）を形成し
てから熱処理を行なってＰｄ層と一導電型三族−五族化
合物半導体ベース層とを合金化する工程が含まれてなる
ことを特徴とするか、或いは、
【００１９】（３）反対導電型三族−五族化合物半導体
エミッタ層（例えばｎ−ＩｎＧａＰ第二エミッタ層７）
をメサ状に加工する際に一部がベース電極形成予定部分
を覆うように形成した薄膜上にＰｄ層及びＴｉ層及びＰ
ｔ層及びＡｕ層の順に積層された積層体からなるベース
電極（例えばベース電極１１）を形成してから熱処理を
行なってＰｄ層と一導電型三族−五族化合物半導体ベー
ス層（例えばｐ−ＧａＡｓベース層５）とを合金化する
工程が含まれてなることを特徴とする。
エミッタ層（例えばｎ−ＩｎＧａＰ第二エミッタ層７）
をメサ状に加工する際に一部がベース電極形成予定部分
を覆うように形成した薄膜上にＰｄ層及びＴｉ層及びＰ
ｔ層及びＡｕ層の順に積層された積層体からなるベース
電極（例えばベース電極１１）を形成してから熱処理を
行なってＰｄ層と一導電型三族−五族化合物半導体ベー
ス層（例えばｐ−ＧａＡｓベース層５）とを合金化する
工程が含まれてなることを特徴とする。
【００２０】前記手段を採ることに依り、電極と一導電
型高濃度不純物含有半導体ベース層とは、良好なオーミ
ック・コンタクトを生成することができ、また、導電型
が反対導電型であるガード・リング層上からであって
も、熱処理を行なうことで、一導電型高濃度不純物含有
半導体ベース層と良好且つ安定にオーミック・コンタク
トをとることが可能であって、高速動作する半導体装置
に不可欠な低い電極コンタクト抵抗を実現することがで
きる。
型高濃度不純物含有半導体ベース層とは、良好なオーミ
ック・コンタクトを生成することができ、また、導電型
が反対導電型であるガード・リング層上からであって
も、熱処理を行なうことで、一導電型高濃度不純物含有
半導体ベース層と良好且つ安定にオーミック・コンタク
トをとることが可能であって、高速動作する半導体装置
に不可欠な低い電極コンタクト抵抗を実現することがで
きる。
【００２１】
【発明の実施の形態】図２は本発明に於ける一実施の形
態に依って製造されたＨＢＴを表す要部切断側面図であ
って、次に、このＨＢＴを製造する方法について説明す
る。
態に依って製造されたＨＢＴを表す要部切断側面図であ
って、次に、このＨＢＴを製造する方法について説明す
る。
【００２２】（１）例えば、ＭＯＣＶＤ（ｍｅｔａｌｏ
ｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅ
ｐｏｓｉｔｉｏｎ）法を適用することに依り、基板１上
にバッファ層２、サブ・コレクタ層３、コレクタ層４、
ベース層５、第一のガード・リングである第一エミッタ
層６、第二のガード・リングである第二エミッタ層７、
第三エミッタ層８、エミッタ・キャップ層９を成長させ
る。
ｒｇａｎｉｃ ｃｈｅｍｉｃａｌ ｖａｐｏｕｒ ｄｅ
ｐｏｓｉｔｉｏｎ）法を適用することに依り、基板１上
にバッファ層２、サブ・コレクタ層３、コレクタ層４、
ベース層５、第一のガード・リングである第一エミッタ
層６、第二のガード・リングである第二エミッタ層７、
第三エミッタ層８、エミッタ・キャップ層９を成長させ
る。
【００２３】ここで、各半導体部分に関する主要なデー
タを例示すると以下の通りである。 （ａ） 基板１について 材料：半絶縁性ＧａＡｓ （ｂ） バッファ層２について 材料：ノンドープＧａＡｓ 厚さ：５００〔ｎｍ〕 （ｃ） サブ・コレクタ層３について 材料：ｎ−ＧａＡｓ 不純物濃度：５×１０18〔cm-3〕 厚さ：５００〔ｎｍ〕 （ｄ） コレクタ層４ 材料：ｎ−ＧａＡｓ 不純物濃度：３×１０16〔cm-3〕 厚さ：３００〔ｎｍ〕 （ｅ） ベース層５について 材料：ｐ−ＧａＡｓ 不純物濃度：２×１０19〔cm-3〕 厚さ：８０〔ｎｍ〕 （ｆ） 第一のガード・リングである第一エミッタ層６
について 材料：ｎ−ＩｎＧａＰ 不純物濃度：３×１０17〔cm-3〕 厚さ：３０〔ｎｍ〕 （ｇ） 第二のガード・リングである第二エミッタ層７
について 材料：ｎ−ＧａＡｓ 不純物濃度：３×１０17〔cm-3〕 厚さ：１０〔ｎｍ〕 （ｈ） 第三エミッタ層８について 材料：ｎ−ＧａＡｓ 不純物濃度：３×１０17〔cm-3〕（下層）→５×１０18
〔cm-3〕（上層）のグレーデッド 厚さ：３００〔ｎｍ〕 （ｉ） エミッタ・キャップ層９について 材料：ｎ−Ｉｎx Ｇａ1-x Ａｓ（ｘ＝０〜０．６） 不純物濃度：５×１０18〔cm-3〕〜４×１０19〔cm-3〕 厚さ：１００〔ｎｍ〕
タを例示すると以下の通りである。 （ａ） 基板１について 材料：半絶縁性ＧａＡｓ （ｂ） バッファ層２について 材料：ノンドープＧａＡｓ 厚さ：５００〔ｎｍ〕 （ｃ） サブ・コレクタ層３について 材料：ｎ−ＧａＡｓ 不純物濃度：５×１０18〔cm-3〕 厚さ：５００〔ｎｍ〕 （ｄ） コレクタ層４ 材料：ｎ−ＧａＡｓ 不純物濃度：３×１０16〔cm-3〕 厚さ：３００〔ｎｍ〕 （ｅ） ベース層５について 材料：ｐ−ＧａＡｓ 不純物濃度：２×１０19〔cm-3〕 厚さ：８０〔ｎｍ〕 （ｆ） 第一のガード・リングである第一エミッタ層６
について 材料：ｎ−ＩｎＧａＰ 不純物濃度：３×１０17〔cm-3〕 厚さ：３０〔ｎｍ〕 （ｇ） 第二のガード・リングである第二エミッタ層７
について 材料：ｎ−ＧａＡｓ 不純物濃度：３×１０17〔cm-3〕 厚さ：１０〔ｎｍ〕 （ｈ） 第三エミッタ層８について 材料：ｎ−ＧａＡｓ 不純物濃度：３×１０17〔cm-3〕（下層）→５×１０18
〔cm-3〕（上層）のグレーデッド 厚さ：３００〔ｎｍ〕 （ｉ） エミッタ・キャップ層９について 材料：ｎ−Ｉｎx Ｇａ1-x Ａｓ（ｘ＝０〜０．６） 不純物濃度：５×１０18〔cm-3〕〜４×１０19〔cm-3〕 厚さ：１００〔ｎｍ〕
【００２４】（２）スパッタリング法を適用することに
依り、エミッタ・キャップ層９上に厚さが例えば３００
〔ｎｍ〕であるＷＳｉ膜を堆積してから、リソグラフィ
技術に於けるレジスト・プロセスを適用することに依っ
て、エミッタ電極パターンのレジスト膜を形成し、その
後、ハロゲン系エッチング・ガスを用いるドライ・エッ
チング法を適用してＷＳｉ膜のエッチングを行なってエ
ミッタ電極１０を形成する。
依り、エミッタ・キャップ層９上に厚さが例えば３００
〔ｎｍ〕であるＷＳｉ膜を堆積してから、リソグラフィ
技術に於けるレジスト・プロセスを適用することに依っ
て、エミッタ電極パターンのレジスト膜を形成し、その
後、ハロゲン系エッチング・ガスを用いるドライ・エッ
チング法を適用してＷＳｉ膜のエッチングを行なってエ
ミッタ電極１０を形成する。
【００２５】（３）エッチャントをリン酸と水の混合液
とするウエット・エッチング法を適用することに依り、
エミッタ電極１０をマスクとしてエミッタ・キャップ層
９のエッチングを行ない、ハロゲン系ガスをエッチング
・ガスとするドライ・エッチング法を適用することに依
り、第三エミッタ層８のエッチングを行ない、第二のガ
ード・リングである第二エミッタ層７が表出された時点
でエッチングを停止し、第一段メサ部分形成を終了す
る。
とするウエット・エッチング法を適用することに依り、
エミッタ電極１０をマスクとしてエミッタ・キャップ層
９のエッチングを行ない、ハロゲン系ガスをエッチング
・ガスとするドライ・エッチング法を適用することに依
り、第三エミッタ層８のエッチングを行ない、第二のガ
ード・リングである第二エミッタ層７が表出された時点
でエッチングを停止し、第一段メサ部分形成を終了す
る。
【００２６】（４）リソグラフィ技術に於けるレジスト
・プロセスを適用することに依り、表出されている第二
エミッタ層７に於けるベース電極形成予定部分に開口を
もつレジスト膜を形成する。
・プロセスを適用することに依り、表出されている第二
エミッタ層７に於けるベース電極形成予定部分に開口を
もつレジスト膜を形成する。
【００２７】（５）真空蒸着法及びリフト・オフ法を適
用することに依り、厚さが３０〔ｎｍ〕／４０〔ｎｍ〕
／４０〔ｎｍ〕／２００〔ｎｍ〕であるＰｄ／Ｔｉ／Ｐ
ｔ／Ａｕからなるベース電極１１を形成する。
用することに依り、厚さが３０〔ｎｍ〕／４０〔ｎｍ〕
／４０〔ｎｍ〕／２００〔ｎｍ〕であるＰｄ／Ｔｉ／Ｐ
ｔ／Ａｕからなるベース電極１１を形成する。
【００２８】熱処理を実施することで、ベース電極１１
は、第二エミッタ層７の一部及び第一エミッタ層６を介
し、ベース層５と良好にオーミック・コンタクトさせる
ことができる。尚、この熱処理は、他の工程タイミング
で実施しても良い。
は、第二エミッタ層７の一部及び第一エミッタ層６を介
し、ベース層５と良好にオーミック・コンタクトさせる
ことができる。尚、この熱処理は、他の工程タイミング
で実施しても良い。
【００２９】（６）リソグラフィ技術に於けるレジスト
・プロセスを適用することに依り、サブ・コレクタ層３
に於けるコレクタ電極形成予定部分を表出させる為の開
口をもつレジスト膜を形成する。
・プロセスを適用することに依り、サブ・コレクタ層３
に於けるコレクタ電極形成予定部分を表出させる為の開
口をもつレジスト膜を形成する。
【００３０】（７）エッチャントをリン酸と水の混合液
とするウエット・エッチング法を適用することに依り、
前記工程（６）で形成したレジスト膜をマスクとして第
二のガード・リングである第二エミッタ層７のエッチン
グを行ない、更に、エッチャントを塩酸と水の混合液と
するウエット・エッチング法を適用することに依り、第
一のガード・リングである第一エミッタ層６のエッチン
グを行ない、その後、ハロゲン系ガスをエッチング・ガ
スとするドライ・エッチング法を適用することに依っ
て、ベース層５、コレクタ層４のエッチングを行ない、
サブ・コレクタ層３が表出されたところでエッチングを
停止し、第二段メサ部分形成を終了する。
とするウエット・エッチング法を適用することに依り、
前記工程（６）で形成したレジスト膜をマスクとして第
二のガード・リングである第二エミッタ層７のエッチン
グを行ない、更に、エッチャントを塩酸と水の混合液と
するウエット・エッチング法を適用することに依り、第
一のガード・リングである第一エミッタ層６のエッチン
グを行ない、その後、ハロゲン系ガスをエッチング・ガ
スとするドライ・エッチング法を適用することに依っ
て、ベース層５、コレクタ層４のエッチングを行ない、
サブ・コレクタ層３が表出されたところでエッチングを
停止し、第二段メサ部分形成を終了する。
【００３１】（８）リソグラフィ技術に於けるレジスト
・プロセス、真空蒸着法、リフト・オフ法を適用するこ
とに依り、厚さが２０〔ｎｍ〕／１００〔ｎｍ〕である
ＡｕＧｅ／Ａｕからなるコレクタ電極１２を形成する。
・プロセス、真空蒸着法、リフト・オフ法を適用するこ
とに依り、厚さが２０〔ｎｍ〕／１００〔ｎｍ〕である
ＡｕＧｅ／Ａｕからなるコレクタ電極１２を形成する。
【００３２】以上のようにして製造したＨＢＴでは、ベ
ース電極１１の最下層のＰｄ層が高濃度ｐ型ベース層５
と良好にオーミック・コンタクトする。
ース電極１１の最下層のＰｄ層が高濃度ｐ型ベース層５
と良好にオーミック・コンタクトする。
【００３３】本発明に於いては、前記実施の形態に限ら
れることなく、他に多くの改変を実現でき、例えば、前
記実施の形態では、ＧａＡｓ／ＩｎＧａＰ系ＨＢＴにつ
いて説明したが、ＩｎＰ／ＩｎＧａＡｓ系ＨＢＴに適用
しても有効である。
れることなく、他に多くの改変を実現でき、例えば、前
記実施の形態では、ＧａＡｓ／ＩｎＧａＰ系ＨＢＴにつ
いて説明したが、ＩｎＰ／ＩｎＧａＡｓ系ＨＢＴに適用
しても有効である。
【００３４】また、前記実施の形態では、ｐ−ＧａＡｓ
ベース層５上に第一のガード・リングであるｎ−ＩｎＧ
ａＰ第一エミッタ層６並びに第二のガード・リングであ
るｎ−ＧａＡｓ第二エミッタ層７を形成し、また、第一
段メサ部分を形成したことに依って表出される第二段メ
サ部分の頂面には、ｎ−ＧａＡｓ第二エミッタ層７を薄
く残して覆うように構成してあるが、必要に応じ、第二
のガード・リングであるｎ−ＧａＡｓ第二エミッタ層７
を残さない構成にしたり、或いは、第二のガード・リン
グであるｎ−ＧａＡｓ第二エミッタ層７及び第一のガー
ド・リングであるｎ−ＩｎＧａＰ第一エミッタ層６を省
略することもできる。
ベース層５上に第一のガード・リングであるｎ−ＩｎＧ
ａＰ第一エミッタ層６並びに第二のガード・リングであ
るｎ−ＧａＡｓ第二エミッタ層７を形成し、また、第一
段メサ部分を形成したことに依って表出される第二段メ
サ部分の頂面には、ｎ−ＧａＡｓ第二エミッタ層７を薄
く残して覆うように構成してあるが、必要に応じ、第二
のガード・リングであるｎ−ＧａＡｓ第二エミッタ層７
を残さない構成にしたり、或いは、第二のガード・リン
グであるｎ−ＧａＡｓ第二エミッタ層７及び第一のガー
ド・リングであるｎ−ＩｎＧａＰ第一エミッタ層６を省
略することもできる。
【００３５】
【発明の効果】本発明に依る三族−五族化合物半導体装
置の製造方法に於いては、一導電型三族−五族化合物半
導体ベース層上にＰｄ層及びＴｉ層及びＰｔ層及びＡｕ
層の順に積層された積層体からなるベース電極を形成し
てから熱処理を行なってＰｄ層と一導電型三族−五族化
合物半導体ベース層とを合金化している。
置の製造方法に於いては、一導電型三族−五族化合物半
導体ベース層上にＰｄ層及びＴｉ層及びＰｔ層及びＡｕ
層の順に積層された積層体からなるベース電極を形成し
てから熱処理を行なってＰｄ層と一導電型三族−五族化
合物半導体ベース層とを合金化している。
【００３６】前記構成を採ることに依り、ベース電極と
一導電型高濃度不純物含有半導体ベース層とは、良好な
オーミック・コンタクトを生成することができ、また、
導電型が反対導電型であるガード・リング層上からであ
っても、熱処理を行なうことで、一導電型高濃度不純物
含有半導体ベース層と良好且つ安定にオーミック・コン
タクトをとることが可能であって、高速動作する半導体
装置に不可欠な低い電極コンタクト抵抗を実現すること
ができる。
一導電型高濃度不純物含有半導体ベース層とは、良好な
オーミック・コンタクトを生成することができ、また、
導電型が反対導電型であるガード・リング層上からであ
っても、熱処理を行なうことで、一導電型高濃度不純物
含有半導体ベース層と良好且つ安定にオーミック・コン
タクトをとることが可能であって、高速動作する半導体
装置に不可欠な低い電極コンタクト抵抗を実現すること
ができる。
【図１】本発明の原理を解説する為のコンタクト抵抗率
の合金化時間依存性を表す線図である。
の合金化時間依存性を表す線図である。
【図２】本発明に於ける一実施の形態であるＨＢＴを表
す要部切断側面図である。
す要部切断側面図である。
１ 基板 ２ バッファ層 ３ サブ・コレクタ層 ４ コレクタ層 ５ ベース層 ６ 第一エミッタ層（第一のガード・リング） ７ 第二エミッタ層（第二のガード・リング） ８ 第三エミッタ層 ９ エミッタ・キャップ層 １０ エミッタ電極 １１ ベース電極 １２ コレクタ電極
Claims (3)
- 【請求項１】一導電型三族−五族化合物半導体ベース層
上にＰｄ層及びＴｉ層及びＰｔ層及びＡｕ層の順に積層
された積層体からなるベース電極を形成してから熱処理
を行なってＰｄ層と一導電型三族−五族化合物半導体ベ
ース層とを合金化する工程が含まれてなることを特徴と
する三族−五族化合物半導体装置の製造方法。 - 【請求項２】一導電型三族−五族化合物半導体ベース層
に積層された反対導電型三族−五族化合物半導体ガード
・リング層上にＰｄ層及びＴｉ層及びＰｔ層及びＡｕ層
の順に積層された積層体からなるベース電極を形成して
から熱処理を行なってＰｄ層と一導電型三族−五族化合
物半導体ベース層とを合金化する工程が含まれてなるこ
とを特徴とする三族−五族化合物半導体装置の製造方
法。 - 【請求項３】反対導電型三族−五族化合物半導体エミッ
タ層をメサ状に加工する際に一部がベース電極形成予定
部分を覆うように形成した薄膜上にＰｄ層及びＴｉ層及
びＰｔ層及びＡｕ層の順に積層された積層体からなるベ
ース電極を形成してから熱処理を行なってＰｄ層と一導
電型三族−五族化合物半導体ベース層とを合金化する工
程が含まれてなることを特徴とする三族−五族化合物半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02803798A JP3876397B2 (ja) | 1998-02-10 | 1998-02-10 | 三族−五族化合物半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02803798A JP3876397B2 (ja) | 1998-02-10 | 1998-02-10 | 三族−五族化合物半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11233452A true JPH11233452A (ja) | 1999-08-27 |
| JP3876397B2 JP3876397B2 (ja) | 2007-01-31 |
Family
ID=12237549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02803798A Expired - Fee Related JP3876397B2 (ja) | 1998-02-10 | 1998-02-10 | 三族−五族化合物半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3876397B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112470038A (zh) * | 2018-07-12 | 2021-03-09 | 深圳帧观德芯科技有限公司 | 辐射检测器 |
-
1998
- 1998-02-10 JP JP02803798A patent/JP3876397B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112470038A (zh) * | 2018-07-12 | 2021-03-09 | 深圳帧观德芯科技有限公司 | 辐射检测器 |
| US11784194B2 (en) | 2018-07-12 | 2023-10-10 | Shenzhen Xpectvision Technology Co., Ltd. | Radiation detector |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3876397B2 (ja) | 2007-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4023121B2 (ja) | ｎ型電極、ＩＩＩ族窒化物系化合物半導体素子、ｎ型電極の製造方法、及びＩＩＩ族窒化物系化合物半導体素子の製造方法 | |
| JPH11297713A (ja) | 電界効果トランジスタ | |
| JP2001284578A (ja) | 半導体三端子装置 | |
| JPH11261052A (ja) | 高移動度トランジスタ | |
| JP3866149B2 (ja) | 半導体装置の製造方法 | |
| JPH11233452A (ja) | 三族−五族化合物半導体装置の製造方法 | |
| JPH0945890A (ja) | オーミック電極構造、半導体装置およびその製造方法 | |
| JP4043600B2 (ja) | ショットキー障壁形成用電極 | |
| JP3057679B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JP2001217255A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法、並びに、通信装置 | |
| JP3358901B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2890729B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS627159A (ja) | 半導体装置 | |
| JPH098055A (ja) | ヘテロバイポーラ型半導体装置及びその製造方法 | |
| JPH09181087A (ja) | 半導体装置およびその製造方法 | |
| JP2001085741A (ja) | 半導体素子および発光半導体素子 | |
| JPH10303214A (ja) | ヘテロバイポーラ型半導体装置とその製造方法 | |
| JP2003045898A (ja) | 半導体装置およびその製造方法 | |
| JP3349644B2 (ja) | 化合物半導体装置、及びその製造方法 | |
| JP2592277B2 (ja) | バイポーラ半導体装置の製造方法 | |
| JPH11121463A (ja) | 半導体装置 | |
| JP3857609B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH06275529A (ja) | 化合物半導体装置の製造方法 | |
| JPH1187363A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3201024B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060628 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061003 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061019 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131110 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |