JPS627159A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS627159A JPS627159A JP60144575A JP14457585A JPS627159A JP S627159 A JPS627159 A JP S627159A JP 60144575 A JP60144575 A JP 60144575A JP 14457585 A JP14457585 A JP 14457585A JP S627159 A JPS627159 A JP S627159A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- base
- barrier layer
- layer
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/36—Unipolar devices
- H10D48/362—Unipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions, e.g. hot electron transistors [HET], metal base transistors [MBT], resonant tunnelling transistors [RTT], bulk barrier transistors [BBT], planar doped barrier transistors [PDBT] or charge injection transistors [CHINT]
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置、特にホットエレクトロントランジ
スタ（以下ＨＥＴという）に係わる。
スタ（以下ＨＥＴという）に係わる。
本発明はＨＥＴにおいて、そのエミッタバリア層をベー
ス電極とり出し部上に延在して設け、ベース電極をこの
エミッタバリア層の延在部を雪道してアロイさせたアロ
イ電極構造となし、ＨＥＴの製造の簡易化とベース幅（
ベースの厚さ）の縮減化、従って輸送効率の向上、更に
ベース直列抵抗の低減化、信頼性の向上等をはかる。
ス電極とり出し部上に延在して設け、ベース電極をこの
エミッタバリア層の延在部を雪道してアロイさせたアロ
イ電極構造となし、ＨＥＴの製造の簡易化とベース幅（
ベースの厚さ）の縮減化、従って輸送効率の向上、更に
ベース直列抵抗の低減化、信頼性の向上等をはかる。
従来、通常のＨＥＴは、第４図にその路線的拡大断面図
を示すように、例えばｎ型の低比抵抗のＧａＡｓ基板＜
１）上にｎ型のＧａＡｓ層よりなるコレクタ（２）と、
更にこれの上にノンドープのＡｌＧａＡｓ層よりなるコ
レクタバリア層（３）と、ｎ型のＧａＡｓ層より°なる
ベース（４）と、ノンドープのＡｌＧａＡｓ層よりなる
エミッタバリア層（５）と、ｎ型のＧａＡｓ層よりなる
エミッタ（６）とが順次積層されてなる。
を示すように、例えばｎ型の低比抵抗のＧａＡｓ基板＜
１）上にｎ型のＧａＡｓ層よりなるコレクタ（２）と、
更にこれの上にノンドープのＡｌＧａＡｓ層よりなるコ
レクタバリア層（３）と、ｎ型のＧａＡｓ層より°なる
ベース（４）と、ノンドープのＡｌＧａＡｓ層よりなる
エミッタバリア層（５）と、ｎ型のＧａＡｓ層よりなる
エミッタ（６）とが順次積層されてなる。
・（７１、（８）及び（９）は夫々コレクタ電極、ベー
ス電極及びエミッタ電極を示す。Ｅ、Ｂ及びＣは夫々そ
のエミッタ、ベース及びコレクタの各端子を示す。
ス電極及びエミッタ電極を示す。Ｅ、Ｂ及びＣは夫々そ
のエミッタ、ベース及びコレクタの各端子を示す。
この構成によるＨＥＴは、エミッタ電極Ｅを接地し、コ
レクタ端子Ｃに＋Ｖｃｃを印加する。そして、エミッタ
ーベース各端子Ｅ−Ｂ間に所定のオン電圧ＶＢＥを印加
することｄよってエミッタ（６）からその多数キャリア
（電子）がベース層（４）に注入される。第５図は、こ
のＨＥＴのコンダクションバンドの底のエネルギーレベ
ルを示すモデル−図で、同図において鎖線はフェルミレ
ベルＥＦを示している。第５図Ａは、各端子に電圧が印
加されていない状態をモデル的に示す、第５図Ｂはエミ
ッタ端子Ｅ−コレクタ端子Ｃ間に、コレクタＣ側を正と
する電圧Ｖｃｃが印加された状態をモデル的に示したも
のである。また第５図Ｂ中、破線はエミッタ端子Ｅ−ベ
ース端子Ｂ間に電圧を印加しない状態を示す。同図中実
線はエミッターベース間にベース側を正する所要のオン
電圧ｖＢεを印加した状態を示す、電圧Ｖｃｃ及びＶＢ
Ｅが印加された状態では第５図Ｂの実線で示されるよう
にエミッタ（６）からその多数キャリア（電子）がエミ
ッタバリア層（５）を突き抜けるか、或いは乗り超える
ことによるトンネル或いはサーミオニックスエミッシッ
ンが生じ、このキャリアがベース層（４）に注入される
。
レクタ端子Ｃに＋Ｖｃｃを印加する。そして、エミッタ
ーベース各端子Ｅ−Ｂ間に所定のオン電圧ＶＢＥを印加
することｄよってエミッタ（６）からその多数キャリア
（電子）がベース層（４）に注入される。第５図は、こ
のＨＥＴのコンダクションバンドの底のエネルギーレベ
ルを示すモデル−図で、同図において鎖線はフェルミレ
ベルＥＦを示している。第５図Ａは、各端子に電圧が印
加されていない状態をモデル的に示す、第５図Ｂはエミ
ッタ端子Ｅ−コレクタ端子Ｃ間に、コレクタＣ側を正と
する電圧Ｖｃｃが印加された状態をモデル的に示したも
のである。また第５図Ｂ中、破線はエミッタ端子Ｅ−ベ
ース端子Ｂ間に電圧を印加しない状態を示す。同図中実
線はエミッターベース間にベース側を正する所要のオン
電圧ｖＢεを印加した状態を示す、電圧Ｖｃｃ及びＶＢ
Ｅが印加された状態では第５図Ｂの実線で示されるよう
にエミッタ（６）からその多数キャリア（電子）がエミ
ッタバリア層（５）を突き抜けるか、或いは乗り超える
ことによるトンネル或いはサーミオニックスエミッシッ
ンが生じ、このキャリアがベース層（４）に注入される
。
この場合、トンネル電流に比べ、サーミオニックエミッ
ション電流が無視できる位のバリアの高さを有するエミ
ッタバリア層とされる。そしてこのときオン電圧ＶＢＥ
が印加された状態では、このベースに注入された大きな
運動エネルギーを有する電子、いわゆるホット−エレク
トロンがコレクタに向うが、このときこの電子の一部は
、ベー′ス中において散乱によって方向が変わづたりエ
ネルギーを失ってこのベースのコンダクションバンドの
底に落ちてこれがベース電流ＩＢとなり、コレクタバリ
ア層を超えてコレクタに達した他の電子はコレクタ電流
１ｃとなる。このときヱミッタ電流！。
ション電流が無視できる位のバリアの高さを有するエミ
ッタバリア層とされる。そしてこのときオン電圧ＶＢＥ
が印加された状態では、このベースに注入された大きな
運動エネルギーを有する電子、いわゆるホット−エレク
トロンがコレクタに向うが、このときこの電子の一部は
、ベー′ス中において散乱によって方向が変わづたりエ
ネルギーを失ってこのベースのコンダクションバンドの
底に落ちてこれがベース電流ＩＢとなり、コレクタバリ
ア層を超えてコレクタに達した他の電子はコレクタ電流
１ｃとなる。このときヱミッタ電流！。
はＩＭ＝ＩＢ＋Ｉｃであり、電流利得βはＢ
尚、Ｂ−Ｅ間に電圧ＶＢｇが与えられない状態ではエミ
ツタ層からベース層への注入キャリアの減少をきたすと
共に、この注入キャリアに対するコレクタバリア層のバ
リアの高さが高くなることによってコレクタ向うキャリ
アが阻止され、これによってコレクタ電流ＩＣが抑制さ
れる。従って、このベースＢに対する印加電圧によって
結果的に通常のトランジスタにおけると同様にオン・オ
フの動作がなされる。
ツタ層からベース層への注入キャリアの減少をきたすと
共に、この注入キャリアに対するコレクタバリア層のバ
リアの高さが高くなることによってコレクタ向うキャリ
アが阻止され、これによってコレクタ電流ＩＣが抑制さ
れる。従って、このベースＢに対する印加電圧によって
結果的に通常のトランジスタにおけると同様にオン・オ
フの動作がなされる。
このような構造によるＨＥＴの製造は、通常先ず基鈑（
１）上に順次コレクタ（２）、コレクタバリア層（３）
、ベース（４）、エミッタバリア層（５）、エミッタ（
６）の各半導体層を、例えば金属有機物による気相成長
法（ＭＯＣＶＤ ： Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃ
ｈｅａ＋１ｃａｌ Ｖａｐｏｒ［１ｅｐｏｓｉ ｔｉｏ
ｎ）によるＣＶＤ作業によって連続的に形成する。次に
ベース（４）に対するベース電極（８）のとり出し部上
のエミッタ（６）とこれの下のエミッタバリア層（５）
を部分的に排除する。このエミッタ（６）及びエミッタ
バリア層（５）の部分的排除は、平坦なエツチングが可
能なドライエツチング例えばＣＣｌ２Ｆ２ガス又はＣＧ
１２Ｆ２ ＋ Ｈｅガスを用いた反応性イオンエツチン
グによって先ずエミッタ（６）をエツチング除去し、そ
の後ウェットエツチング又はドライエツチングによって
エミッタバリア層（５）をとり除いて、ベース（４）の
ベース電極とり出し部を外部に露出するという方法がと
られる。
１）上に順次コレクタ（２）、コレクタバリア層（３）
、ベース（４）、エミッタバリア層（５）、エミッタ（
６）の各半導体層を、例えば金属有機物による気相成長
法（ＭＯＣＶＤ ： Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃ
ｈｅａ＋１ｃａｌ Ｖａｐｏｒ［１ｅｐｏｓｉ ｔｉｏ
ｎ）によるＣＶＤ作業によって連続的に形成する。次に
ベース（４）に対するベース電極（８）のとり出し部上
のエミッタ（６）とこれの下のエミッタバリア層（５）
を部分的に排除する。このエミッタ（６）及びエミッタ
バリア層（５）の部分的排除は、平坦なエツチングが可
能なドライエツチング例えばＣＣｌ２Ｆ２ガス又はＣＧ
１２Ｆ２ ＋ Ｈｅガスを用いた反応性イオンエツチン
グによって先ずエミッタ（６）をエツチング除去し、そ
の後ウェットエツチング又はドライエツチングによって
エミッタバリア層（５）をとり除いて、ベース（４）の
ベース電極とり出し部を外部に露出するという方法がと
られる。
このドライエツチングによる場合、ＡｌＧａＡｓよりな
るエミッタバリア層（５）に対するドライエツチングの
エツチング速度は、ＧａＡｓよりなるエミッタ（６）に
対するそれの１／ ２００程度に極めて遅いものである
ので、エミッタ（６）に対するドライエツチングをなす
時、そのエツチングの深さがエミッタバリア層（５）に
達する時、見かけ上エツチングが停止ないしは急激に停
滞するので、その時点でドライエツチングを停止すれば
、先ずエミッタ（６）の排除は確実に、しかも平坦な面
として選択的にエツチングされ、続いてエミッタバリア
層（５）に対して一ウェットエツチング又はドライエツ
チングを行えばエミッタ（６）及びエミッタバリア層（
５）の双方に関してウェットエツチングを行う場合に比
してベース（４）のベース電極とり出し部の表面を比較
的平坦な面として露出させることができる。
るエミッタバリア層（５）に対するドライエツチングの
エツチング速度は、ＧａＡｓよりなるエミッタ（６）に
対するそれの１／ ２００程度に極めて遅いものである
ので、エミッタ（６）に対するドライエツチングをなす
時、そのエツチングの深さがエミッタバリア層（５）に
達する時、見かけ上エツチングが停止ないしは急激に停
滞するので、その時点でドライエツチングを停止すれば
、先ずエミッタ（６）の排除は確実に、しかも平坦な面
として選択的にエツチングされ、続いてエミッタバリア
層（５）に対して一ウェットエツチング又はドライエツ
チングを行えばエミッタ（６）及びエミッタバリア層（
５）の双方に関してウェットエツチングを行う場合に比
してベース（４）のベース電極とり出し部の表面を比較
的平坦な面として露出させることができる。
しかしながら、このような方法による場合においても、
エミッタバリア層を制御性良く除去することは困難であ
り又多少のエツチングの進行むら即ちエツチング面の凹
凸が生じることは避けられない。
エミッタバリア層を制御性良く除去することは困難であ
り又多少のエツチングの進行むら即ちエツチング面の凹
凸が生じることは避けられない。
このため、ベース電極のとり出し部においてそのエツチ
ングがベース（４）を突き抜けることがないように、ベ
ース（４）の厚さは、 ５００〜１０００人程゛度の厚
さに選定されることが余儀なくされている。
ングがベース（４）を突き抜けることがないように、ベ
ース（４）の厚さは、 ５００〜１０００人程゛度の厚
さに選定されることが余儀なくされている。
また実際上ベース電極（８）を被着すべく露出されたベ
ース（４）の表面には、表面準位による空乏層が広がり
、これによってベース電極（８）とベースの動作領域即
ちエミッタ（６）の直下における部分との間の実質的幅
（厚さ）が表面空乏層によって狭められ、これがベース
直列抵抗を高めることになるのでこの点からもベース（
４）の厚さは充分小にすることができない。そのそのた
め、この種ＨＥＴにおいてはベース（４）のベース幅を
小にする上に制約がありここにおけるキャリアの輸送効
率を充分高めることができず前述の電流利得βの向上が
充分はかれないという問題がある。
ース（４）の表面には、表面準位による空乏層が広がり
、これによってベース電極（８）とベースの動作領域即
ちエミッタ（６）の直下における部分との間の実質的幅
（厚さ）が表面空乏層によって狭められ、これがベース
直列抵抗を高めることになるのでこの点からもベース（
４）の厚さは充分小にすることができない。そのそのた
め、この種ＨＥＴにおいてはベース（４）のベース幅を
小にする上に制約がありここにおけるキャリアの輸送効
率を充分高めることができず前述の電流利得βの向上が
充分はかれないという問題がある。
上述したように従来のＨＥＴにおいてはそのベース幅を
充分小にすることができないとか或いはこのベース幅を
小にすればベース電極とり出し部においての突き抜は等
による信頼性の低下或いはベース直列抵抗の増大化等の
問題点を有する。
充分小にすることができないとか或いはこのベース幅を
小にすればベース電極とり出し部においての突き抜は等
による信頼性の低下或いはベース直列抵抗の増大化等の
問題点を有する。
本発明においてはこのような諸問題を解消しベース幅を
充分小にしてコレクタへのキャリーアの輸送効率を高め
る電流利得、電流増幅率の向上を図りしかもベース幅即
ちベース層の厚さを小とするにも拘らず信頼性の低下を
回避し、またベース抵抗の増大化を回避することができ
るようにした半導体装置、特にＨＥＴを提供するもので
ある。
充分小にしてコレクタへのキャリーアの輸送効率を高め
る電流利得、電流増幅率の向上を図りしかもベース幅即
ちベース層の厚さを小とするにも拘らず信頼性の低下を
回避し、またベース抵抗の増大化を回避することができ
るようにした半導体装置、特にＨＥＴを提供するもので
ある。
第１図を参照して本発明による半導体装置即ちＨＥＴを
説明する。第１図において第３図と対応する部分には同
一符号を付す。
説明する。第１図において第３図と対応する部分には同
一符号を付す。
本発明においてはエミッタ（６）、ベース（４）、コレ
クタ（２）間にエミッタバリア層（５）、コレクタバリ
ア層（３）を半導体装置即ちＨＥＴにおいて、そのベー
。
クタ（２）間にエミッタバリア層（５）、コレクタバリ
ア層（３）を半導体装置即ちＨＥＴにおいて、そのベー
。
ス（４）のこれに対するベース電極を被着する部分即ち
ベース電極とり出し部上にエミッタバリア層（５）を延
在させ、この延在部（５ａ）上にベース電極（８）をこ
の延在部（５ａ）の全厚さを突き抜はベース（４）に達
する深さにアロイを行ったアロイ電極によってベース電
極（８）を構成する。
ベース電極とり出し部上にエミッタバリア層（５）を延
在させ、この延在部（５ａ）上にベース電極（８）をこ
の延在部（５ａ）の全厚さを突き抜はベース（４）に達
する深さにアロイを行ったアロイ電極によってベース電
極（８）を構成する。
上述の本発明構成による１（ＥＴによれば、ベース（４
）へのベース電極（８）の被着部即ちベース電極とり出
し部にエミッタバリア層（５）を延在させたことによっ
て、このＨＥＴの作製に当たっての選択的エツチングは
、エミッタ（６）に関してのみ行い、エミッタバリア層
（５）に関してはエツチングが不要となされたことによ
って冒頭に述べた選択ドライエツチングのみによってそ
の排除を行うことができること、更にエミッタバリア層
の濃度を制御することによりベース（４）の表面が外部
に露出することによる表面空乏層の影響を少なくできる
ので、ベース（４）の厚さを充分小なる厚さ ２００Å
以下の例えば１００人程度にもすることができ、これに
よってキャリアの輸送効率を大にし電流利得、電流増幅
率の増大化を図ることができる。
）へのベース電極（８）の被着部即ちベース電極とり出
し部にエミッタバリア層（５）を延在させたことによっ
て、このＨＥＴの作製に当たっての選択的エツチングは
、エミッタ（６）に関してのみ行い、エミッタバリア層
（５）に関してはエツチングが不要となされたことによ
って冒頭に述べた選択ドライエツチングのみによってそ
の排除を行うことができること、更にエミッタバリア層
の濃度を制御することによりベース（４）の表面が外部
に露出することによる表面空乏層の影響を少なくできる
ので、ベース（４）の厚さを充分小なる厚さ ２００Å
以下の例えば１００人程度にもすることができ、これに
よってキャリアの輸送効率を大にし電流利得、電流増幅
率の増大化を図ることができる。
更に第１図を参照して本発明によるＨＥＴを詳細に説明
する。この例においても例えばｎ型の低比抵抗のＧａＡ
ｓ基板（１）を設け、これの上に順次、コレクタ（２）
を構成するｎ型例えばＳｉがドープされた厚さ３０００
人のＧａＡｓ半導体層と、更にこれの上にコレクタバリ
ア層（３）を構成する例えばノンドープのＡ Ｉｏ 、
３１５ Ｇａｏ、 ｓｓ Ａｓよりなる厚さ１５００
人の半導体層と、更にこれの上にベース（４）を構成す
る例えば厚さ３００人のＳｉがドープされたｎ型のＧａ
Ａｓ半導体層と、更にこれの上にエミッタバリア層（５
）を構成する厚さ １２０人のノンドープのＡＩｏ、３
５ Ｇａｏ、ｓｓ Ａｓの半導体層と、更にこの上にエ
ミッタ（６）を構成する厚さ３００人のＳｔドープのｎ
型のＧａＡｓ半導体層を順次一作業によってＭＯＣＶＤ
によってエピタキシャル成長する。その後、例えば中央
のトランジスタ動作領域部を残し、その周囲のベース電
極とり出し部上のエミッタ（６）のＧａＡｓ層を選択的
に周知のドライエッチング例えばＣＣｌ２Ｆ２又はＣＧ
１２Ｆ２ ＋ Ｈｅガスによって除去する。この場合、
ドライエツチングの通用によってすなわち、エミッタ（
６）のＧａＡ１とエミッタバリア層（５）の＾ｌＧａＡ
ｓとのエツチング速度の差を利用してエミッタ（６）の
みを選択的に除去し、エミッタバリア層（５）は全域に
おいて残し、エミッタ（６）の排除されたベース電極と
り出し部に、エミッタバリア層の延在部（５ａ）を形成
する。このようにしてエミッタ（６）が除去されたエミ
ッタバリア層（５）の延在部（５ａ）の表面は一部その
ドライエツチングが進行され′るとしても、上述したよ
うにエミッタバリア層（５）の組成物ＡｌＧａＡｓとエ
ミッタ（６）の組成物ＧａＡｓとのエツチング速度の差
を利用することによってエミッタ（６）のみを選択的に
確実に除去しエミッタバリア層（５）を確実に残すエツ
チングを容易に行うことができるものである。そして、
ドライエツチングによるときは、エミッタ（６）の排除
によって露呈した延在部（５ａ）の表面は平坦な面とし
て言い換えれば延在部（５ａ）が各部一様な厚さとして
残される。
する。この例においても例えばｎ型の低比抵抗のＧａＡ
ｓ基板（１）を設け、これの上に順次、コレクタ（２）
を構成するｎ型例えばＳｉがドープされた厚さ３０００
人のＧａＡｓ半導体層と、更にこれの上にコレクタバリ
ア層（３）を構成する例えばノンドープのＡ Ｉｏ 、
３１５ Ｇａｏ、 ｓｓ Ａｓよりなる厚さ１５００
人の半導体層と、更にこれの上にベース（４）を構成す
る例えば厚さ３００人のＳｉがドープされたｎ型のＧａ
Ａｓ半導体層と、更にこれの上にエミッタバリア層（５
）を構成する厚さ １２０人のノンドープのＡＩｏ、３
５ Ｇａｏ、ｓｓ Ａｓの半導体層と、更にこの上にエ
ミッタ（６）を構成する厚さ３００人のＳｔドープのｎ
型のＧａＡｓ半導体層を順次一作業によってＭＯＣＶＤ
によってエピタキシャル成長する。その後、例えば中央
のトランジスタ動作領域部を残し、その周囲のベース電
極とり出し部上のエミッタ（６）のＧａＡｓ層を選択的
に周知のドライエッチング例えばＣＣｌ２Ｆ２又はＣＧ
１２Ｆ２ ＋ Ｈｅガスによって除去する。この場合、
ドライエツチングの通用によってすなわち、エミッタ（
６）のＧａＡ１とエミッタバリア層（５）の＾ｌＧａＡ
ｓとのエツチング速度の差を利用してエミッタ（６）の
みを選択的に除去し、エミッタバリア層（５）は全域に
おいて残し、エミッタ（６）の排除されたベース電極と
り出し部に、エミッタバリア層の延在部（５ａ）を形成
する。このようにしてエミッタ（６）が除去されたエミ
ッタバリア層（５）の延在部（５ａ）の表面は一部その
ドライエツチングが進行され′るとしても、上述したよ
うにエミッタバリア層（５）の組成物ＡｌＧａＡｓとエ
ミッタ（６）の組成物ＧａＡｓとのエツチング速度の差
を利用することによってエミッタ（６）のみを選択的に
確実に除去しエミッタバリア層（５）を確実に残すエツ
チングを容易に行うことができるものである。そして、
ドライエツチングによるときは、エミッタ（６）の排除
によって露呈した延在部（５ａ）の表面は平坦な面とし
て言い換えれば延在部（５ａ）が各部一様な厚さとして
残される。
またエミッタ（６）と、基板（１）の裏面とには、夫々
Ａｕ／ ＡｕＧｅ／ Ｎｉの多層構造によるエミッタ電
極（９）とコレクタ電極（７）とをオーミックに被着す
る。
Ａｕ／ ＡｕＧｅ／ Ｎｉの多層構造によるエミッタ電
極（９）とコレクタ電極（７）とをオーミックに被着す
る。
そして特に本発明においてはベース電極（８）として例
えば同様にＡｕ／ ＡｕＧｅ／ Ｎｉ金属電極を、−延
在部（５ａ）上においてとの延在部（５ａ）を突き抜は
ベース（４）に達する深さにアロイすることによってオ
ーミックにコンタクトする。
えば同様にＡｕ／ ＡｕＧｅ／ Ｎｉ金属電極を、−延
在部（５ａ）上においてとの延在部（５ａ）を突き抜は
ベース（４）に達する深さにアロイすることによってオ
ーミックにコンタクトする。
第２図はこのＨＥＴにおけるベース電流ＩＢをパラメー
タとしたエミッタ接地トランジスタ特性を示し、エミッ
タ接地電流増幅率βは２．０以上が得られている。この
場合のエミッタ面積は、８０μ−Ｘ４０μ鶴で７７にで
はβが約１．６以上の結果が得られている。
タとしたエミッタ接地トランジスタ特性を示し、エミッ
タ接地電流増幅率βは２．０以上が得られている。この
場合のエミッタ面積は、８０μ−Ｘ４０μ鶴で７７にで
はβが約１．６以上の結果が得られている。
尚、上述した各側ではへテロ接合構造によるエミッタ構
造によるＨＥＴとした場合であるが、エミッタをシッッ
トキー接合構造とすることによって、上述したベース電
極とり出しに対するエツチング工程を省略することがで
きる。この場合の例を第３図に示す。第３図において、
第１図と対応する部分には同一符号を付してできるだけ
重複説明を省略する。この場合、基板（１）上に連続的
に、コレクタ（２）、コレクタバリア層（３）、ベース
Ｃ４）、エミッタバリア層（５）をエピタキシャル成長
させるが、エミッタ（６）を構成する半導体層の形成は
行わずに、先ずコレクタ電極（７）とベース電極（８）
を夫々アロイする。これら電極（７）及び（８）は例え
ばＮｉ、 ＡｕＧｅ＋ Ａｕを順次蒸着したＡｕ／ Ａ
ｕＧｅ／ Ｎｉの多層構造とし、Ｈ２雰囲気中で約４２
０℃でアロイする０次にエミッタバリア層（５）上に例
えばＡｕのシ！ットキー金属の蒸着層より成るエミッタ
電極（９）を形成する。この場合においても、ベース電
極（８）を形成すべき部分にはエミッタバリア層（５）
の延在部（５ａ）が存在しているものであり、これによ
りベース（４）が充分小なる厚さとされてもベースにオ
ーミック電極を設けることができる。
造によるＨＥＴとした場合であるが、エミッタをシッッ
トキー接合構造とすることによって、上述したベース電
極とり出しに対するエツチング工程を省略することがで
きる。この場合の例を第３図に示す。第３図において、
第１図と対応する部分には同一符号を付してできるだけ
重複説明を省略する。この場合、基板（１）上に連続的
に、コレクタ（２）、コレクタバリア層（３）、ベース
Ｃ４）、エミッタバリア層（５）をエピタキシャル成長
させるが、エミッタ（６）を構成する半導体層の形成は
行わずに、先ずコレクタ電極（７）とベース電極（８）
を夫々アロイする。これら電極（７）及び（８）は例え
ばＮｉ、 ＡｕＧｅ＋ Ａｕを順次蒸着したＡｕ／ Ａ
ｕＧｅ／ Ｎｉの多層構造とし、Ｈ２雰囲気中で約４２
０℃でアロイする０次にエミッタバリア層（５）上に例
えばＡｕのシ！ットキー金属の蒸着層より成るエミッタ
電極（９）を形成する。この場合においても、ベース電
極（８）を形成すべき部分にはエミッタバリア層（５）
の延在部（５ａ）が存在しているものであり、これによ
りベース（４）が充分小なる厚さとされてもベースにオ
ーミック電極を設けることができる。
尚、上述した例においては、ＧａＡｓ／ ＡｌＧａＡｓ
／ ＧａＡｓ／ Ａ ｌＧａＡｓ／ ＧａＡｓ構造ない
しは金属／ ＡｌＧａＡｓ／ ＧａＡｓ／ＡｌＧａＡｓ
構造のＨＥＴに本発明を適用した場合であるが、他の材
料によるＨＥＴ例えばベースにＩｎをドープしてＧａＡ
ｓ （または金属） ／ ＡｌＧａＡｓ／ ｒｎＧａＡ
ｓ／＾ｌＧａＡｓ／ ＧａＡｓ構造として低ベース抵抗
化をはかった、本出願人の出願に係る特願昭５９−２２
４０９０号によるＨＥＴ、或いはＩｎＧａＡｓ （又は
金属）／ＩｎＰ／ ＩｎＧａＡｓ／ ＩｎＰ ／ Ｉｎ
ＧａＡｓ構造によるＨＥＴに本発明を通用することもで
きる。また、上述した例においてはエミッタバリア層を
ノンドープ層によって形成した場合であるが成る場合は
、これに適当な不純物ドーピングを行う構成をとること
もできるなど種々の変更をなし得る。
／ ＧａＡｓ／ Ａ ｌＧａＡｓ／ ＧａＡｓ構造ない
しは金属／ ＡｌＧａＡｓ／ ＧａＡｓ／ＡｌＧａＡｓ
構造のＨＥＴに本発明を適用した場合であるが、他の材
料によるＨＥＴ例えばベースにＩｎをドープしてＧａＡ
ｓ （または金属） ／ ＡｌＧａＡｓ／ ｒｎＧａＡ
ｓ／＾ｌＧａＡｓ／ ＧａＡｓ構造として低ベース抵抗
化をはかった、本出願人の出願に係る特願昭５９−２２
４０９０号によるＨＥＴ、或いはＩｎＧａＡｓ （又は
金属）／ＩｎＰ／ ＩｎＧａＡｓ／ ＩｎＰ ／ Ｉｎ
ＧａＡｓ構造によるＨＥＴに本発明を通用することもで
きる。また、上述した例においてはエミッタバリア層を
ノンドープ層によって形成した場合であるが成る場合は
、これに適当な不純物ドーピングを行う構成をとること
もできるなど種々の変更をなし得る。
上述したように本発明においてはベース（４）に対する
ベース電極の被着部即ちベース電極とり出し部にエミッ
タバリア層（５）を延在させた延在部（５ａ）を形成し
てエミッタ直下のトランジスタ動作部とベース電極（８
）との間においてベース（４）が直接的に外部に露呈す
るのを回避したことによって、エミッタバリア層の濃度
を制御することによりベース電極とエミッタ直下のトラ
ンジスタ動作領域との間における表面空乏層の発生を抑
制することができるようにしたので、この空乏層の広が
りによってトランジスタの動作領域とベース電極間の電
流通路の狭窄化及びこれによるベース抵抗の増大化 １
を抑制できる。
ベース電極の被着部即ちベース電極とり出し部にエミッ
タバリア層（５）を延在させた延在部（５ａ）を形成し
てエミッタ直下のトランジスタ動作部とベース電極（８
）との間においてベース（４）が直接的に外部に露呈す
るのを回避したことによって、エミッタバリア層の濃度
を制御することによりベース電極とエミッタ直下のトラ
ンジスタ動作領域との間における表面空乏層の発生を抑
制することができるようにしたので、この空乏層の広が
りによってトランジスタの動作領域とベース電極間の電
流通路の狭窄化及びこれによるベース抵抗の増大化 １
を抑制できる。
またその製造工程において例えばエミッタ（６）を形成
する半導体層に対するエツチング工程を伴う場合、更に
は、ベース（４）へのベース電極（８）のアロイにおい
て、ベース（４）の厚さを小さくてもベース電極とり出
し部にエミッタバリア層（５）の延在部（５ａ）が延在
していることによってそのエツチングがベース（４）を
突き抜ける不都合を回避できるのでベース（４）の厚さ
を上述した例のように３００人或いは更にはこれより小
なる厚さに形成することができコレクタへのキャリアの
輸送効率を高めることができこれにより電流利得従って
電流増幅率の向上を図ることができまたベース（４）の
厚さを小にするにも拘らず信頼性の高いＨＥＴを得るこ
とができるなどその利益は大である。
する半導体層に対するエツチング工程を伴う場合、更に
は、ベース（４）へのベース電極（８）のアロイにおい
て、ベース（４）の厚さを小さくてもベース電極とり出
し部にエミッタバリア層（５）の延在部（５ａ）が延在
していることによってそのエツチングがベース（４）を
突き抜ける不都合を回避できるのでベース（４）の厚さ
を上述した例のように３００人或いは更にはこれより小
なる厚さに形成することができコレクタへのキャリアの
輸送効率を高めることができこれにより電流利得従って
電流増幅率の向上を図ることができまたベース（４）の
厚さを小にするにも拘らず信頼性の高いＨＥＴを得るこ
とができるなどその利益は大である。
そして、第３図で説明した例のようにショットキー接合
によるエミッタとするときは、選択的エツチングが回避
されて、より製造の簡略化とプレナー化がはかられて集
積回路化が有利となる。
によるエミッタとするときは、選択的エツチングが回避
されて、より製造の簡略化とプレナー化がはかられて集
積回路化が有利となる。
第１図は本発明による半導体装置の一伊■の路線的拡大
断面図、第２図はそのエミッタ接地トランジスタ特性曲
線図、第３図は本発明装置の他の例の路線的拡大断面図
、第４図は従来の半導体装置の路線的拡大断面図、第５
図はそのエネルギーバンドモデル図である。 （１）は基板、（２）はコレクタ、（３）はバリア層、
（４）はベース、（５）はエミッタバリア層、（５ａ）
はその延在部、（６）はエミッタ、（７）はコレクタ電
極、（８）はベース電極、（９）はエミッタ電極である
。
断面図、第２図はそのエミッタ接地トランジスタ特性曲
線図、第３図は本発明装置の他の例の路線的拡大断面図
、第４図は従来の半導体装置の路線的拡大断面図、第５
図はそのエネルギーバンドモデル図である。 （１）は基板、（２）はコレクタ、（３）はバリア層、
（４）はベース、（５）はエミッタバリア層、（５ａ）
はその延在部、（６）はエミッタ、（７）はコレクタ電
極、（８）はベース電極、（９）はエミッタ電極である
。
Claims (1)
- エミッタ、ベース、コレクタ間にエミッタバリア層、コ
レクタバリア層を有する半導体装置において、上記ベー
スのベース電極とり出し部上に、上記エミッタバリア層
が延在し、ベース電極が上記エミッタバリア層の延在部
を貫いて上記ベースのベース電極とり出し部に達するア
ロイ電極より成ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60144575A JPS627159A (ja) | 1985-07-03 | 1985-07-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60144575A JPS627159A (ja) | 1985-07-03 | 1985-07-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS627159A true JPS627159A (ja) | 1987-01-14 |
| JPH0422344B2 JPH0422344B2 (ja) | 1992-04-16 |
Family
ID=15365364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60144575A Granted JPS627159A (ja) | 1985-07-03 | 1985-07-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS627159A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62229878A (ja) * | 1986-03-04 | 1987-10-08 | Fujitsu Ltd | 高速半導体装置 |
| JPH0353563A (ja) * | 1989-07-11 | 1991-03-07 | American Teleph & Telegr Co <Att> | ヘテロ接合バイポーラトランジスタからなる半導体装置とその製造方法 |
| JPH03231424A (ja) * | 1990-02-06 | 1991-10-15 | Nec Corp | 化合物半導体装置の製造方法 |
| JPH059366U (ja) * | 1991-04-12 | 1993-02-09 | 株式会社かめお | 枕 |
| NO20084327L (no) * | 2006-03-16 | 2008-12-05 | Novelis Inc | Fremgangsmåte ved strengstøping av en metallplate i båndform og apparat for strengstøping av en metallplate i båndform |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6197966A (ja) * | 1984-10-19 | 1986-05-16 | Fujitsu Ltd | 半導体装置 |
| JPS61226961A (ja) * | 1985-04-01 | 1986-10-08 | Fujitsu Ltd | 高速半導体装置 |
-
1985
- 1985-07-03 JP JP60144575A patent/JPS627159A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6197966A (ja) * | 1984-10-19 | 1986-05-16 | Fujitsu Ltd | 半導体装置 |
| JPS61226961A (ja) * | 1985-04-01 | 1986-10-08 | Fujitsu Ltd | 高速半導体装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62229878A (ja) * | 1986-03-04 | 1987-10-08 | Fujitsu Ltd | 高速半導体装置 |
| JPH0353563A (ja) * | 1989-07-11 | 1991-03-07 | American Teleph & Telegr Co <Att> | ヘテロ接合バイポーラトランジスタからなる半導体装置とその製造方法 |
| JPH03231424A (ja) * | 1990-02-06 | 1991-10-15 | Nec Corp | 化合物半導体装置の製造方法 |
| JPH059366U (ja) * | 1991-04-12 | 1993-02-09 | 株式会社かめお | 枕 |
| NO20084327L (no) * | 2006-03-16 | 2008-12-05 | Novelis Inc | Fremgangsmåte ved strengstøping av en metallplate i båndform og apparat for strengstøping av en metallplate i båndform |
| NO341625B1 (no) * | 2006-03-16 | 2017-12-11 | Novelis Inc | Fremgangsmåte ved strengstøping av en metallplate i båndform og apparat for strengstøping av en metallplate i båndform |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0422344B2 (ja) | 1992-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5001534A (en) | Heterojunction bipolar transistor | |
| EP0619613B1 (en) | A heterojunction bipolar transistor | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| US5294566A (en) | Method of producing a semiconductor integrated circuit device composed of a negative differential resistance element and a FET transistor | |
| JPH0525389B2 (ja) | ||
| JP2590842B2 (ja) | ヘテロ接合型バイポーラトランジスタ | |
| JPH0422344B2 (ja) | ||
| CA1237538A (en) | Lateral bipolar transistor | |
| EP0229672B1 (en) | A heterojunction bipolar transistor having a base region of germanium | |
| EP0384113A2 (en) | Multilayer base heterojunction biopolar transistor | |
| US5153692A (en) | Semiconductor device | |
| JP3876397B2 (ja) | 三族−五族化合物半導体装置の製造方法 | |
| JPS60244065A (ja) | ヘテロ接合バイポ−ラ半導体装置の製造方法 | |
| JP2611474B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH0661246A (ja) | 半導体装置の製造方法 | |
| JP2834172B2 (ja) | 電界効果トランジスタ | |
| JP2771214B2 (ja) | 半導体装置 | |
| JPH11121462A (ja) | 半導体装置及びその製造方法 | |
| JP3295897B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63245958A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH0666420B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0395824A (ja) | 半導体電子放出素子 | |
| JPS6390848A (ja) | 半導体装置 | |
| JPS635564A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JP2000340581A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |