JPH11233544A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11233544A JPH11233544A JP10036276A JP3627698A JPH11233544A JP H11233544 A JPH11233544 A JP H11233544A JP 10036276 A JP10036276 A JP 10036276A JP 3627698 A JP3627698 A JP 3627698A JP H11233544 A JPH11233544 A JP H11233544A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- film
- thickness
- semiconductor device
- surface protection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体装置の製造過程におけるインナーリー
ドボンディングの際の加圧に強い半導体装置を提供す
る。 【解決手段】 外部回路との接続のため半導体基板１上
に形成されたパッド４と、パッド４およびその周辺部の
半導体基板１を被覆して形成され、かつパッド４上の中
央部領域を開口した表面保護膜５と、前記開口部に露出
したパッド４の表面上に形成されたバンプ電極７とを有
し、パッド４の周辺部に形成された表面保護膜５の表面
からパッド４の底部までの厚さｔ２が、パッド４上の表
面保護膜５の膜厚ｔ１より厚くなるように構成したもの
である。
ドボンディングの際の加圧に強い半導体装置を提供す
る。 【解決手段】 外部回路との接続のため半導体基板１上
に形成されたパッド４と、パッド４およびその周辺部の
半導体基板１を被覆して形成され、かつパッド４上の中
央部領域を開口した表面保護膜５と、前記開口部に露出
したパッド４の表面上に形成されたバンプ電極７とを有
し、パッド４の周辺部に形成された表面保護膜５の表面
からパッド４の底部までの厚さｔ２が、パッド４上の表
面保護膜５の膜厚ｔ１より厚くなるように構成したもの
である。
Description
【０００１】
【発明の属する技術分野】本発明はフィルムキャリアに
よって実装される半導体装置に関するものである。
よって実装される半導体装置に関するものである。
【０００２】
【従来の技術】半導体装置を高密度で実装する手法の一
つとしてフィルムキャリアあるいはＴＡＢ（テープ・オ
ートメイテッド・ボンディング）法と呼ばれる技術があ
る。これは、プリント基板上の回路などの外部回路と半
導体装置との接続のため、半導体チップに設けられたパ
ッド上にＡｕ等でバンプ電極を形成し、これらのバンプ
電極とその配置に対応して用意されたＣｕ箔製のインナ
ーリード群とを一括ボンディングし、さらにリード群の
他端を上記プリント基板等の電極にボンディングする実
装技術である。
つとしてフィルムキャリアあるいはＴＡＢ（テープ・オ
ートメイテッド・ボンディング）法と呼ばれる技術があ
る。これは、プリント基板上の回路などの外部回路と半
導体装置との接続のため、半導体チップに設けられたパ
ッド上にＡｕ等でバンプ電極を形成し、これらのバンプ
電極とその配置に対応して用意されたＣｕ箔製のインナ
ーリード群とを一括ボンディングし、さらにリード群の
他端を上記プリント基板等の電極にボンディングする実
装技術である。
【０００３】以下図面を参照しながらこの実装技術を実
現するための従来の半導体装置について説明する。図５
は従来の半導体装置のパッド近傍の構造の一例を示す断
面図、図６は従来の半導体装置のパッド近傍の構造の他
の例を示す断面図である。
現するための従来の半導体装置について説明する。図５
は従来の半導体装置のパッド近傍の構造の一例を示す断
面図、図６は従来の半導体装置のパッド近傍の構造の他
の例を示す断面図である。
【０００４】図５において、Ａｌ等の配線金属層の一部
で形成されたパッド１４は、シリコン基板１１上の素子
分離用フィールド酸化膜１２及びパッド１４と他の導体
層の分離用のＢＰＳＧ等の層間絶縁膜１３上の平坦面上
に形成される。次にシリコン窒素化膜等の表面保護膜１
５を形成後パッド１４の中央付近のみを開口させ開口部
に露出したパッド表面と、その周囲の表面保護膜１５を
覆って通常２〜３種の金属薄膜（例えばＮｉ−Ｃｒ−Ａ
ｕ、Ｔｉ−Ｐｄ等）を積層して作られるバリアメタル層
１６が設けられ、その上に少なくとも表面保護膜１５の
パッド開口部を覆いさらに開口部の周囲も５〜１０μｍ
の幅で覆うようにＡｕ等で１０〜２０μｍの高さのバン
プ電極１７が形成される。このバンプ電極１７は、頂上
面において例えばＳｎメッキを施したＣｕ箔で作られた
インナーリードとの熱圧着（インナーリードボンディン
グ）により接合される。ところがバンプ電極１７の下の
構造は、剛性の乏しいＡｌ等のパッド１４の上にシリコ
ン窒素化膜等のひ弱な絶縁性の表面保護膜１５が形成さ
れているため、バンプ電極１７とインナーリードとの熱
圧着の際にインナーリードを介して上方から下向きに加
えられる圧力や衝撃により、バンプ電極１７の下の表面
保護膜１５が破壊することがある。これは、パッド１４
のエッジ部付近の表面保護膜１５の膜厚が薄くなってい
るところで破壊が起こる。そこで一般的には図６に示す
ように、圧着工程での表面保護膜１５の破壊を防ぐため
にパッド１４を構成するＡｌ等の配線金属層の膜厚を薄
くするとともに、表面保護膜１５の膜厚を厚くして強度
を増す手段がとられる。
で形成されたパッド１４は、シリコン基板１１上の素子
分離用フィールド酸化膜１２及びパッド１４と他の導体
層の分離用のＢＰＳＧ等の層間絶縁膜１３上の平坦面上
に形成される。次にシリコン窒素化膜等の表面保護膜１
５を形成後パッド１４の中央付近のみを開口させ開口部
に露出したパッド表面と、その周囲の表面保護膜１５を
覆って通常２〜３種の金属薄膜（例えばＮｉ−Ｃｒ−Ａ
ｕ、Ｔｉ−Ｐｄ等）を積層して作られるバリアメタル層
１６が設けられ、その上に少なくとも表面保護膜１５の
パッド開口部を覆いさらに開口部の周囲も５〜１０μｍ
の幅で覆うようにＡｕ等で１０〜２０μｍの高さのバン
プ電極１７が形成される。このバンプ電極１７は、頂上
面において例えばＳｎメッキを施したＣｕ箔で作られた
インナーリードとの熱圧着（インナーリードボンディン
グ）により接合される。ところがバンプ電極１７の下の
構造は、剛性の乏しいＡｌ等のパッド１４の上にシリコ
ン窒素化膜等のひ弱な絶縁性の表面保護膜１５が形成さ
れているため、バンプ電極１７とインナーリードとの熱
圧着の際にインナーリードを介して上方から下向きに加
えられる圧力や衝撃により、バンプ電極１７の下の表面
保護膜１５が破壊することがある。これは、パッド１４
のエッジ部付近の表面保護膜１５の膜厚が薄くなってい
るところで破壊が起こる。そこで一般的には図６に示す
ように、圧着工程での表面保護膜１５の破壊を防ぐため
にパッド１４を構成するＡｌ等の配線金属層の膜厚を薄
くするとともに、表面保護膜１５の膜厚を厚くして強度
を増す手段がとられる。
【０００５】
【発明が解決しようとする課題】しかしながらこのよう
な構成では次のような問題点が発生する。
な構成では次のような問題点が発生する。
【０００６】（１）表面保護膜の厚膜化、配線金属層の
薄膜化を行わない場合インナーリードボンディングの際
表面保護膜が破壊することがある。
薄膜化を行わない場合インナーリードボンディングの際
表面保護膜が破壊することがある。
【０００７】（２）パッドを構成するＡｌ等の金属層の
膜厚を減少させると、同じ層で形成された配線において
電気抵抗の増加を招いたり、配線の下地の凹凸が大きい
場合には断線をおこすことがある。
膜厚を減少させると、同じ層で形成された配線において
電気抵抗の増加を招いたり、配線の下地の凹凸が大きい
場合には断線をおこすことがある。
【０００８】（３）表面保護膜の膜厚増加は、膜成長時
間やエッチング時間の増加や下地に加わる膜ストレスの
増加によるＡｌ配線、素子の電気特性の変化や、Ａｌ配
線のストレスマイグレーション等の問題が生ずることが
ある。
間やエッチング時間の増加や下地に加わる膜ストレスの
増加によるＡｌ配線、素子の電気特性の変化や、Ａｌ配
線のストレスマイグレーション等の問題が生ずることが
ある。
【０００９】本発明は上記従来の問題点を解決するもの
であり、インナーリードボンディングの際の加圧に強い
半導体装置を提供することを目的とする。
であり、インナーリードボンディングの際の加圧に強い
半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明の半導体装置は、
外部回路との接続のため半導体基板上に形成されたパッ
ドと、前記パッドおよびその周辺部の前記半導体基板を
被覆して形成され、かつ前記パッド上の中央部領域を開
口した表面保護膜と、前記開口部に露出したパッド表面
上に形成されたバンプ電極とを有し、前記パッド周辺部
に形成された前記表面保護膜の表面から前記パッド底部
までの厚さが、パッド上の表面保護膜の膜厚より厚くな
るように構成したものである。
外部回路との接続のため半導体基板上に形成されたパッ
ドと、前記パッドおよびその周辺部の前記半導体基板を
被覆して形成され、かつ前記パッド上の中央部領域を開
口した表面保護膜と、前記開口部に露出したパッド表面
上に形成されたバンプ電極とを有し、前記パッド周辺部
に形成された前記表面保護膜の表面から前記パッド底部
までの厚さが、パッド上の表面保護膜の膜厚より厚くな
るように構成したものである。
【００１１】この発明によれば、従来のように表面保護
膜の厚膜化、配線金属層の薄膜化を行うことなく、イン
ナーリードボンディングの際の上からの圧力に対しての
機械強度が向上する。
膜の厚膜化、配線金属層の薄膜化を行うことなく、イン
ナーリードボンディングの際の上からの圧力に対しての
機械強度が向上する。
【００１２】
【発明の実施の形態】以下本発明の各実施の形態につい
て図面を参照しながら説明する。なお、各実施の形態間
で共通する部分には同一符号を用い、重複する説明は省
略する。
て図面を参照しながら説明する。なお、各実施の形態間
で共通する部分には同一符号を用い、重複する説明は省
略する。
【００１３】（実施の形態１）図１は本発明の半導体装
置の実施の形態１における構造を示す断面図であり、そ
の製造工程順に説明すると、まず、半導体基板１上にフ
ィールド酸化膜２を形成する。次に、ダミーパターン８
をパッドを形成すべき領域の近傍に設ける。これは例え
ばトランジスタのゲート電極となるポリシリコンから成
るパターンを形成する際に同時に形成することができ
る。次にＢＰＳＧ等で層間絶縁膜３を形成し、Ａｌ等の
配線金属層の一部でパッド４を形成する。この後、シリ
コン窒化膜等の表面保護膜５を形成し、パッド中央付近
のみを開口する。この状態では、ダミーパターン８上の
層間絶縁膜３の表面は、パッド４の底部より高い位置に
形成され、パッド４近傍に凸部が形成できる。さらにパ
ッド４とダミーパターン８による凸部が接近して設けら
れているので、表面保護膜５を例えば化学気相成長法等
の段差被覆性に優れた方法で成長させれば、それらの間
にできた溝を埋めた形状となり、パッド４上の表面保護
膜５の膜厚ｔ１とパッド４の周辺部におけるパッド４の
底部から表面保護膜５の上面までの膜厚ｔ２の大小関係
はｔ１＜ｔ２となる。
置の実施の形態１における構造を示す断面図であり、そ
の製造工程順に説明すると、まず、半導体基板１上にフ
ィールド酸化膜２を形成する。次に、ダミーパターン８
をパッドを形成すべき領域の近傍に設ける。これは例え
ばトランジスタのゲート電極となるポリシリコンから成
るパターンを形成する際に同時に形成することができ
る。次にＢＰＳＧ等で層間絶縁膜３を形成し、Ａｌ等の
配線金属層の一部でパッド４を形成する。この後、シリ
コン窒化膜等の表面保護膜５を形成し、パッド中央付近
のみを開口する。この状態では、ダミーパターン８上の
層間絶縁膜３の表面は、パッド４の底部より高い位置に
形成され、パッド４近傍に凸部が形成できる。さらにパ
ッド４とダミーパターン８による凸部が接近して設けら
れているので、表面保護膜５を例えば化学気相成長法等
の段差被覆性に優れた方法で成長させれば、それらの間
にできた溝を埋めた形状となり、パッド４上の表面保護
膜５の膜厚ｔ１とパッド４の周辺部におけるパッド４の
底部から表面保護膜５の上面までの膜厚ｔ２の大小関係
はｔ１＜ｔ２となる。
【００１４】したがって、パッド４の膜厚を従来のよう
に薄くしたり、表面保護膜５を厚く形成したりしなくて
も、パッド４のエッジによる表面保護膜５の段差は小さ
くなり、膜が薄くなるのを避けることができるのであ
る。そして凸部がパッド４に近づくにつれますます表面
保護膜の膜厚の減少を抑止することができる。ただしこ
の時、パッド４とダミーパターン８を近づけすぎると溝
のアスペクト比が増大して表面保護膜５が溝の内部に十
分成長せず、溝の中にボイドを生じるという別の問題を
生ずることがあるので、例えば、ダミーパターン８の膜
厚を０．４μｍ程度、パッド４の膜厚を１．０μｍ程
度、表面保護膜５の膜厚を０．８μｍ程度、パッドとダ
ミーパターン８の距離を０．５μｍ〜１．５μｍとする
のが好ましい条件である。
に薄くしたり、表面保護膜５を厚く形成したりしなくて
も、パッド４のエッジによる表面保護膜５の段差は小さ
くなり、膜が薄くなるのを避けることができるのであ
る。そして凸部がパッド４に近づくにつれますます表面
保護膜の膜厚の減少を抑止することができる。ただしこ
の時、パッド４とダミーパターン８を近づけすぎると溝
のアスペクト比が増大して表面保護膜５が溝の内部に十
分成長せず、溝の中にボイドを生じるという別の問題を
生ずることがあるので、例えば、ダミーパターン８の膜
厚を０．４μｍ程度、パッド４の膜厚を１．０μｍ程
度、表面保護膜５の膜厚を０．８μｍ程度、パッドとダ
ミーパターン８の距離を０．５μｍ〜１．５μｍとする
のが好ましい条件である。
【００１５】このように構成した後、Ｔｉ−Ｐｄ等のバ
リアメタル層６、Ａｕ等のバンプ電極７を形成するとイ
ンナーリードボンディングの際、上から加えられる力に
対して機械強度の強い半導体装置が得られる。
リアメタル層６、Ａｕ等のバンプ電極７を形成するとイ
ンナーリードボンディングの際、上から加えられる力に
対して機械強度の強い半導体装置が得られる。
【００１６】以上のように本実施の形態によれば、ダミ
ーパターン上の層間絶縁膜の表面はパッド底部より高い
位置に形成され、パッド近傍に凸部が形成できるので、
パッドの膜厚を従来のように薄くしたり、表面保護膜を
厚く形成したりしなくても、インナーリードボンディン
グの際の表面保護膜の破壊などを防ぐことができる。ま
た、パッド上の表面保護膜より周辺部の膜厚の方を厚く
（ｔ１＜ｔ２）形成することにより、インナーリードボ
ンディングの際、表面保護膜の破壊を防ぐだけでなく、
Ａｌ等の配線金属層の一部で形成されたパッドが、水平
方向に移動することを抑止する効果もある。
ーパターン上の層間絶縁膜の表面はパッド底部より高い
位置に形成され、パッド近傍に凸部が形成できるので、
パッドの膜厚を従来のように薄くしたり、表面保護膜を
厚く形成したりしなくても、インナーリードボンディン
グの際の表面保護膜の破壊などを防ぐことができる。ま
た、パッド上の表面保護膜より周辺部の膜厚の方を厚く
（ｔ１＜ｔ２）形成することにより、インナーリードボ
ンディングの際、表面保護膜の破壊を防ぐだけでなく、
Ａｌ等の配線金属層の一部で形成されたパッドが、水平
方向に移動することを抑止する効果もある。
【００１７】（実施の形態２）図２は本発明の半導体装
置の実施の形態２における構造を示す断面図であり、ま
ず、半導体基板１上にフィールド酸化膜２、層間絶縁膜
３を形成し、配線金属層から成るパッド４を形成する。
この時、ダミーパターン８をパッド４の形成時に同時に
その近傍に形成する。このダミーパターン８によりパッ
ド近傍に凸部が形成され、その間が溝となる。次に表面
保護膜５を形成しパッド中央部付近のみを開口する。こ
の時、前記実施の形態１の場合と同様に、表面保護膜５
は前記の溝を十分埋めることができるのでその膜厚はパ
ッド４のエッジ部分で厚くすることができる。そして凸
部がパッドに近づくにつれ表面保護膜の膜厚の減少をよ
り抑止することができることはいうまでもない。ただ
し、この時パッドと凸部を近づけすぎるとボイド等の別
の問題を生ずることがあるので、好ましくは、ダミーパ
ターン８の膜厚を１．０μｍ程度、パッド４の膜厚を
１．０μｍ程度、表面保護膜５の膜厚を０．８μｍ程
度、パッドとダミーパターン８の距離を０．５μｍ〜
１．５μｍとするのがよい。
置の実施の形態２における構造を示す断面図であり、ま
ず、半導体基板１上にフィールド酸化膜２、層間絶縁膜
３を形成し、配線金属層から成るパッド４を形成する。
この時、ダミーパターン８をパッド４の形成時に同時に
その近傍に形成する。このダミーパターン８によりパッ
ド近傍に凸部が形成され、その間が溝となる。次に表面
保護膜５を形成しパッド中央部付近のみを開口する。こ
の時、前記実施の形態１の場合と同様に、表面保護膜５
は前記の溝を十分埋めることができるのでその膜厚はパ
ッド４のエッジ部分で厚くすることができる。そして凸
部がパッドに近づくにつれ表面保護膜の膜厚の減少をよ
り抑止することができることはいうまでもない。ただ
し、この時パッドと凸部を近づけすぎるとボイド等の別
の問題を生ずることがあるので、好ましくは、ダミーパ
ターン８の膜厚を１．０μｍ程度、パッド４の膜厚を
１．０μｍ程度、表面保護膜５の膜厚を０．８μｍ程
度、パッドとダミーパターン８の距離を０．５μｍ〜
１．５μｍとするのがよい。
【００１８】以上のように本実施の形態によれば、ダミ
ーパターンをパッドの形成時に同時にその近傍に形成す
ることにより、パッド近傍に凸部が形成され、後工程で
形成される表面保護膜の膜厚をパッドのエッジ部分で厚
くすることができるので、インナーリードボンディング
の際の表面保護膜の破壊などを防ぐことができる。ま
た、パッド上の表面保護膜より周辺部の膜厚の方を厚く
（ｔ１＜ｔ２）形成することにより、インナーリードボ
ンディングの際、表面保護膜の破壊を防ぐだけでなく、
Ａｌ等の配線金属層の一部で形成されたパッドが、水平
方向に移動することを抑止する効果もある。
ーパターンをパッドの形成時に同時にその近傍に形成す
ることにより、パッド近傍に凸部が形成され、後工程で
形成される表面保護膜の膜厚をパッドのエッジ部分で厚
くすることができるので、インナーリードボンディング
の際の表面保護膜の破壊などを防ぐことができる。ま
た、パッド上の表面保護膜より周辺部の膜厚の方を厚く
（ｔ１＜ｔ２）形成することにより、インナーリードボ
ンディングの際、表面保護膜の破壊を防ぐだけでなく、
Ａｌ等の配線金属層の一部で形成されたパッドが、水平
方向に移動することを抑止する効果もある。
【００１９】（実施の形態３）図３は本発明の半導体装
置の実施の形態３における構造を示す断面図であり、半
導体基板１上にフィールド酸化膜２、層間絶縁膜３が形
成され、パッド４が層間絶縁膜３の中に埋め込まれたよ
うな形になっている。これは図２に示す実施の形態２の
構造におけるダミーパターン８を形成する代わりに層間
絶縁膜３をパッド４の近傍に設けたものであり、例えば
パッド４が形成されるべき領域及びその近傍の層間絶縁
膜３の一部又は全部をエッチング等により取り除いて凹
部領域を形成する。このようにすれば前記実施の形態２
の構造と同様の配置となるから表面保護膜５の膜厚の減
少を抑止することができる。この場合も、例えば、パッ
ド４の膜厚を１．０μｍ程度、表面保護膜５の膜厚を
０．８μｍ程度、パッドと層間絶縁膜３の側面との距離
を０．５μｍ〜１．５μｍとするのがよい。
置の実施の形態３における構造を示す断面図であり、半
導体基板１上にフィールド酸化膜２、層間絶縁膜３が形
成され、パッド４が層間絶縁膜３の中に埋め込まれたよ
うな形になっている。これは図２に示す実施の形態２の
構造におけるダミーパターン８を形成する代わりに層間
絶縁膜３をパッド４の近傍に設けたものであり、例えば
パッド４が形成されるべき領域及びその近傍の層間絶縁
膜３の一部又は全部をエッチング等により取り除いて凹
部領域を形成する。このようにすれば前記実施の形態２
の構造と同様の配置となるから表面保護膜５の膜厚の減
少を抑止することができる。この場合も、例えば、パッ
ド４の膜厚を１．０μｍ程度、表面保護膜５の膜厚を
０．８μｍ程度、パッドと層間絶縁膜３の側面との距離
を０．５μｍ〜１．５μｍとするのがよい。
【００２０】以上のように本実施の形態によれば、層間
絶縁膜をパッドの近傍に設けることにより、パッド近傍
に凸部が形成され、後工程で形成される表面保護膜の膜
厚をパッドのエッジ部分で厚くすることができるので、
インナーリードボンディングの際の表面保護膜の破壊な
どを防ぐことができる。また、パッド上の表面保護膜よ
り周辺部の膜厚の方を厚く（ｔ１＜ｔ２）形成すること
により、インナーリードボンディングの際、表面保護膜
の破壊を防ぐだけでなく、Ａｌ等の配線金属層の一部で
形成されたパッドが、水平方向に移動することを抑止す
る効果もある。
絶縁膜をパッドの近傍に設けることにより、パッド近傍
に凸部が形成され、後工程で形成される表面保護膜の膜
厚をパッドのエッジ部分で厚くすることができるので、
インナーリードボンディングの際の表面保護膜の破壊な
どを防ぐことができる。また、パッド上の表面保護膜よ
り周辺部の膜厚の方を厚く（ｔ１＜ｔ２）形成すること
により、インナーリードボンディングの際、表面保護膜
の破壊を防ぐだけでなく、Ａｌ等の配線金属層の一部で
形成されたパッドが、水平方向に移動することを抑止す
る効果もある。
【００２１】（実施の形態４）図４は本発明の半導体装
置の実施の形態４における構造を示す断面図であり、半
導体基板１上のパッド４が形成される領域及びその近傍
を除いて、選択酸化法（ＬＯＣＯＳ法）によりフィール
ド酸化膜２を成長させる。次にＢＰＳＧ等で層間絶縁膜
３を形成し配線金属層の一部でパッド４を形成する。こ
のようにすればパッド４の近傍の層間絶縁膜３の頂上面
をバッド４の底部より高い位置に形成でき、図３に示す
実施の形態３の場合と同様にパッド４を凹部領域中に形
成した形状となるので、パッド４のエッジにおいて表面
保護膜の膜厚の減少を抑止することができる。この場合
も、例えば、パッド４の膜厚を１．０μｍ程度、表面保
護膜５の膜厚を０．８μｍ程度、パッドと層間絶縁膜３
の側面との距離を０．５μｍ〜１．５μｍとするのがよ
い。
置の実施の形態４における構造を示す断面図であり、半
導体基板１上のパッド４が形成される領域及びその近傍
を除いて、選択酸化法（ＬＯＣＯＳ法）によりフィール
ド酸化膜２を成長させる。次にＢＰＳＧ等で層間絶縁膜
３を形成し配線金属層の一部でパッド４を形成する。こ
のようにすればパッド４の近傍の層間絶縁膜３の頂上面
をバッド４の底部より高い位置に形成でき、図３に示す
実施の形態３の場合と同様にパッド４を凹部領域中に形
成した形状となるので、パッド４のエッジにおいて表面
保護膜の膜厚の減少を抑止することができる。この場合
も、例えば、パッド４の膜厚を１．０μｍ程度、表面保
護膜５の膜厚を０．８μｍ程度、パッドと層間絶縁膜３
の側面との距離を０．５μｍ〜１．５μｍとするのがよ
い。
【００２２】以上のように本実施の形態によれば、半導
体基板上のパッドが形成される領域及びその近傍を除い
て、選択酸化法（ＬＯＣＯＳ法）によりフィールド酸化
膜を成長させることにより、パッドの近傍の層間絶縁膜
の頂上面をパッドの底部より高い位置に形成でき、後工
程で形成される表面保護膜の膜厚をパッドのエッジ部分
で厚くすることができるので、インナーリードボンディ
ングの際の表面保護膜の破壊などを防ぐことができる。
また、パッド上の表面保護膜より周辺部の膜厚の方を厚
く（ｔ１＜ｔ２）形成することにより、インナーリード
ボンディングの際、表面保護膜の破壊を防ぐだけでな
く、Ａｌ等の配線金属層の一部で形成されたパッドが、
水平方向に移動することを抑止する効果もある。
体基板上のパッドが形成される領域及びその近傍を除い
て、選択酸化法（ＬＯＣＯＳ法）によりフィールド酸化
膜を成長させることにより、パッドの近傍の層間絶縁膜
の頂上面をパッドの底部より高い位置に形成でき、後工
程で形成される表面保護膜の膜厚をパッドのエッジ部分
で厚くすることができるので、インナーリードボンディ
ングの際の表面保護膜の破壊などを防ぐことができる。
また、パッド上の表面保護膜より周辺部の膜厚の方を厚
く（ｔ１＜ｔ２）形成することにより、インナーリード
ボンディングの際、表面保護膜の破壊を防ぐだけでな
く、Ａｌ等の配線金属層の一部で形成されたパッドが、
水平方向に移動することを抑止する効果もある。
【００２３】なお、本発明においてはパッド上の表面保
護膜の膜厚ｔ１とパッドの周辺部におけるパッドの底部
から表面保護膜の上面までの膜厚ｔ２の大小関係がｔ１
＜ｔ２になっていれば、上記４つの実施の形態に限るこ
とはなく、これらを組み合わせることによってもインナ
ーリードボンディングの際、上から加えられる力に対し
て機械強度の強い半導体装置が得られる。
護膜の膜厚ｔ１とパッドの周辺部におけるパッドの底部
から表面保護膜の上面までの膜厚ｔ２の大小関係がｔ１
＜ｔ２になっていれば、上記４つの実施の形態に限るこ
とはなく、これらを組み合わせることによってもインナ
ーリードボンディングの際、上から加えられる力に対し
て機械強度の強い半導体装置が得られる。
【００２４】
【発明の効果】以上のように本発明によれば、表面保護
膜の厚膜化、配線金属層の薄膜化を行なうことなく、ボ
ンデイングの際の表面保護膜の破壊などが起こらない低
コストで高品質の半導体装置を実現できるという有利な
効果が得られる。
膜の厚膜化、配線金属層の薄膜化を行なうことなく、ボ
ンデイングの際の表面保護膜の破壊などが起こらない低
コストで高品質の半導体装置を実現できるという有利な
効果が得られる。
【図１】本発明の半導体装置の実施の形態１における構
造を示す断面図
造を示す断面図
【図２】本発明の半導体装置の実施の形態２における構
造を示す断面図
造を示す断面図
【図３】本発明の半導体装置の実施の形態３における構
造を示す断面図
造を示す断面図
【図４】本発明の半導体装置の実施の形態４における構
造を示す断面図
造を示す断面図
【図５】従来の半導体装置のパッド近傍の構造の一例を
示す断面図
示す断面図
【図６】従来の半導体装置のパッド近傍の構造の他の例
を示す断面図
を示す断面図
１ 半導体基板 ２ フィールド酸化膜 ３ 層間絶縁膜 ４ パッド ５ 表面保護膜 ６ バリアメタル層 ７ バンプ電極 ８ ダミ−パターン ｔ１ パッド上の表面保護膜の膜厚 ｔ２ パッド周辺部におけるパッド底部から表面保護膜
の上面までの膜厚
の上面までの膜厚
Claims (3)
- 【請求項１】 外部回路との接続のため半導体基板上に
形成されたパッドと、前記パッドおよびその周辺部の前
記半導体基板を被覆して形成され、かつ前記パッド上の
中央部領域を開口した表面保護膜と、前記開口部に露出
したパッド表面上に形成されたバンプ電極とを有し、前
記パッド周辺部に形成された前記表面保護膜の表面から
前記パッド底部までの厚さが、パッド上の表面保護膜の
膜厚より厚いことを特徴とする半導体装置。 - 【請求項２】 パッドの近傍には表面保護膜で被覆され
た凸部が設けられていることを特徴とする請求項１記載
の半導体装置。 - 【請求項３】 パッドは半導体基板に設けられた凹部領
域内に形成されていることを特徴とする請求項１記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10036276A JPH11233544A (ja) | 1998-02-18 | 1998-02-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10036276A JPH11233544A (ja) | 1998-02-18 | 1998-02-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11233544A true JPH11233544A (ja) | 1999-08-27 |
Family
ID=12465262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10036276A Pending JPH11233544A (ja) | 1998-02-18 | 1998-02-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11233544A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005045931A2 (de) | 2003-11-06 | 2005-05-19 | Infineon Technologies Ag | Halbleiterchip mit flip-chip-kontakten und verfahren zur herstellung desselben |
| JP2009200270A (ja) * | 2008-02-22 | 2009-09-03 | Panasonic Corp | 半導体装置および半導体装置の製造方法 |
-
1998
- 1998-02-18 JP JP10036276A patent/JPH11233544A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005045931A2 (de) | 2003-11-06 | 2005-05-19 | Infineon Technologies Ag | Halbleiterchip mit flip-chip-kontakten und verfahren zur herstellung desselben |
| DE10352349A1 (de) * | 2003-11-06 | 2005-06-23 | Infineon Technologies Ag | Halbleiterchip mit Flip-Chip-Kontakten und Verfahren zur Herstellung desselben |
| DE10352349B4 (de) * | 2003-11-06 | 2006-11-16 | Infineon Technologies Ag | Halbleiterchip mit Flip-Chip-Kontakten und Verfahren zur Herstellung desselben |
| JP2009200270A (ja) * | 2008-02-22 | 2009-09-03 | Panasonic Corp | 半導体装置および半導体装置の製造方法 |
| US7977790B2 (en) | 2008-02-22 | 2011-07-12 | Panasonic Corporation | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5834365A (en) | Method of forming a bonding pad | |
| US6150725A (en) | Semiconductor devices with means to reduce contamination | |
| JP2916326B2 (ja) | 半導体装置のパッド構造 | |
| US20020084513A1 (en) | Integrated circuits and methods for their fabrication | |
| US5309025A (en) | Semiconductor bond pad structure and method | |
| JPS6324647A (ja) | 半導体パッケ−ジ | |
| US6576970B2 (en) | Bonding pad structure of semiconductor device and method for fabricating the same | |
| US20140361433A1 (en) | Semiconductor device | |
| JP5154000B2 (ja) | 半導体装置 | |
| US20060081996A1 (en) | Semiconductor device having aluminum electrode and metallic electrode | |
| KR100933685B1 (ko) | 필링 방지를 위한 본딩패드 및 그 형성 방법 | |
| JP4095123B2 (ja) | ボンディングパット及び半導体装置の製造方法 | |
| US8441125B2 (en) | Semiconductor device | |
| JP2017191840A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH04247632A (ja) | 半導体装置 | |
| KR100361601B1 (ko) | 반도체 장치 | |
| EP1275148B1 (en) | Resin sealed semiconductor device with stress-reducing layer | |
| JP2000223517A (ja) | 半導体装置 | |
| JPH08330310A (ja) | 半導体装置 | |
| JP2006319203A (ja) | 半導体装置、及び半導体装置の製造方法 | |
| CN100499125C (zh) | 半导体装置 | |
| JPH03242938A (ja) | 半導体装置 | |
| JPH03246945A (ja) | 半導体装置 | |
| US9299632B2 (en) | Semiconductor device | |
| JPS61272957A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050301 |