JPH11233748A5 - - Google Patents

Description

【特許請求の範囲】
【請求項１】 第１ドーピング濃度を有する第１導電型の基板（１１）；
前記第１導電型と、前記第１ドーピング濃度よりも大きい前記第１導電型の第２ドーピング濃度とを有する、前記基板上の第１ウェル（１６）であって、前記基板内に第１深さ（２４）を有する、ところの第１ウェル（１６）；
前記基板上で、前記第１ウェル（１６）から横方向に間隔を隔てる第１MOSトランジスタ（３２）；
前記第１ウェル（１６）上に形成された第２MOSトランジスタ（３１）；
前記基板内で、前記第１MOSトランジスタに隣接する第２導電型の導電領域（２６）であって、前記導電領域の一部が前記第１MOSトランジスタのソースを形成し、前記導電領域（２６）が前記基板内に第２深さ（２９）を有する、ところの導電領域（２６）；および
前記導電領域（２６）内に形成される第１部分と、前記導電領域から横方向に、前記第１MOSトランジスタ（２６）から離れる方向に延在する第２部分とを有する前記第１導電型の、ピニング層（３７）；
を具備することを特徴とする画像センサ。
【請求項２】 アクティブ・ピクセル・センサを形成する方法であって：
第１導電型の表面と前記第１導電型の第１領域（１６）とを有する基板（１１）を設ける段階；
前記第１導電型の第２領域（１４）内にピンド・フォトダイオードを設ける段階であって、前記第２領域が前記第１領域（１６）に対する第１ドーピング濃度よりも小さい第２ドーピング濃度を有するようにし、前記ピンド・フォトダイオードは前記表面から第１深さ（２９）において第１P-N接合部を有し、前記第１深さよりも小さい第２深さにおいて第２P-N接合部を有するピンド・フォトダイオードを設ける段階；
前記第１領域内に少なくとも１つのMOSトランジスタ（３１）を形成する段階；および
前記第２領域内に少なくとも１つのMOSトランジスタ（３２）を形成する段階であって、前記ピンド・フォトダイオードが前記第２領域内に前記MOSトランジスタの一部を形成し、前記第２領域内のMOSトランジスタのゲートは前記第２領域内にありかつ前記MOSトランジスタのドレインは前記第１領域および前記第２領域内にあるよう形成する段階；
を具備することを特徴とする方法。
【請求項３】 前記ピンド・フォトダイオードを設ける段階が、さらに、前記第１導電型と反対の第２導電型のドーパントを、前記基板に対して垂直の角度に、前記第２領域における前記MOSトランジスタのゲート下に延在するよう注入する段階を具備することを特徴とする請求項２記載の方法。
【請求項４】 第１導電型の表面を有し、前記第１導電型のより大きな濃度の第１領域（１６）と、前記第１領域よりも小さい濃度の前記第１導電型の第２領域（１４）とを有する基板（１１）；
前記第１領域に隣接して、前記第２領域（１４）内に形成されるピンド・フォトダイオード；
前記ピンド・フォトダイオードに隣接して形成される前記第１領域（１６）内の少なくとも１つのMOSトランジスタ（３１）；および
前記第２領域内のMOSトランジスタのゲートは前記第２領域内にありかつ前記MOSトランジスタのドレインは前記第１領域および前記第２領域内に、そして前記ピンド・フォトダイオードが前記第２領域内のMOSトランジスタの一部を形成するよう形成された前記第２領域内の少なくとも１つのMOSトランジスタ（３２）；
を具備することを特徴とするアクティブ・ピクセル・センサ。
【請求項５】 前記ピンド・フォトダイオードが、前記基板に対して垂直の角度から注入される前記第１導電型と反対の第２導電型のドーパント（２６）をさらに備え、前記第２導電型の前記ドーパントが前記第２領域内の前記MOSトランジスタ（３２）のゲート（２２）の下に延在することを特徴とする請求項４記載のアクティブ・ピクセル・センサ。