JPH11238697A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH11238697A
JPH11238697A JP10040551A JP4055198A JPH11238697A JP H11238697 A JPH11238697 A JP H11238697A JP 10040551 A JP10040551 A JP 10040551A JP 4055198 A JP4055198 A JP 4055198A JP H11238697 A JPH11238697 A JP H11238697A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
chemical
oxidizing
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10040551A
Other languages
English (en)
Inventor
Toshiaki Omori
寿朗 大森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10040551A priority Critical patent/JPH11238697A/ja
Priority to US09/133,404 priority patent/US6586345B1/en
Priority to TW087116399A priority patent/TW390037B/zh
Priority to DE19847641A priority patent/DE19847641A1/de
Priority to KR1019980044741A priority patent/KR100339873B1/ko
Publication of JPH11238697A publication Critical patent/JPH11238697A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
    • H10D64/01312—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional layer comprising a metal or metal silicide formed by deposition, i.e. without a silicidation reaction, e.g. sputter deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01318—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN
    • H10D64/0132—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN the conductor being a metallic silicide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/664—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a barrier layer between the layer of silicon and an upper metal or metal silicide layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 ポリシリコン膜／シリサイド膜の２層膜構造
において、界面が安定で抵抗のない導電膜を形成する。 【解決手段】 半導体装置の導電膜の形成において、シ
リコン膜の上の不均一な自然酸化膜をいったん除去した
後、酸化性薬液処理により均一で清浄なシリコン酸化膜
の薄膜を形成し、その後にシリサイド膜を形成すること
により、ポリシリコン／シリサイド膜の２層構造の安定
した導電膜を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置及び
その製造方法に関するものであり、特に配線構造とその
製造方法に関するものである。
【０００２】
【従来の技術】半導体デバイスでは、電極材料あるいは
配線材料としてタングステンシリサイド膜あるいはチタ
ンシリサイド膜が使用されている。例えば、図６では、
MOSトランジスタの構造として、シリコン基板１の上に
高濃度不純物領域１ａを形成し、その間のチャネル領域
１ｂの上に、ゲート酸化膜２を形成し、さらにその上に
ゲートの電極を形成している。ゲート電極の構造として
は、不純物を含有したポリシリコン膜３とその上部に形
成したシリサイド膜５（タングステンシリサイド膜ある
いはチタンシリサイド膜）の２層膜構造が使用されてい
る。また、図７では、例えばシリコン基板１とのコンタ
クトをとるための配線構造として、同様にポリシリコン
膜３とその上部に形成したシリサイド膜５の２層膜構造
が使用されている。
【０００３】このような２層膜構造において、その界面
が不安定な構造であれば、800℃程度の高温熱処理を行
うとポリシリコン膜中あるいはシリサイド膜中のシリコ
ンが２層膜界面に凝集し、膜質および膜厚が不連続な構
造となり、配線抵抗の上昇、パターニング異常といった
問題が発生する。
【０００４】この問題を解決する方法として、例えば特
開平8-250727号公報では、図８に示すように、ポリシリ
コン膜３とチタンシリサイド膜５の間に酸化チタン含有
チタンシリサイド膜５ａを介在させることが開示されて
いる。まずポリシリコン膜３を酸化性雰囲気で熱処理す
ることにより、その表面を酸化し、その上部に形成した
チタンシリサイド膜５と熱反応を行うことにより酸化チ
タン含有チタンシリサイド膜５ａを形成している。
【０００５】また、特開平1-287963号公報においても、
図９にその工程を示すように、シリコン基板１の上にゲ
ート酸化膜２を形成し（図９ａ）、その上に形成したポ
リシリコン膜３（図９ｂ）を大気中に放置することによ
りその表面に自然酸化膜７を形成させた後、シリコン酸
化膜よりも酸化物の反応生成熱が大きい金属８(例えばT
i)を薄く形成し、更にシリサイド膜５を形成した後（図
９ｃ）、熱処理を行い自然酸化膜７と金属膜８とを反応
させることにより、ポリシリコン膜とシリサイド膜の界
面に金属酸化膜１０(TiOx)を形成する（図９ｄ）。その
後に、これをパターニングすることが示されている（図
９ｅ）。
【０００６】
【発明が解決しようとする課題】これらの従来例は、共
にポリシリコン膜表面に、まず薄い酸化膜を形成するも
のである。その酸化膜の形成方法は、酸化性雰囲気中で
の熱処理を行う方法あるいは大気中での放置を行う方法
である。酸化性雰囲気中での熱処理を行う方法は、比較
的薄い酸化膜を均一に形成することが難しく、且つプロ
セス工程が増える問題がある。また大気中での放置を行
う方法は、一定の酸化膜を形成するのに時間を要すると
共に酸化膜厚の制御が困難であり、大気からの汚染も懸
念される。
【０００７】本発明は、上記のような従来の状況に鑑み
てなされたもので、ポリシリコン膜とその上部に形成し
たシリサイド膜の２層膜構造において安定な界面を形成
するために、ポリシリコン膜表面に薄く清浄な酸化膜を
容易に且つ制御性良く形成する方法を提供するものであ
る。また、これにより特性の安定した導電膜を形成する
とともに、これを用いた半導体装置とその製造方法を提
供するものである。
【０００８】
【課題を解決するための手段】この発明の半導体装置の
製造方法は、半導体装置の導電膜の形成において、シリ
コン膜を形成する工程と、上記シリコン膜の上に酸化性
薬液処理によりシリコン酸化膜の薄膜を形成する工程
と、上記シリコン酸化膜の薄膜の上にシリサイド膜を形
成する工程とを含むことを特徴とするものである。
【０００９】また、この発明の半導体装置の製造方法
は、上記シリコン膜を形成する工程の後、上記シリコン
酸化膜の薄膜を形成する工程に先立って、上記シリコン
膜の表面に自然形成された酸化膜を除去する工程を含む
ことを特徴とするものである。
【００１０】また、この発明の半導体装置の製造方法
は、上記酸化性薬液として、１種類の酸化性薬液、２種
類以上の酸化性薬液の混合薬液、又は酸化性薬液と非酸
化性薬液との混合薬液を用いることを特徴とするもので
ある。
【００１１】また、この発明の半導体装置の製造方法
は、上記１種類の酸化性薬液として、硫酸、硝酸、過酸
化水素又はオゾン水のいずれかを用いることを特徴とす
るものである。
【００１２】また、この発明の半導体装置の製造方法
は、上記２種類以上の酸化性薬液の混合薬液として、硫
酸と過酸化水素の混合薬液、又は、硫酸とオゾン水との
混合薬液を用いることを特徴とするものである。
【００１３】また、この発明の半導体装置の製造方法
は、上記酸化性薬液と非酸化性薬液との混合薬液とし
て、過酸化水素と塩酸又はアンモニア水との混合薬液、
もしくは、オゾン水と塩酸又はアンモニア水との混合薬
液を用いることを特徴とするものである。
【００１４】また、この発明の半導体装置の製造方法
は、上記シリコン酸化膜の薄膜を、膜厚２００オングス
トローム以下に形成することを特徴とするものである。
【００１５】また、この発明の半導体装置は、請求項１
〜７に記載のいずれかの製造方法により製造されたこと
を特徴とするものである。
【００１６】また、この発明の半導体装置は、シリコン
膜と、上記シリコン膜の上に薬液処理により形成された
シリコン酸化膜の薄膜と、上記シリコン酸化膜の薄膜の
上に形成されたシリサイド膜とを含む導電膜を備えたこ
とを特徴とするものである。
【００１７】
【発明の実施の形態】実施の形態１．図１は、この発明
の実施の形態による半導体装置の構造例を示す図、図２
は、図１の半導体装置の製造方法、具体的には導電膜の
形成方法を説明するためのフロー図である。図１（ａ）
は、具体的には、半導体記憶装置のメモリセル部の要部
を示す断面図である。この半導体装置では、半導体基板
１の上に、サークルＡに示す部分にメモリ用のＭＯＳト
ランジスタが形成されている。サークルＢに示す部分に
はワード線が形成されている。Ｃはメモリ用の容量を示
している。
【００１８】図１（ｂ）は、図１（ａ）のサークルＡの
ＭＯＳトランジスタの構造を示す断面図である。この図
に示すように、ＭＯＳトランジスタは、半導体基板１の
上で、ソース・ドレイン領域１ａの間のチャネル領域１
ｂの上で、ゲート絶縁膜２の上にゲート電極としての導
電膜６が形成されている。この導電膜６は、ポリシリコ
ン膜３と薄膜の化学酸化膜４とシリサイド膜５の２層導
電膜構造で形成されている。ただし、化学酸化膜４を１
層とすれば３層構造である。この導電膜６が、化学酸化
膜４の薄膜を挟んで形成されている点が特徴である。
【００１９】図１（ｃ）は、図１（ａ）のサークルＢの
ワード線を示す断面図である。このワード線としての導
電膜６も、ポリシリコン膜３と化学酸化膜４とシリサイ
ド膜５の２層導電膜構造で形成されている。この導電膜
６も化学酸化膜４の薄膜を挟んで形成されている点が特
徴である。
【００２０】図２は、図１に示した導電膜６を形成する
ためのプロセスフローを示す図である。図２を参照し
て、プロセスフローを説明する。まず、図２（ａ）に示
すように、半導体基板１の上にゲート酸化膜２を形成
し、さらにその上に、CVD装置でポリシリコン膜３を形
成する。形成後のボリシリコン膜３の表面には、図２
（ｂ）に示すように、CVD炉から大気中に取り出す際及
び取り出した後の大気中の放置により不均一な自然酸化
膜７が形成されている。
【００２１】次に、図２（ｃ）に示すように、洗浄工程
でこの自然酸化膜７を一度剥離する。具体的には、純水
で希釈したフッ酸溶液（例えば５wt%〜0.1wt%程度）を
用いてポリシリコン膜３表面の自然酸化膜７を除去す
る。用いる溶液は、フツ酸以外の例えばバッファードフ
ツ酸（フツ酸とフツ化アンモニウムの混合溶液）など酸
化膜をエッチング可能な溶液であれば良い。
【００２２】次に、図２（ｄ）に示すように、新たに均
一且つ清浄な化学酸化膜（自然酸化膜）４を連続して形
成する。この工程は、自然酸化膜７を一度除去した後、
酸化性薬液により処理することにより、図２（ｄ）に示
すように、ポリシリコン膜３表面に均一且つ清浄な化学
酸化膜（自然酸化膜）４を形成する。
【００２３】酸化性薬液としては、（１）酸化性を有す
る薬液の１種類、又は、（２）酸化性を有する薬液の２
種類以上の適切な混合薬液、もしくは（３）酸化性の薬
液と非酸化性の薬液の適切な混合薬液のいずれをも用い
ることができる。代表的な薬液とその条件は、次のとお
りである。
【００２４】先ず、（１）酸化性を有する薬液の１種類
としては、次のものが好適な例である。 （イ）80-130℃程度に加熱した硫酸溶液(80-98wt%)、
（ロ）室温〜90℃程度に加熱した硝酸溶液(60-70wt%)、
（ハ）オゾン水(5-20ppm)、（ニ)室温〜80℃程度に加熱
した過酸化水素水(30wt%)。
【００２５】次に、（２）酸化性を有する薬液の２種以
上の適切な混合薬液としては、次のものが好適な例であ
る。 （ホ）80〜130℃程度に加熱した硫酸と過酸化水素水の
混合溶液(硫酸濃度：80〜98wt%,過酸化水素水1〜5wt
%)、（ヘ）オゾンガスをバグリングすることにより溶解
させ、且つ80〜130℃程度に加熱したオゾン含有硫酸溶
液(80〜98wt%)。
【００２６】また、（３）酸化性の薬液と非酸化性の薬
液の適切な混合薬液としては、次のものが好適な例であ
る。 （ト）室温〜80℃程度に加熱した塩酸と過酸化水素水の
混合液(塩酸濃度:1〜5wt%,過酸化水素水1〜５wt%)、
（チ）オゾンガスをバグリングすることにより溶解さ
せ、且つ室温〜80℃程度に加熱したオゾン含有塩酸溶液
(1〜５wt%)、（リ）室温〜80℃程度に加熱したアンモニ
ア水と過酸化水素水の混合溶液(アンモニア濃度:1〜5wt
%,過酸化水素水:1〜5wt%)、（ヌ）オゾンガスをバグリ
ングすることにより溶解させ、且つ室温〜80℃程度に加
熱したオゾン含有アンモニア水溶液、等である。これら
以外にも酸化力を有する溶液であれば良い。
【００２７】図３は、酸化性薬液として、オゾン水（7.
5ppm,23℃）と過酸化水素水（30wt%,23℃）を用いてSi
上に形成した化学酸化膜４（自然酸化膜）の膜厚を測定
した結果である。処理時間２５分〜３０分で、ほぼ化学
酸化膜４の形成が完了していることがわかる。
【００２８】図４は、酸化性薬液として、同じくオゾン
水(7.5ppm,23℃)と過酸化水素水(30wt%,23℃)を用いて
例えば３０分間の処理を行った場合、Si上に形成した化
学酸化膜４(自然酸化膜)について、ウェーハ面内の９個
所の位置でのバラツキを示した図である。この図から、
化学酸化膜４（自然酸化膜）の膜厚バラツキは±１オン
グストローム（Å）以内であり、均一な化学酸化膜４が
形成されていることがわかる。
【００２９】このように酸化性を有する溶液を用いるこ
とにより、簡便で且つ均一な薄い自然酸化膜４（化学酸
化膜）の形成が可能である。形成する自然酸化膜の膜厚
は、5Å以上50Å以下、特に10〜30Å程度が好ましい。
しかし、100Å以下でも好適である。200Å以下でも使用
できるが、200Åを超えるとポリシリコン膜３とシリサ
イド膜５との界面抵抗の上昇が懸念される。化学酸化膜
４（自然酸化膜）の膜厚は、溶液の濃度あるいは温度と
処理時間を任意に調整することにより、制御することが
可能である。また、薬液としては、半導体の製造(洗浄)
工程で使用されている不純物がppbレベル以下の薬品あ
るいは超純水を使用することにより、不純物汚染が極め
て少ない清浄な化学酸化膜（自然酸化膜）の形成が可能
である。
【００３０】上記の方法によりポリシリコン膜３表面に
化学酸化膜（自然酸化膜）４を形成した後、図２（ｅ）
に示すように、例えばWF6,SiH2Cl2ガスを用いCVD法(550
〜600℃)でタングステンシリサイド膜５を形成する。ま
た、スパッタ法によりシリサイド膜５(タングステンシ
リサイド膜あるいはチタンシリサイド膜)を形成しても
良い。
【００３１】次に、図２（ｆ）に示すように、シリサイ
ド膜５形成後、レジストをマスクとしてドライエッチン
グによりパターニングを行い、シリサイド膜とポリシリ
コン膜の２層導電膜６の配線構造を形成する。図５は、
以上の製造方法の要点を示したものである。なお、以上
において説明したポリシリコン膜は、他の導電性を有す
るシリコン膜であっても、同様に適用できる。
【００３２】以上説明したように、本発明は、少なくと
も酸化性を有する薬液を含む薬液により、ポリシリコン
膜表面を処理することにより、ポリシリコン膜／シリサ
イド膜の２層膜構造において均一且つ清浄な自然酸化膜
(化学酸化膜)の形成を可能とした。これにより、ポリシ
リコン膜／シリサイド膜の界面にシリコンが凝集するこ
とを防止できる。また、これにより、この導電膜をパタ
ーニングする場合のパターニング異常の発生を防ぐこと
ができる。また、高温の熱処理を行った場合においても
安定した界面が得られる。
【００３３】
【発明の効果】以上説明したように、本発明は、ポリシ
リコン膜表面を酸化性薬液により処理して薄膜の化学酸
化膜を形成したのちに、シリサイド膜を形成して、ポリ
シリコン膜／シリサイド膜の２層導電膜構造を形成す
る。これにより、導電膜の抵抗上昇が生じない配線を形
成することができる。また、高温の熱処理を行った場合
においても安定した界面が得られる。したがって、半導
体装置の製造の歩留まりも向上する。
【図面の簡単な説明】
【図１】 本発明の実施の形態による半導体デバイスの
断面構造図である。
【図２】 本発明の実施の形態による半導体装置の製造
方法を示すプロセルフロー図である。
【図３】 本発明の実施の形態において、酸化性薬液に
より形成される自然酸化膜厚の成長状態を示す図であ
る。
【図４】 本発明の実施の形態において、酸化性溶液で
形成した自然酸化膜のウェーハ面内での均一性を示す図
である。
【図５】 本発明の実施の形態による半導体装置の製造
方法を示す概念図である。
【図６】 従来の半導体デバイスの断面図である。
【図７】 従来の半導体デバイスの断面図である。
【図８】 従来の半導体デバイスの断面図である。
【図９】 従来の半導体デバイスの断面図である。
【符号の説明】 半導体基板１、 ゲート絶縁膜２、 ポリシリコン膜
３、 化学酸化膜４、シリサイド膜５、 導電膜６。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置の導電膜の形成において、シ
    リコン膜を形成する工程と、上記シリコン膜の上に酸化
    性薬液処理によりシリコン酸化膜の薄膜を形成する工程
    と、上記シリコン酸化膜の薄膜の上にシリサイド膜を形
    成する工程とを含むことを特徴とする半導体装置の製造
    方法。
  2. 【請求項２】 上記シリコン膜を形成する工程の後、上
    記シリコン酸化膜の薄膜を形成する工程に先立って、上
    記シリコン膜の表面に自然形成された酸化膜を除去する
    工程を含むことを特徴とする半導体装置の製造方法。
  3. 【請求項３】 上記酸化性薬液として、１種類の酸化性
    薬液、２種類以上の酸化性薬液の混合薬液、又は酸化性
    薬液と非酸化性薬液との混合薬液を用いることを特徴と
    する請求項１又は２に記載の半導体装置の製造方法。
  4. 【請求項４】 上記１種類の酸化性薬液として、硫酸、
    硝酸、過酸化水素又はオゾン水のいずれかを用いること
    を特徴とする請求項３に記載の半導体装置の製造方法。
  5. 【請求項５】 上記２種類以上の酸化性薬液の混合薬液
    として、硫酸と過酸化水素の混合薬液、又は、硫酸とオ
    ゾン水との混合薬液を用いることを特徴とする請求項３
    に記載の半導体装置の製造方法。
  6. 【請求項６】 上記酸化性薬液と非酸化性薬液との混合
    薬液として、過酸化水素と塩酸又はアンモニア水との混
    合薬液、もしくは、オゾン水と塩酸又はアンモニア水と
    の混合薬液を用いることを特徴とする請求項３に記載の
    半導体装置の製造方法。
  7. 【請求項７】 上記シリコン酸化膜の薄膜を、膜厚２０
    ０オングストローム以下に形成することを特徴とする請
    求項１に記載の半導体装置の製造方法。
  8. 【請求項８】 請求項１〜７に記載のいずれかの製造方
    法により製造されたことを特徴とする半導体装置。
  9. 【請求項９】 シリコン膜と、上記シリコン膜の上に薬
    液処理により形成されたシリコン酸化膜の薄膜と、上記
    シリコン酸化膜の薄膜の上に形成されたシリサイド膜と
    を含む導電膜を備えたことを特徴とする半導体装置。
JP10040551A 1998-02-23 1998-02-23 半導体装置及びその製造方法 Withdrawn JPH11238697A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP10040551A JPH11238697A (ja) 1998-02-23 1998-02-23 半導体装置及びその製造方法
US09/133,404 US6586345B1 (en) 1998-02-23 1998-08-13 Method of manufacturing a semiconductor device wiring layer having an oxide layer between the polysilicon and silicide layers
TW087116399A TW390037B (en) 1998-02-23 1998-10-02 Semiconductor device having an improved wiring structure and manufacturing method thereof
DE19847641A DE19847641A1 (de) 1998-02-23 1998-10-15 Halbleitervorrichtung und zugehöriges Herstellungsverfahren
KR1019980044741A KR100339873B1 (ko) 1998-02-23 1998-10-24 반도체장치및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10040551A JPH11238697A (ja) 1998-02-23 1998-02-23 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH11238697A true JPH11238697A (ja) 1999-08-31

Family

ID=12583597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10040551A Withdrawn JPH11238697A (ja) 1998-02-23 1998-02-23 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US6586345B1 (ja)
JP (1) JPH11238697A (ja)
KR (1) KR100339873B1 (ja)
DE (1) DE19847641A1 (ja)
TW (1) TW390037B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110499B2 (en) 2008-05-07 2012-02-07 Samsung Electronics Co., Ltd. Method of forming a contact structure

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090707A (en) 1999-09-02 2000-07-18 Micron Technology, Inc. Method of forming a conductive silicide layer on a silicon comprising substrate and method of forming a conductive silicide contact
US6444516B1 (en) * 2000-07-07 2002-09-03 International Business Machines Corporation Semi-insulating diffusion barrier for low-resistivity gate conductors
US6764912B1 (en) * 2001-08-02 2004-07-20 Advanced Micro Devices, Inc. Passivation of nitride spacer
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
KR100660286B1 (ko) * 2005-12-29 2006-12-20 동부일렉트로닉스 주식회사 플래시 메모리 소자의 제조 방법
US9831183B2 (en) * 2014-08-07 2017-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Contact structure and method of forming

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01287963A (ja) 1988-05-14 1989-11-20 Fuji Xerox Co Ltd 半導体装置の製造方法
JPH0212835A (ja) * 1988-06-30 1990-01-17 Toshiba Corp 半導体装置およびその製造方法
US5502315A (en) * 1989-09-07 1996-03-26 Quicklogic Corporation Electrically programmable interconnect structure having a PECVD amorphous silicon element
JP2926897B2 (ja) 1990-05-30 1999-07-28 ソニー株式会社 半導体装置の製造方法
JPH04114431A (ja) 1990-09-04 1992-04-15 Seiko Epson Corp 酸化法
US5326406A (en) * 1991-07-31 1994-07-05 Kawasaki Steel Corporation Method of cleaning semiconductor substrate and apparatus for carrying out the same
JP2756886B2 (ja) 1991-08-30 1998-05-25 三菱電機株式会社 半導体装置およびその製造方法
JP3190075B2 (ja) 1991-09-17 2001-07-16 富士通株式会社 半導体装置の製造方法
US5474949A (en) 1992-01-27 1995-12-12 Matsushita Electric Industrial Co., Ltd. Method of fabricating capacitor or contact for semiconductor device by forming uneven oxide film and reacting silicon with metal containing gas
US5581092A (en) * 1993-09-07 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Gate insulated semiconductor device
JP3497627B2 (ja) * 1994-12-08 2004-02-16 株式会社東芝 半導体装置およびその製造方法
US5576579A (en) * 1995-01-12 1996-11-19 International Business Machines Corporation Tasin oxygen diffusion barrier in multilayer structures
JP2630296B2 (ja) * 1995-03-08 1997-07-16 日本電気株式会社 半導体装置の製造方法
JP2858636B2 (ja) 1995-03-10 1999-02-17 日本電気株式会社 半導体装置およびその製造方法
JPH0992728A (ja) * 1995-09-21 1997-04-04 Mitsubishi Electric Corp 相補型ｍｏｓ電界効果トランジスタおよびその製造方法
US6194296B1 (en) * 1995-10-31 2001-02-27 Integrated Device Technology, Inc. Method for making planarized polycide
FR2742924B1 (fr) * 1995-12-22 1998-03-20 Jorge Luis Regolini Procede de depot selectif d'un siliciure de metal refractaire sur du silicium et plaquette de silicium metallisee par ce procede
US5861340A (en) * 1996-02-15 1999-01-19 Intel Corporation Method of forming a polycide film
JP3440698B2 (ja) * 1996-06-24 2003-08-25 ソニー株式会社 半導体装置の製造方法
JPH10250727A (ja) 1997-01-09 1998-09-22 Yoshimasa Matsubara 飲料容器
JP3635843B2 (ja) * 1997-02-25 2005-04-06 東京エレクトロン株式会社 膜積層構造及びその形成方法
US5989718A (en) * 1997-09-24 1999-11-23 Micron Technology Dielectric diffusion barrier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110499B2 (en) 2008-05-07 2012-02-07 Samsung Electronics Co., Ltd. Method of forming a contact structure

Also Published As

Publication number Publication date
KR100339873B1 (ko) 2002-09-18
US6586345B1 (en) 2003-07-01
TW390037B (en) 2000-05-11
KR19990071420A (ko) 1999-09-27
DE19847641A1 (de) 1999-09-02

Similar Documents

Publication Publication Date Title
US5776822A (en) Method for fabricating semiconductor device having titanium silicide film
KR910007097B1 (ko) 반도체 장치의 제조 방법
US5512502A (en) Manufacturing method for semiconductor integrated circuit device
JP2937817B2 (ja) 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法
US6783694B1 (en) Composition for selectively etching against cobalt silicide
KR100908784B1 (ko) 반도체 장치의 제조 방법
JPH10189483A (ja) 半導体装置の製造方法及び半導体装置
JPH03222367A (ja) 絶縁ゲート型電界効果トランジスタ
US4901134A (en) Semiconductor device and manufacturing method thereof
JPH06283612A (ja) 半導体装置および半導体装置の製造方法
KR100659632B1 (ko) 반도체 장치의 제조 방법
JPH11238697A (ja) 半導体装置及びその製造方法
JP3923218B2 (ja) 半導体装置の製造方法
JP3589801B2 (ja) 半導体基板表面の酸化膜の形成方法
JP3436315B2 (ja) Ｍｏｎｏｓ型半導体不揮発性記憶装置の製造方法及び、半導体装置の製造方法
JP2001036078A (ja) Ｍｏｓ型トランジスタ及びその製造方法
JP3660474B2 (ja) 半導体装置の製造方法
JP4101130B2 (ja) 半導体装置の製造方法
JP3567465B2 (ja) 半導体装置の製造方法
JPH09213955A (ja) 半導体装置の製造方法
JPH06267973A (ja) 半導体装置の製造方法
JP2001244440A (ja) 集積回路の配線構造及びその製造方法
JP2770811B2 (ja) 半導体装置の製造方法
JPH03102875A (ja) 半導体装置およびその製造方法
JPH07142424A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050510