JPH03222367A - 絶縁ゲート型電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 絶縁ゲート型電界効果 関し。

トランジスタ（ＩＧ−ＦＥＴ）に ゲート電極形成後に残留するゲート電極構成物質による
汚染に起因するトランジスタ特性の劣化を回避すること
を目的とし。

１Ｇ−ＦＥＴの構造を、−導電型の半導体基板と、該半
導体基板上に形成したＳｉＣ＠から戒るゲート電極と、
該ゲート電極と半導体基板との間に介在する絶縁層と、
該ゲート電極の両側に表出する該半導体基板に反対導電
型の不純物を選択的に導入して形成されたソース領域お
よびドレイン領域とから成るように構成する。

〔産業上の利用分野〕

本発明は、絶縁ゲート型トランジスタ（ＩＧ−ＦＥＴ）
に係り、とくに、ゲート電極として、多結晶シリコンよ
り低抵抗の物質を用いて成るＩＧ−ＦＥＴに関する。

（従来の技術〕 半導体集積回路の高密度化にともなって、ゲート電極幅
が縮小されている。このために、ゲート電極の低抵抗化
が要求される。低抵抗ゲート電極を実現する方法として
、多結晶シリコン層上にシリサイド層を積層したポリサ
イドと呼ばれる二重構造のゲート電極が実用されている
。上記シリサイドとしては、タングステンシリサイド（
ＷＳｉｚ）。

モリブデンシリサイド（ＭｏＳｉｚ）、チタンシリサイ
ド（ＴｉＳｉｚ）等が用いられている。これらシリサイ
ドは、多結晶シリコンより低抵抗であるが、　ＳｉＯ□
等から成る絶縁層に対する付着性の点では多結晶シリコ
ンが優れているため、上記のような二重構造とするので
ある。

〔発明が解決しようとする課題］ 上記ポリサイド構造のゲート電極は、シリコン基板上に
多結晶シリコン層とシリサイド層を順次堆積し、これら
の層を１例えば臭化水・素（ＨＢｒ）ガスと塩素（ｃｈ
）ガスとの混合ガスをエツチング剤とするプラズマエツ
チングにより所定寸法のゲート電極に加工する。そして
、上記エツチングにおいて用いられたレジストやエツチ
ング反応生成物の残渣を除去するための湿式処理を行っ
たのち。

ソース・ドレイン領域形成のためのイオン注入や層間絶
縁層の形成等の工程が行われる。

上記湿式処理は、ゲート電極が形成されたシリコン基板
を７０’Ｃの硝酸溶液に浸漬するものであるが、この処
理において、ポリサイド層の金属成分が溶液中に微量溶
解し、シリコン基板表面に吸着する。このようにして吸
着した金属成分は、水洗等によっても除去されずに残り
、そののちに、シリコン基板が種々の熱処理工程を経る
間に、基板中をチャネル領域まで拡散する。このため、
好ましくない不純物準位を形成し、　ＩＧ−ＦＥＴの閾
値電圧（Ｖい）を所望の値より低くしてしまう等、トラ
ンジスタ特性に重大な影響を与える問題があった。

本発明は上記のようなポリサイド構造のゲート電極を用
いることに起因する問題を解決し、所望の特性を有する
ＩＧ−ＦＥＴを形成可能とすることを目的とする。

［課題を解決するための手段］ 上記目的は、−導電型の半導体基板と、該半導体基板上
に形成された炭化珪素（ＳｉＣ）層から成るゲート電極
と、該ゲート電極と半導体基板との間に介在する絶縁層
と、該ゲート電極の両側に表出する該半導体基板に選択
的に反対導電型の不純物を導入して形成されたソース領
域およびドレイン領域とを備えたことを特徴とする本発
明に係るＩＧＦＥＴによって達成される。

〔作　用〕

ＳｉＣは化学的に安定であり、はとんどの酸には侵され
ない。また、その比抵抗は多結晶シリコンより低い。し
かも、　ＳｉＯ□層等の絶縁層に対する付着性も優れて
いる。したがって、高密度集積回路のゲート電極として
好適な材料であり、ポリサイドのようなトランジスタ特
性にとって好ましくない不純物となる金属成分を生じる
おそれもない。

また、金や白金等の、化学的に安定かつ低抵抗である他
の材料に比べ低コストである長所を有する。

さらに、シリコンとの仕事関数差が大きく、闇値電圧（
νｔｈ）の大きなＩＧ−ＦＥＴを得ることができる。

［実施例］ 以下本発明の実施例を図面を参照して説明する。

第１図（ａ）に示すように１例えばｎ型のシリコン基板
ｌに５周知のＬＯＣＯ５法により分離絶縁層２を形成し
１分離絶縁層２から表出する素子領域におけるシリコン
基板１表面を熱酸化してゲート酸化膜３を形成する。

次いで、第１図（ｂ）に示すように、シリコン基板１表
面金体に、約１０００人の厚さを有するＳｉＣ膜４を形
成する。ＳｉＣ膜４の形成は１例えば、トリクロルシラ
ン（ＳｉＨＣｈ）とプロパン（Ｃ３ＨＩ）を原料ガスと
して１周知のＣＶＤ法により行えばよい。その形成条件
の例は、　５ｉＨＣｈとＣ，Ｈ６，および、キャリヤガ
スである水素（Ｈ２）の流量を、それぞれ、　７００Ｓ
ＣＣＭ４０ＳＣＣＭ、　７０００ＳＣＣＭ、基板温度を
１０００″Ｃ１全ガス圧を２００Ｐａとする。

次いで１周知のりソゲラフ技術を用いて、第１図（Ｃ）
に示すように、　ＳｉＣ膜４上に、ゲート電極に対応す
るレジストマスク５を形成し、レジストマスク５から表
出するＳｉＣ膜４に対して、三弗化窒素（ＮＦＩ）をエ
ツチングガスとするプラズマエツチングを施す。その結
果、第１図（ｄ）に示すように。

ＳｉＣｐから成るゲート電極４１が形成される。上記エ
ツチングにおいて、レジストマスク５から表出する領域
におけるゲート酸化膜３もエツチングされ、シリコン基
板１が表出する。

ここで、レジストマスク５を除去し、さらに従来と同様
に、硝酸水溶液を用いてシリコン基１の表面を処理する
。この処理においてＳｉＣ膜４は溶解せず、したがって
、シリコン基板１表面に不純物として吸着することがな
い。

次いで、シリコン基板Ｉの表出面を熱酸化して。

第１図（ｅ）に示すように、酸化膜３２を形成したのち
ゲート電極４１および分離絶縁層２をマスクとして。

素子領域におけるシリコン基板１に硼素（Ｂ）のような
Ｐ型不純物をイオン注入する。このようにしてｐ型のソ
ースおよびドレイン領域６が形成される。

次いで、再び弗酸溶液を用いて、酸化膜３２を除去する
。この処理においても、　ＳｉＣ膜から成るゲート電極
４１は溶解せず、シリコン基板１表面に不純物として吸
着することがない。

上記ののち、第１図（ｆ）に示すように、シリコン基板
１表面に３例えば周知のＰＳＧ　（ｔ！４珪酸ガラス）
から戒る層間絶縁層７を形成する。そして、ソースおよ
びドレイン領域６上の層間絶縁層７にコンタクトホール
７１を形成したのち、眉間絶縁層７上に、コンタクトホ
ール７１を通じてソースおよびドレイン領域６に接続さ
れる配線８を形成して本発明に係る半導体装置が完成す
る。

〔発明の効果〕

本発明によれば、ポリサイド構造を用いた場合における
ような処理溶液に溶解したポリサイド構成金属に起因す
る不純物によるトランジスタ特性の劣化が防止される。

また、ポリサイド構造のゲート電極とシリコン基板との
組合せに比べ、ＳｉＣゲート電極とシリコン基板の組合
せの方が仕事関数の差が大きく、　ＩＧ−ＦＥＴの閾値
電圧（Ｖｔｈ）が大きい。

その結果、闇値電圧（Ｖｔｈ）調整のためにゲート電極
直下の領域に対して行われる選択的イオン注入（チャネ
ルドープ）の工程を省略可能とする効果も得られる。

【図面の簡単な説明】

第１図は本発明の一実施例の工程における要部断面図で
ある。 図において。 １はシリコン基板、　　２は分離絶縁層３はゲート酸化
膜、　　４はＳｉＣ膜。 ５はレジストマスク。 ６はソースおよびドレイン領域。 ７は層間絶縁層、３２は酸化膜 ４１はゲート電極、７１はコンタクトホールである。 准 図

Claims (1)

1. 【特許請求の範囲】 一導電型の半導体基板と、 該半導体基板上に形成された炭化珪素層から成るゲート
   電極と、 該ゲート電極と半導体基板との間に介在する絶縁層と、 該ゲート電極の両側に表出する該半導体基板に選択的に
   反対導電型の不純物を導入して形成されたソース領域お
   よびドレイン領域 とを備えたことを特徴とする絶縁ゲート型電界効果トラ
   ンジスタ。