JPH11242659A - データ通信装置 - Google Patents

データ通信装置

Info

Publication number
JPH11242659A
JPH11242659A JP10042172A JP4217298A JPH11242659A JP H11242659 A JPH11242659 A JP H11242659A JP 10042172 A JP10042172 A JP 10042172A JP 4217298 A JP4217298 A JP 4217298A JP H11242659 A JPH11242659 A JP H11242659A
Authority
JP
Japan
Prior art keywords
storage device
numerical data
arithmetic
conversion
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10042172A
Other languages
English (en)
Inventor
Hideaki Murata
英明 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Heavy Industries Ltd
Original Assignee
Mitsubishi Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Heavy Industries Ltd filed Critical Mitsubishi Heavy Industries Ltd
Priority to JP10042172A priority Critical patent/JPH11242659A/ja
Publication of JPH11242659A publication Critical patent/JPH11242659A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】 【課題】本発明は、通信に要するデータ移動を減らする
ことにより、通信の所要時間を短縮することが出来るデ
ータ通信装置を提供することを目的とする。 【解決手段】演算装置11と記憶装置21と変換装置3
12と記憶装置412と変換装置313とと記憶装置4
13とからなる第1演算系と、演算装置12と記憶装置
22と変換装置321と記憶装置421と変換装置32
3と記憶装置423とからなる第2演算系と、演算装置
13と記憶装置23と変換装置331と記憶装置431
と変換装置332と記憶装置432とからなる第3演算
系と、通信装置500とからなり、通信装置500は、
記憶装置412と記憶装置413と記憶装置421と記
憶装置423と記憶装置431と記憶装置432から入
力し、記憶装置21と記憶装置22と記憶装置23に出
力することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、複数の演算装置が
通信装置で接続された並列計算機のデータ通信装置に関
する。
【0002】
【従来の技術】図4に、並列計算機における従来のデー
タ通信装置を示す。並列計算機は、複数の演算装置に演
算の負荷を分散させ、並列に演算を実行することで演算
終了までの所要時間を短縮し、高速演算を実行する。
【0003】演算装置11〜演算装置13は、扱うこと
のできる数値データのビット列表現形式が互いに異なり
得る。ある演算装置から他の演算装置に演算の負荷を分
散させるには、数値データをデータ通信装置により受け
渡す必要がある。
【0004】対象となる数値データは、まず送信元の記
憶装置21〜記憶装置23に、各々の表現形式で保存さ
れる。次に、変換装置31〜変換装置33により共通表
現形式に変換され、記憶装置41〜記憶装置43に保存
される。
【0005】更に、通信装置50により受信先の演算装
置に最も近い記憶装置41〜記憶装置43のいずれかに
複写される。複写された数値データは、変換装置31〜
変換装置33により変換され、受信先の演算装置が扱え
る表現形式となって、記憶装置21〜記憶装置23に保
存される。最後に、これを受信先の演算装置が取り出
し、分散された演算を開始する。
【0006】
【発明が解決しようとする課題】しかし、従来の技術に
は、次のような問題がある。 (1)図4の構成では、数値データの受け渡しのため
に、記憶装置間のデータ移動が、変換で2回、通信装置
複写で1回の、計3回が必要となる。 (2)従って、データ通信量が大きい場合には、3回の
データ移動に要する時間が、負荷の分散による時間短縮
の効果を相殺し、高速処理を実現できないという問題が
あった。 本発明は、これらの問題を解決することができる装置を
提供することを目的とする。
【0007】
【課題を解決するための手段】(第1の手段)本発明に
係るデータ通信装置は、(A)演算装置11と記憶装置
21と変換装置312と記憶装置412と変換装置31
3とと記憶装置413とからなる第1演算系と、演算装
置12と記憶装置22と変換装置321と記憶装置42
1と変換装置323と記憶装置423とからなる第2演
算系と、演算装置13と記憶装置23と変換装置331
と記憶装置431と変換装置332と記憶装置432と
からなる第3演算系と、通信装置500とからなり、
(B)第1演算系の演算装置11は、演算装置11で扱
える表現形式の数値データを記憶装置21へ保存し、か
つ記憶装置21から取り出すことができ、変換装置31
2は、記憶装置21から入力した数値データを記憶装置
412に出力し、変換装置313は、記憶装置21から
入力した数値データを記憶装置413に出力し、(C)
第2演算系の演算装置12は、演算装置12で扱える表
現形式の数値データを記憶装置22へ保存し、かつ記憶
装置22から取り出すことができ、変換装置321は、
記憶装置22から入力した数値データを記憶装置421
に出力し、変換装置323は、記憶装置22から入力し
た数値データを記憶装置423に出力し、(D)第3演
算系の演算装置13は、演算装置13で扱える表現形式
の数値データを記憶装置23へ保存し、かつ記憶装置2
3から取り出すことができ、変換装置331は、記憶装
置23から入力した数値データを記憶装置431に出力
し、変換装置332は、記憶装置23から入力した数値
データを記憶装置432に出力し、(E)通信装置50
0は、記憶装置412から数値データを取り出し複写し
て記憶装置22へ保存することが出来、記憶装置413
から数値データを取り出し複写して記憶装置23へ保存
することが出来、記憶装置421から数値データを取り
出し複写して記憶装置21へ保存することが出来、記憶
装置423から数値データを取り出し複写して記憶装置
23へ保存することが出来、記憶装置431から数値デ
ータを取り出し複写して記憶装置21へ保存することが
出来、記憶装置432から数値データを取り出し複写し
て記憶装置22へ保存することが出来ることを特徴とす
る。
【0008】
【発明の実施の形態】本発明の実施の形態を図1〜図3
に示す。図1は本発明装置の1実施例の全体構成図、図
2は図1の装置の演算装置11から演算装置12へのデ
ータ通信の説明図、図3は図1の装置の演算装置11か
ら演算装置13へのデータ通信の説明図である。 (演算装置が3台の場合)図1は、演算装置が3台の場
合についての、本発明装置の1実施例の構成を示す。 (a)第1演算系 演算装置11は、記憶装置21と接続し、演算装置11
で扱える表現形式の数値データを記憶装置21へ保存
し、かつ記憶装置21から取り出すことができる。
【0009】変換装置312は、記憶装置21から入力
し記憶装置412に出力する。変換装置313は、記憶
装置21から入力し記憶装置413に出力する。そし
て、変換装置312は、記憶装置21から演算装置11
で扱える表現形式の数値データを取り出して、これを演
算装置12で扱える表現形式の数値データに変換して記
憶装置412に保存することが出来る。
【0010】同様に、変換装置313は、記憶装置21
から演算装置11で扱える表現形式の数値データを取り
出して、これを演算装置13で扱える表現形式の数値デ
ータに変換して記憶装置413に保存することが出来
る。 (b)第2演算系 演算装置12は、記憶装置22と接続し、演算装置12
で扱える表現形式の数値データを記憶装置22へ保存
し、かつ記憶装置22から取り出すことができる。
【0011】変換装置321は、記憶装置22から入力
し記憶装置421に出力する。変換装置323は、記憶
装置22から入力し記憶装置423に出力する。そし
て、変換装置321は、記憶装置22から演算装置12
で扱える表現形式の数値データを取り出して、これを演
算装置11で扱える表現形式の数値データに変換して記
憶装置421に保存することが出来る。
【0012】同様に、変換装置323は、記憶装置22
から演算装置12で扱える表現形式の数値データを取り
出して、これを演算装置13で扱える表現形式の数値デ
ータに変換して記憶装置423に保存することが出来
る。 (c)第3演算系 演算装置13は、記憶装置23と接続し、演算装置13
で扱える表現形式の数値データを記憶装置23へ保存
し、かつ記憶装置23から取り出すことができる。
【0013】変換装置331は、記憶装置23から入力
し記憶装置431に出力する。変換装置332は、記憶
装置23から入力し記憶装置432に出力する。そし
て、変換装置331は、記憶装置23から演算装置13
で扱える表現形式の数値データを取り出して、これを演
算装置11で扱える表現形式の数値データに変換して記
憶装置431に保存することが出来る。
【0014】同様に、変換装置332は、記憶装置23
から演算装置13で扱える表現形式の数値データを取り
出して、これを演算装置12で扱える表現形式の数値デ
ータに変換して記憶装置423に保存することが出来
る。 (d)通信装置 通信装置500は、記憶装置412と記憶装置413と
記憶装置421と記憶装置423と記憶装置431と記
憶装置432から入力し、記憶装置21と記憶装置22
と記憶装置23に出力する。
【0015】そして、記憶装置412から数値データを
取り出し複写して記憶装置22へ保存することが出来、
記憶装置413から数値データを取り出し複写して記憶
装置23へ保存することが出来、記憶装置421から数
値データを取り出し複写して記憶装置21へ保存するこ
とが出来、記憶装置423から数値データを取り出し複
写して記憶装置23へ保存することが出来、記憶装置4
31から数値データを取り出し複写して記憶装置21へ
保存することが出来、記憶装置432から数値データを
取り出し複写して記憶装置22へ保存することが出来
る。
【0016】図2は図1の装置の演算装置11から演算
装置12へのデータ通信の説明図である。演算装置11
は、演算装置12に演算の負荷を分散させるために、次
のようにして数値データを受け渡す。
【0017】まず、記憶装置21に、演算装置11で扱
える表現形式で、対象となる数値データを保存する。次
に、変換装置312が、記憶装置21から数値データを
取り出し、これを演算装置12で扱える表現形式の数値
データに変換して記憶装置412に保存する。
【0018】通信装置500は、記憶装置412からこ
の数値データを取り出し、そのまま複写して記憶装置2
2に保存する。このとき記憶装置22の数値データは演
算装置12で扱える表現形式になっているため、直ちに
演算装置12は、これを取り出し演算に利用することが
出来る。
【0019】このとき、演算装置11から演算装置12
への数値データの受け渡しのための記憶装置間のデータ
移動は、変換に1回、通信装置複写に1回の計2回とな
り、従来のデータ通信装置に比べ、変換が1回分だけへ
り、通信所要時間が短縮される。従って負荷の分散によ
る時間短縮の効果が大きくなり、高速処理を実現するこ
とが出来る。
【0020】図3は図1の装置の演算装置11から演算
装置13へのデータ通信の説明図である。演算装置11
は、演算装置13に演算の負荷の分散をさせるために、
次のようにして数値データを受け渡す。
【0021】まず、記憶装置21に、演算装置11で扱
える表現形式で、対象となる数値データを保存する。次
に、変換装置313が、記憶装置21から数値データを
取り出し、これを演算装置13で扱える表現形式の数値
データに変換して記憶装置412に保存する。
【0022】通信装置500は、記憶装置413からこ
の数値データを取り出し、そのまま複写して記憶装置2
3に保存する。このとき記憶装置23の数値データは演
算装置13で扱える表現形式になっているため、直ちに
演算装置13は、これを取り出し演算に利用することが
出来る。
【0023】同様にして、演算装置12から演算装置1
1へ、演算装置12から演算装置13へ、演算装置13
から演算装置11へ、演算装置13から演算装置12へ
も、それぞれの数値データの受け渡しを行うことができ
る。
【0024】いずれの場合も、記憶装置間のデータ移動
は、変換に1回、通信装置複写に1回の計2回となり、
従来のデータ通信装置に比べ、変換が1回分だけへり、
通信所要時間が短縮される。従って負荷の分散による時
間短縮の効果が大きくなり、高速処理を実現することが
出来る。 (演算装置がN台の場合)演算装置がN台の場合も、前
記演算装置が3台の場合と同様の考え方により、各変換
装置がそれぞれ、通信相手のデータ表現形式に直接変換
できる構成とすることにより、通信に要するデータ移動
を減らすることが出来る(図示省略)。
【0025】すなわち、演算装置がN台の場合には、第
1演算系〜第N演算系を設け、第1演算系〜第N演算系
は次のように構成する。 (a)第1演算系 第1演算系には、第1演算装置の数値データを保存する
第1記憶装置を設けると共に、第1記憶装置からの信号
を入力するN台の変換装置と、前記変換装置からの信号
を入力する記憶装置をそれぞれ設置し、 (b)第2演算系 第2演算系には、第2演算装置の数値データを保存する
第2記憶装置を設けると共に、第2記憶装置からの信号
を入力するN台の変換装置と、前記変換装置からの信号
を入力する記憶装置をそれぞれ設置し、・・・・・・・
・・・・・・・・・・・ (n)第N演算系 第N演算系には、第N演算装置の数値データを保存する
第N記憶装置を設けると共に、第N記憶装置からの信号
を入力するN台の変換装置と、前記変換装置からの信号
を入力する記憶装置をそれぞれ設置し、 (l)通信装置 通信装置600を設置する。
【0026】通信装置600は、前記変換装置からの信
号を入力する各記憶装置からの信号を入力して、第1演
算装置〜第N演算装置に出力する。そして、第1演算装
置から第2演算装置へ、第1演算装置から第3演算装置
へ、・・・・・・・第1演算装置から第N演算装置へ、
・・・・・・・第N演算装置から第1演算装置へ、第N
演算装置から第2演算装置へ、・・・・・・・第N演算
装置から第N−1演算装置へ、それぞれの数値データの
受け渡しを行うことができるようにする。
【0027】いずれの場合も、記憶装置間のデータ移動
は、変換に1回、通信装置複写に1回の計2回となり、
従来のデータ通信装置に比べ、変換が1回分だけへり、
通信所要時間が短縮される。従って負荷の分散による時
間短縮の効果が大きくなり、高速処理を実現することが
出来る。
【0028】
【発明の効果】本発明は前述のように構成されているの
で、以下に記載するような効果を奏する。 (1)従来では、各演算装置間で数値データの受け渡す
際に、いったん共通形式に必ず変換しなければならな
い。
【0029】これに対して、本発明装置では、各演算装
置がそれぞれ、通信相手のデータ表現形式に直接変換で
きる構成としているため、通信に要するデータ移動を減
らすることが出来る。 (2)そのため、通信の所要時間を短縮することが出来
る。
【図面の簡単な説明】
【図1】本発明装置の1実施例の全体構成図。
【図2】図1の装置の演算装置11から演算装置12へ
のデータ通信の説明図。
【図3】図1の装置の演算装置11から演算装置13へ
のデータ通信の説明図。
【図4】並列計算機における従来のデータ通信装置を示
す図。
【符号の説明】
11…第1演算装置 12…第2演算装置 13…第3演算装置 21…第1記憶装置 22…第2記憶装置 23…第3記憶装置 31…第1変換装置 32…第2変換装置 33…第3変換装置 41…第1記憶装置 42…第2記憶装置 43…第3記憶装置 50…通信装置 312…第12変換装置 313…第13変換装置 321…第21変換装置 323…第23変換装置 331…第31変換装置 332…第32変換装置 412…第12記憶装置 413…第13記憶装置 421…第21記憶装置 423…第23記憶装置 431…第31記憶装置 432…第32記憶装置 500…通信装置 600…通信装置

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】(A)第1演算装置と第1記憶装置と第1
    2変換装置と第12記憶装置と第13変換装置とと第1
    3記憶装置とからなる第1演算系と、 第2演算装置と第2記憶装置と第21変換装置と第21
    記憶装置と第23変換装置と第23記憶装置とからなる
    第2演算系と、 第3演算装置と第3記憶装置と第31変換装置と第31
    記憶装置と第32変換装置と第32記憶装置とからなる
    第3演算系と、 通信装置とからなり、(B)前記第1演算装置は、第1
    演算装置で扱える表現形式の数値データを第1記憶装置
    へ保存し、かつ第1記憶装置から取り出すことができ、 前記第12変換装置は、第1記憶装置から入力した数値
    データを第12記憶装置に出力し、 前記第13変換装置は、第1記憶装置から入力した数値
    データを第13記憶装置に出力し、(C)前記第2演算
    装置は、第2演算装置で扱える表現形式の数値データを
    第2記憶装置へ保存し、かつ第2記憶装置から取り出す
    ことができ、 前記第21変換装置321は、記憶装置22から入力し
    た数値データを第21記憶装置に出力し、 前記第23変換装置は、第2記憶装置から入力した数値
    データを第23記憶装置に出力し、(D)前記第3演算
    装置は、第3演算装置で扱える表現形式の数値データを
    第3記憶装置へ保存し、かつ第3記憶装置から取り出す
    ことができ、 前記第31変換装置は、第3記憶装置から入力した数値
    データを第31記憶装置に出力し、 前記第32変換装置は、第3記憶装置から入力した数値
    データを第32記憶装置に出力し、 (E)前記通信装置は、第12記憶装置から数値データ
    を取り出し複写して第2記憶装置へ保存することが出
    来、 第13記憶装置から数値データを取り出し複写して第3
    記憶装置へ保存することが出来、 第21記憶装置から数値データを取り出し複写して第1
    記憶装置へ保存することが出来、 第23記憶装置から数値データを取り出し複写して第3
    記憶装置へ保存することが出来、 第31記憶装置から数値データを取り出し複写して第2
    記憶装置へ保存することが出来、 第32記憶装置から数値データを取り出し複写して第2
    記憶装置へ保存することが出来ることを特徴とするデー
    タ通信装置。
JP10042172A 1998-02-24 1998-02-24 データ通信装置 Withdrawn JPH11242659A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10042172A JPH11242659A (ja) 1998-02-24 1998-02-24 データ通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10042172A JPH11242659A (ja) 1998-02-24 1998-02-24 データ通信装置

Publications (1)

Publication Number Publication Date
JPH11242659A true JPH11242659A (ja) 1999-09-07

Family

ID=12628563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10042172A Withdrawn JPH11242659A (ja) 1998-02-24 1998-02-24 データ通信装置

Country Status (1)

Country Link
JP (1) JPH11242659A (ja)

Similar Documents

Publication Publication Date Title
JPH0760423B2 (ja) データ転送方式
WO2023195658A1 (ko) 트랜스포머 기반 언어 서비스 가속화를 위한 저비용 다중 fpga 가속 시스템
EP2199919B1 (en) Method for processing data using triple buffering
JPH11242659A (ja) データ通信装置
JP2579696B2 (ja) バッファ制御装置
GB2225138A (en) Knowledge processing system
Midttun et al. A multi-parameter CAMAC compatible ADC scanner
JP2895892B2 (ja) データ処理装置
JPH07325789A (ja) 並列処理装置
JPS61221934A (ja) デ−タ処理装置
JP3202769B2 (ja) バーストリード処理装置
JPS61230429A (ja) 不要ビツト削除回路
JPS5829032A (ja) デ−タ転送方式
JPS6145343A (ja) スワツプ制御方式
JPH0397374A (ja) 離散コサイン変換・スカラ量子化変換回路
JPH01161561A (ja) バス変換装置
WO2022131397A1 (ko) Cnn-rnn 아키텍처 전환형 연산 가속장치 설계 방법
JPS61148562A (ja) 情報処理装置におけるデ−タの移送方式
JPS63118966A (ja) デ−タ転送制御装置
JPH0460831A (ja) データ処理装置
JPH03100855A (ja) 情報収集方式
JPH0277937A (ja) データ転送装置および方法
JPH01113848A (ja) メモリアクセス制御方式
JPH0397340A (ja) データバス幅変換回路
JPS58189719A (ja) デ−タ転送制御方式

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050510