JPH11243145A - 集積回路に導電層を形成する方法及び半導体集積回路 - Google Patents

集積回路に導電層を形成する方法及び半導体集積回路

Info

Publication number
JPH11243145A
JPH11243145A JP10363411A JP36341198A JPH11243145A JP H11243145 A JPH11243145 A JP H11243145A JP 10363411 A JP10363411 A JP 10363411A JP 36341198 A JP36341198 A JP 36341198A JP H11243145 A JPH11243145 A JP H11243145A
Authority
JP
Japan
Prior art keywords
conductive
integrated circuit
conductive paths
forming
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10363411A
Other languages
English (en)
Inventor
Keith J Brankner
ジェイ．ブランクナー ケイス
Kenneth D Brennan
ディ．ブレナン ケネス
Y Shaw Sonia
ワイ．ショー ソニヤ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH11243145A publication Critical patent/JPH11243145A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/495—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/072—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/46—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

(57)【要約】 【課題】 大規模集積回路内の漏話を減らし速度を上げ
るため、導電路の間の誘電率を減少させる方法を開示す
る。 【解決手段】 集積回路の導電路（１１）の間に空洞
（１９）を設けて空気を閉じ込めて、導電路（１１）の
間の誘電率を減少させる。導電路（１１）を形成した後
で、導電路（１１）の間と上にエッチング可能な充填材
料（１４）を形成する。充填材料（１４）の上に酸化物
キャップ（１５）を形成する。充填材料（１４）と酸化
物キャップ（１５）を貫通して導電プラグ（１６）を形
成する。導電プラグ（１６）と酸化物キャップ（１５）
の上をホトレジスト層（１８）で覆ってパターン化し、
酸化物キャップを貫通して「ピンホール」を作り、これ
により露出された充填材料をエッチングして除去する。
「ピンホール」に別の酸化物キャップ材料（２０）を詰
めて、導電プラグ（１６）が露出した表面を酸化物キャ
ップの上に形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は一般に集積回路に
関するもので、より詳しく述べると、回路内の素子を電
気的に相互接続する導電金属片に関する。一般に、これ
らの金属片は一般に金属層と呼ばれる層になっている。
集積回路は複数の金属層を備えてよい。
【０００２】
【従来の技術】集積回路の規模が大きくなるに従って、
集積回路内の素子を電気的に結合する導電片の間の距離
は必然的に減少する。導電路の間の距離が減少すると導
電路間の漏話が増え、静電容量が増える。漏話が増える
と導電路で送信される信号の完全性はそれだけ失われ、
また静電容量が増えると導電路で送信される信号の速度
はそれだけ低下する。これまで、導電路の間の誘電率を
減少させる研究が行なわれてきた。誘電率を減少させる
と漏話も静電容量も減少し、したがって集積回路の性能
は向上する。集積回路技術に適した材料の誘電率を減少
させてしかも集積回路の性能を向上させる技術が必要で
ある。
【０００３】したがって、金属層の導電片の間の材料の
誘電率を減少させる技術が必要になった。
【０００４】
【課題を解決するための手段】この発明では、集積回路
の製造に用いられる材料より誘電率が低い気体（一般に
空気）を金属層の導電片の間の領域に入れることにより
上述の特徴を実現する。金属層材料の導電片を形成した
後で、金属層材料と露出された誘電体材料（金属層の導
電片をその上に形成する）の上を薄い保護誘電体薄膜で
覆う。残りの金属層材料と露出された誘電体層の上に充
填層材料と酸化物キャップ材料を形成する。充填材料と
酸化物キャップ材料の中にビア（vias）を形成する。こ
の発明のこれらの特徴は、図面を参照して以下の説明を
読めば理解できる。
【０００５】
【発明の実施の形態】
【実施例】図１−図９は、半導体集積回路の導電路の間
にエアギャップを設ける方法を示す。図１で、ポリ金属
誘電体層１０の上に導電層（すなわち、金属ｎ層）１１
を形成する。図２で、導電材料層をエッチングして、エ
アギャップ１２で分離された導電路（すなわち相互接続
路）１１を形成する。図３で、導電路１１とポリ金属誘
電体１０の露出部の上に誘電体膜（例えば酸化物材料）
１３の薄い（約３００Å）層を堆積させる。図４で、通
常の層間誘電体材料ではなく、例えばＣｌ2等方エッチ
ングにより除去できるように選択された充填材料１４を
導電材料パターンにかぶせる。充填材料１４の上を酸化
物キャップ材料１５で覆う。
【０００６】図５で、酸化物キャップ材料１５と充填材
料１４をエッチしてビア（vias）１６を作る。露出表面
を（窒化チタン／チタンの）プラグライナ１７で覆う。
図６で、ビア１６に導電プラグ材料（例えばタングステ
ン）を充填して導電プラグ１６’を作る。図７で、酸化
物層１７と露出されたプラグ１６’の上にホトレジスト
層１８を形成する。次にホトレジスト層１８をパターン
化して導電プラグ１６’を保護し、プラグライナ１７と
酸化物キャップ材料１５をエッチングして「ピンホー
ル」を作り、充填材料１４を露出させる。図８で、充填
材料１４の大きな領域をエッチングにより除去して空洞
１９を作る。次にホトレジスト材料１８を除去し、酸化
物キャップ内の「ピンホール」を別の酸化物材料２０で
ふさぐ。図９で、酸化物材料２０と酸化物キャップ１５
に化学的/機械的処理を行なって導電プラグ１６’を露
出させる。これで集積回路に次の処理を行なうことがで
きる。
【０００７】上に述べた手続きは、導電路の間の（特に
相互接続層の平行な導電路の間の）空間内に大量の気体
（例えば空気）を封入する方法である。導電路の間の気
体により誘電率は低くなり、したがって寄生静電容量は
小さくなり、導電路を流れる信号電流の間の漏話は減少
する。「ダミーの」導電路および/または「ダミーの」
導電プラグを追加すれば、支持構造を増やしたり、熱導
電を向上させたりすることができる。
【０００８】この発明を特定の実施の形態に関連して説
明したが、当業者が理解するように、この発明から逸れ
ずに好ましい実施の形態の要素を変更し代替することが
可能である。更に、この発明の重要な教示から逸れず
に、特定の状態や材料をこの発明の教示に適応させるこ
とができる。
【０００９】上の説明から明らかなように、この発明の
態様は例示した特定の詳細に限られるものではない。し
たがって当業者は他の修正や応用を考えることができ
る。特許請求の範囲はこの発明の精神と範囲から逸れな
い全ての修正や応用を含むものである。
【００１０】以上の説明に関して更に以下の項を開示す
る。 （１） 集積回路内に少なくとも２つの導電路を含む導
電層を作る方法であって、前記導電路を形成し、前記導
電路の間と上にエッチング可能な材料の層を形成し、前
記導電路の上と間に除去可能な充填材料を形成し、前記
充填材料の上に酸化物層を形成し、前記充填材料と前記
酸化物層の中に、前記導電路と電気的に接触する導電プ
ラグを形成し、前記除去可能な充填材料への入り口にな
るように前記酸化物層内に開口を形成し、前記充填材料
の少なくとも一部を除去する、ステップを含む、集積回
路内に導電層を作る方法。
【００１１】（２） 前記導電プラグと前記酸化物層の
上に、前記酸化物層内の前記開口に充填する第２酸化物
層を堆積させるステップを更に含む、第１項に記載の集
積回路内に導電層を作る方法。 （３） 前記酸化物と前記第２酸化物層の上に表面を形
成するステップを更に含む、第２項に記載の集積回路内
に導電層を作る方法。 （４） 前記除去可能な充填材料はエッチング可能な材
料である、第１項に記載の集積回路内に導電層を作る方
法。
【００１２】（５） 半導体集積回路であって、複数の
能動半導体素子と、複数の平行な導電路を含む層、を備
え、２つの隣接する導電路はその間に囲まれた空洞を有
する、半導体集積回路。 （６） 前記囲まれた空洞は第１項に記載の方法で作ら
れる、第５項に記載の半導体集積回路。
【００１３】（７） 半導体回路内の導電路の間に空洞
を形成する方法であって、導電路の間と上の空間に除去
可能な充填材料を充填し、前記除去可能な充填材料の上
に被覆層を形成し、前記充填材料内にビアを形成し、前
記被覆層内に開口を作り、前記開口を通して充填材料を
除去し、前記開口に充填する、ステップを含む、空洞を
形成する方法。
【００１４】（８） 前記開口に充填するステップは第
２被覆層で覆うステップを含む、第７項に記載の空洞を
形成する方法。 （９） 前記被覆層を機械的に支持するダミーのビアを
作るステップを更に含む、第７項に記載の空洞を形成す
る方法。 （１０） 充填されて前記ビアになる井戸の表面上にラ
イナ層を形成するステップを更に含む、第７項に記載の
空洞を形成する方法。
【００１５】（１１） 半導体集積回路の導電路１１の
間に空洞１９を設ける方法を開示する。これらの空洞１
９の内部に空気または気体を閉じ込めて、２つの導電路
１１の間の誘電率を減少させる。導電路１１を形成した
後で、導電路１１の間と上にエッチング可能な充填材料
１４を形成する。充填材料１４の上に酸化物キャップ１
５を形成する。充填材料１４と酸化物キャップ１５を貫
通して導電路１１に電気的に結合する導電プラグ１６を
形成する。導電プラグ１６と酸化物キャップ１５の上を
ホトレジスト層１８で覆う。ホトレジスト層１８をパタ
ーン化することにより、導電プラグ１６の間の酸化物キ
ャップ１５にアクセスすることができる。酸化物キャッ
プを貫通して「ピンホール」を作り、この「ピンホー
ル」により露出された充填材料をエッチングして除去す
る。「ピンホール」に別の酸化物キャップ材料２０を詰
めて、導電プラグ１６が露出した表面を酸化物キャップ
の上に形成する。この構造を用いれば更に次の処理を行
なうことができる。
【図面の簡単な説明】
【図１】この発明の、集積回路内の導体の間にエアギャ
ップを作る工程の一部の略図。
【図２】この発明の、集積回路内の導体の間にエアギャ
ップを作る工程の一部の略図。
【図３】この発明の、集積回路内の導体の間にエアギャ
ップを作る工程の一部の略図。
【図４】この発明の、集積回路内の導体の間にエアギャ
ップを作る工程の一部の略図。
【図５】この発明の、集積回路内の導体の間にエアギャ
ップを作る工程の一部の略図。
【図６】この発明の、集積回路内の導体の間にエアギャ
ップを作る工程の一部の略図。
【図７】この発明の、集積回路内の導体の間にエアギャ
ップを作る工程の一部の略図。
【図８】この発明の、集積回路内の導体の間にエアギャ
ップを作る工程の一部の略図。
【図９】この発明の、集積回路内の導体の間にエアギャ
ップを作る工程の一部の略図。
【符号の説明】
１１ 導電路 １４ 充填材料 １５ 酸化物 １６ 導電プラグ １８ ホトレジスト １９ 空洞 ２０ 酸化物
フロントページの続き (72)発明者 ソニヤ ワイ．ショー アメリカ合衆国 テキサス州キャロルト ン，ジャネット ウェイ 1509

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 集積回路内に少なくとも２つの導電路を
    含む導電層を形成する方法であって、 前記導電路を形成し、 前記導電路の間と上にエッチング可能な材料の層を形成
    し、 前記導電路の上と間に除去可能な充填材料を形成し、 前記充填材料の上に酸化物層を形成し、 前記充填材料と前記酸化物層の中に、前記導電路と電気
    的に接触する導電プラグを形成し、 前記除去可能な充填材料への入り口になるように前記酸
    化物層内に開口を形成し、 前記充填材料の少なくとも一部を除去する、ステップを
    含む、集積回路内に導電層を形成する方法。
  2. 【請求項２】 半導体集積回路であって、 複数の能動半導体素子と、 複数の平行な導電路を含む層、を備え、２つの隣接する
    導電路はその間に囲まれた空洞を有する、集積半導体回
    路。
JP10363411A 1997-12-19 1998-12-21 集積回路に導電層を形成する方法及び半導体集積回路 Pending JPH11243145A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US6819197P 1997-12-19 1997-12-19
US068191 1997-12-19

Publications (1)

Publication Number Publication Date
JPH11243145A true JPH11243145A (ja) 1999-09-07

Family

ID=22081002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10363411A Pending JPH11243145A (ja) 1997-12-19 1998-12-21 集積回路に導電層を形成する方法及び半導体集積回路

Country Status (3)

Country Link
US (1) US6465339B2 (ja)
EP (1) EP0924760A3 (ja)
JP (1) JPH11243145A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6790761B2 (en) 2002-03-07 2004-09-14 Oki Electric Industry Co., Ltd. Method of fabricating a semiconductor device
US6995472B2 (en) 2003-07-28 2006-02-07 Kabushiki Kaisha Toshiba Insulating tube
WO2019138924A1 (ja) * 2018-01-11 2019-07-18 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法、並びに電子機器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6951806B1 (en) * 1999-11-30 2005-10-04 Sun Microsystems, Inc. Metal region for reduction of capacitive coupling between signal lines
DE10109778A1 (de) * 2001-03-01 2002-09-19 Infineon Technologies Ag Hohlraumstruktur und Verfahren zum Herstellen einer Hohlraumstruktur
US6908829B2 (en) * 2002-03-11 2005-06-21 Intel Corporation Method of forming an air gap intermetal layer dielectric (ILD) by utilizing a dielectric material to bridge underlying metal lines
US7361991B2 (en) * 2003-09-19 2008-04-22 International Business Machines Corporation Closed air gap interconnect structure
US7285474B2 (en) * 2004-09-16 2007-10-23 International Business Machines Corporation Air-gap insulated interconnections
KR100822615B1 (ko) * 2006-10-31 2008-04-17 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법
DE102009010845B4 (de) * 2009-02-27 2016-10-13 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten und wieder aufgefüllten Luftspaltausschließungszonen

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0393635B1 (en) 1989-04-21 1997-09-03 Nec Corporation Semiconductor device having multi-level wirings
JPH03196662A (ja) * 1989-12-26 1991-08-28 Nec Corp 半導体集積回路の配線構造およびその製造方法
JPH0722583A (ja) * 1992-12-15 1995-01-24 Internatl Business Mach Corp <Ibm> 多層回路装置
US5461003A (en) 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US5407860A (en) * 1994-05-27 1995-04-18 Texas Instruments Incorporated Method of forming air gap dielectric spaces between semiconductor leads
US5750415A (en) * 1994-05-27 1998-05-12 Texas Instruments Incorporated Low dielectric constant layers via immiscible sol-gel processing
US5413962A (en) * 1994-07-15 1995-05-09 United Microelectronics Corporation Multi-level conductor process in VLSI fabrication utilizing an air bridge
US5625232A (en) * 1994-07-15 1997-04-29 Texas Instruments Incorporated Reliability of metal leads in high speed LSI semiconductors using dummy vias
DE4441898C1 (de) * 1994-11-24 1996-04-04 Siemens Ag Verfahren zur Herstellung eines Halbleiterbauelementes
JP2809131B2 (ja) * 1995-05-11 1998-10-08 日本電気株式会社 半導体装置の製造方法
US5900668A (en) * 1995-11-30 1999-05-04 Advanced Micro Devices, Inc. Low capacitance interconnection
US5908318A (en) * 1995-12-08 1999-06-01 Advanced Micro Devices, Inc. Method of forming low capacitance interconnect structures on semiconductor substrates
US5869880A (en) * 1995-12-29 1999-02-09 International Business Machines Corporation Structure and fabrication method for stackable, air-gap-containing low epsilon dielectric layers
US5994776A (en) * 1996-01-11 1999-11-30 Advanced Micro Devices, Inc. Interlevel dielectric with multiple air gaps between conductive lines of an integrated circuit
US6057224A (en) 1996-03-29 2000-05-02 Vlsi Technology, Inc. Methods for making semiconductor devices having air dielectric interconnect structures
US5741741A (en) * 1996-05-23 1998-04-21 Vanguard International Semiconductor Corporation Method for making planar metal interconnections and metal plugs on semiconductor substrates
US5827782A (en) * 1996-06-03 1998-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple etch method for optimizing Inter-Metal Dielectric (IMD) spacer layer profile
US5863832A (en) * 1996-06-28 1999-01-26 Intel Corporation Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
JPH10125782A (ja) * 1996-10-15 1998-05-15 Sony Corp 半導体装置の製造方法
KR100243272B1 (ko) * 1996-12-20 2000-03-02 윤종용 반도체 소자의 콘택 플러그 형성방법
US5880026A (en) * 1996-12-23 1999-03-09 Texas Instruments Incorporated Method for air gap formation by plasma treatment of aluminum interconnects
JP3129284B2 (ja) * 1998-05-08 2001-01-29 日本電気株式会社 半導集積回路装置の製造方法
US6077770A (en) * 1998-10-30 2000-06-20 United Microelectronics Corp. Damascene manufacturing process capable of forming borderless via

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6790761B2 (en) 2002-03-07 2004-09-14 Oki Electric Industry Co., Ltd. Method of fabricating a semiconductor device
US6995472B2 (en) 2003-07-28 2006-02-07 Kabushiki Kaisha Toshiba Insulating tube
US7282437B2 (en) 2003-07-28 2007-10-16 Kabushiki Kaisha Toshiba Insulating tube, semiconductor device employing the tube, and method of manufacturing the same
US7345352B2 (en) 2003-07-28 2008-03-18 Kabushiki Kaisha Toshiba Insulating tube, semiconductor device employing the tube, and method of manufacturing the same
WO2019138924A1 (ja) * 2018-01-11 2019-07-18 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法、並びに電子機器
JPWO2019138924A1 (ja) * 2018-01-11 2021-01-07 ソニーセミコンダクタソリューションズ株式会社 半導体装置およびその製造方法、並びに電子機器
US11264272B2 (en) 2018-01-11 2022-03-01 Sony Semiconductor Solutions Corporation Semiconductor device and method for manufacturing the same, and electronic apparatus
US11990366B2 (en) 2018-01-11 2024-05-21 Sony Semiconductor Solutions Corporation Semiconductor device and method for manufacturing the same, and electronic apparatus

Also Published As

Publication number Publication date
US6465339B2 (en) 2002-10-15
EP0924760A3 (en) 2001-05-16
EP0924760A2 (en) 1999-06-23
US20020048933A1 (en) 2002-04-25

Similar Documents

Publication Publication Date Title
US6730931B2 (en) Integrated circuit feature layout for improved chemical mechanical polishing
US7273804B2 (en) Internally reinforced bond pads
US6001719A (en) Methods of forming metal silicide layers having insulator-filled recesses therein
KR20030047577A (ko) 반도체 집적 회로의 배선 캐패시턴스 추출 방법 및 이를기록한 기록 매체
JPH11243145A (ja) 集積回路に導電層を形成する方法及び半導体集積回路
KR100355084B1 (ko) 반도체 장치 및 이의 제조방법
JP3296324B2 (ja) 半導体メモリ装置の製造方法
JP4703807B2 (ja) 半導体装置及びその製造方法
US5924006A (en) Trench surrounded metal pattern
US6413847B1 (en) Method of forming dummy metal pattern
JPH10289950A (ja) 半導体装置の製造方法及び半導体装置
JP2893771B2 (ja) 半導体装置
JP3247600B2 (ja) パターン発生方法
US6331732B1 (en) Via structure in an integrated circuit utilizing a high conductivity metal interconnect and a method for manufacturing same
JP3433309B2 (ja) Ｄｒａｍ素子の製造方法
TW531875B (en) SOI structure and method of producing same
JP2747025B2 (ja) 半導体装置の製造方法
JP2001237245A (ja) 半導体装置の製造方法
US6716715B2 (en) Dram bit lines
JPH0917860A (ja) 半導体素子における配線構造とその製造方法
JPH0653326A (ja) 半導体装置の製造方法
JP2618479B2 (ja) 半導体素子の製造方法
JP2900477B2 (ja) 半導体装置の製造方法
CN119905402A (zh) 金属焊盘结构及其制备方法
JPH0234928A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070720

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071022

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071025

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071120

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071126

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080311