JPH11259156A - 電流制御回路 - Google Patents
電流制御回路Info
- Publication number
- JPH11259156A JPH11259156A JP10082846A JP8284698A JPH11259156A JP H11259156 A JPH11259156 A JP H11259156A JP 10082846 A JP10082846 A JP 10082846A JP 8284698 A JP8284698 A JP 8284698A JP H11259156 A JPH11259156 A JP H11259156A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- input terminal
- current
- resistor
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000295 complement effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 4
- 101150110971 CIN7 gene Proteins 0.000 description 9
- 101150110298 INV1 gene Proteins 0.000 description 9
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 9
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 6
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】外付け抵抗接続用端子に外付け抵抗を接続する
かＧＮＤにショートするかによって、カレントミラー回
路に流れる電流を、外付け抵抗、または内部抵抗によっ
て決定される電流に選択制御する事を可能とする電流制
御回路の提供。 【解決手段】カレントミラー回路の入力端側に、第一、
第二のスイッチの第一の端子を接続し前記第一のスイッ
チの第二の端子は、外付け抵抗接続用の入力端子に接続
し、前記第二のスイッチの第二の端子は内部抵抗を介し
て前記入力端子に接続し、入力端子が基準電位に設定さ
れたときは、前記第二のスイッチがオン状態、第一のス
イッチがオフ状態となり、前記入力端子に外付け抵抗が
接続されたときは、前記第一のスイッチがオン状態、第
二のスイッチがオフ状態となるように切り替え制御する
回路手段を備える。
かＧＮＤにショートするかによって、カレントミラー回
路に流れる電流を、外付け抵抗、または内部抵抗によっ
て決定される電流に選択制御する事を可能とする電流制
御回路の提供。 【解決手段】カレントミラー回路の入力端側に、第一、
第二のスイッチの第一の端子を接続し前記第一のスイッ
チの第二の端子は、外付け抵抗接続用の入力端子に接続
し、前記第二のスイッチの第二の端子は内部抵抗を介し
て前記入力端子に接続し、入力端子が基準電位に設定さ
れたときは、前記第二のスイッチがオン状態、第一のス
イッチがオフ状態となり、前記入力端子に外付け抵抗が
接続されたときは、前記第一のスイッチがオン状態、第
二のスイッチがオフ状態となるように切り替え制御する
回路手段を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、電流制御回路に関
し、特にカレントミラー回路の出力電流を制御する回路
に関する。
し、特にカレントミラー回路の出力電流を制御する回路
に関する。
【０００２】
【従来の技術】図２に、従来のカレントミラー回路の電
流制御方式の一例を示す。図２を参照すると、ソースと
ゲートが電源に接続されドレインが抵抗Ｒ１又は内部抵
抗Ｒ２に接続されるＰチャネルＭＯＳトランジスタＰＭ
１と、ソースが電源に接続されゲートがＰチャネルＭＯ
ＳトランジスタＰＭ１のゲートに共通接続されドレイン
から出力電流が取り出されるＰチャネルＭＯＳトランジ
スタＰＭ４と、を備えて構成されており、外付け抵抗Ｒ
１または内部抵抗Ｒ２とＰチャネルＭＯＳトランジスタ
ＰＭ１で決まる電流を、ミラー電流としてＰチャネルＭ
ＯＳトランジスタＰＭ４のドレインから出力するように
構成されている。
流制御方式の一例を示す。図２を参照すると、ソースと
ゲートが電源に接続されドレインが抵抗Ｒ１又は内部抵
抗Ｒ２に接続されるＰチャネルＭＯＳトランジスタＰＭ
１と、ソースが電源に接続されゲートがＰチャネルＭＯ
ＳトランジスタＰＭ１のゲートに共通接続されドレイン
から出力電流が取り出されるＰチャネルＭＯＳトランジ
スタＰＭ４と、を備えて構成されており、外付け抵抗Ｒ
１または内部抵抗Ｒ２とＰチャネルＭＯＳトランジスタ
ＰＭ１で決まる電流を、ミラー電流としてＰチャネルＭ
ＯＳトランジスタＰＭ４のドレインから出力するように
構成されている。
【０００３】このように、従来の回路構成においては、
ＬＳＩに、内部抵抗Ｒ２を入れて、ＰチャネルＭＯＳト
ランジスタＰＭ４に流れる電流を決めるか、もしくは、
ＬＳＩの外部に外付け抵抗Ｒ１を接続することで、Ｐチ
ャネルＭＯＳトランジスタＰＭ４に流れる電流を決める
構成とされている。
ＬＳＩに、内部抵抗Ｒ２を入れて、ＰチャネルＭＯＳト
ランジスタＰＭ４に流れる電流を決めるか、もしくは、
ＬＳＩの外部に外付け抵抗Ｒ１を接続することで、Ｐチ
ャネルＭＯＳトランジスタＰＭ４に流れる電流を決める
構成とされている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
た回路構成においては、ＬＳＩ内の内部抵抗Ｒ２を用い
てＰチャネルＭＯＳトランジスタＰＭ４に流れる電流を
決定する場合、一般的に内部抵抗はその抵抗値のバラツ
キが大きく、このため、出力電流のバラツキが大きい、
という問題点を有している。
た回路構成においては、ＬＳＩ内の内部抵抗Ｒ２を用い
てＰチャネルＭＯＳトランジスタＰＭ４に流れる電流を
決定する場合、一般的に内部抵抗はその抵抗値のバラツ
キが大きく、このため、出力電流のバラツキが大きい、
という問題点を有している。
【０００５】逆に、外付け抵抗Ｒ１を用いた場合、外付
け抵抗の抵抗値のバラツキは小さいものの、外付け抵抗
Ｒ１を接続するためのピンが必要になる。
け抵抗の抵抗値のバラツキは小さいものの、外付け抵抗
Ｒ１を接続するためのピンが必要になる。
【０００６】そして、内部抵抗／外付け抵抗のうちどち
らのメリットが大きいか判断できない場合には、両者を
切り替え可能とするように構成する方式も用いられる
が、この場合、外付け抵抗Ｒ１接続ピン以外に、切り替
え制御用のコントロール用ピン、あるいはレジスタ等を
設ける必要がある。
らのメリットが大きいか判断できない場合には、両者を
切り替え可能とするように構成する方式も用いられる
が、この場合、外付け抵抗Ｒ１接続ピン以外に、切り替
え制御用のコントロール用ピン、あるいはレジスタ等を
設ける必要がある。
【０００７】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、外付け抵抗接続
用端子に外付け抵抗を接続するかＧＮＤにショートする
かによって、カレントミラー回路に流れる電流を、外付
け抵抗、または内部抵抗によって決定される電流に選択
制御する事を可能とする電流制御回路を提供することに
ある。
てなされたものであって、その目的は、外付け抵抗接続
用端子に外付け抵抗を接続するかＧＮＤにショートする
かによって、カレントミラー回路に流れる電流を、外付
け抵抗、または内部抵抗によって決定される電流に選択
制御する事を可能とする電流制御回路を提供することに
ある。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、カレントミラー回路の入力端に流れる電
流を抵抗で制限して前記カレントミラー回路の出力端に
流れる電流を制御する回路において、端子に外付け抵抗
を接続するか、該端子を基準電位とするかによって、前
記カレントミラー回路の入力端に流れる入力電流を制限
する抵抗として、前記外付け抵抗もしくは内部抵抗が選
択される構成とされる。
め、本発明は、カレントミラー回路の入力端に流れる電
流を抵抗で制限して前記カレントミラー回路の出力端に
流れる電流を制御する回路において、端子に外付け抵抗
を接続するか、該端子を基準電位とするかによって、前
記カレントミラー回路の入力端に流れる入力電流を制限
する抵抗として、前記外付け抵抗もしくは内部抵抗が選
択される構成とされる。
【０００９】本発明は、カレントミラー回路の入力端に
流れる電流を抵抗で制限して前記カレントミラー回路の
出力端に流れる電流を制御する回路において、前記カレ
ントミラー回路の入力端側に、第一、第二のスイッチの
第一の端子を接続し前記第一のスイッチの第二の端子
は、外付け抵抗接続用の入力端子に接続し、前記第二の
スイッチの第二の端子は内部抵抗を介して前記入力端子
に接続し、前記入力端子が基準電位に設定されたとき
は、前記第二のスイッチがオン状態、第一のスイッチが
オフ状態となり、前記入力端子に外付け抵抗が接続され
たときは、前記第一のスイッチがオン状態、第二のスイ
ッチがオフ状態となるように切り替え制御する回路手段
を備える。
流れる電流を抵抗で制限して前記カレントミラー回路の
出力端に流れる電流を制御する回路において、前記カレ
ントミラー回路の入力端側に、第一、第二のスイッチの
第一の端子を接続し前記第一のスイッチの第二の端子
は、外付け抵抗接続用の入力端子に接続し、前記第二の
スイッチの第二の端子は内部抵抗を介して前記入力端子
に接続し、前記入力端子が基準電位に設定されたとき
は、前記第二のスイッチがオン状態、第一のスイッチが
オフ状態となり、前記入力端子に外付け抵抗が接続され
たときは、前記第一のスイッチがオン状態、第二のスイ
ッチがオフ状態となるように切り替え制御する回路手段
を備える。
【００１０】
【発明の実施の形態】本発明の実施の形態について説明
する。本発明の実施の形態においては、カレントミラー
回路（図１のＰＭ１、ＰＭ４）の入力端に流れる電流を
抵抗で制限して前記カレントミラー回路の出力端に流れ
る電流を制限する回路を備えたＬＳＩにおいて、前記カ
レントミラー回路の入力端側に、第一、第二のスイッチ
用トランジスタ（図１のＰＭ２、ＰＭ３）の第一の端子
を接続し、第一のスイッチ用トランジスタ（図１のＰＭ
２）の第二の端子は外付け抵抗接続用の入力端子（図１
の端子１）に接続し、第二のスイッチ用トランジスタ
（図１のＰＭ３）の第二の端子はＬＳＩの内部抵抗（図
１のＲ２）を介して入力端子（図１の端子１）に接続
し、入力端子（図１の端子１）を入力端に接続し出力端
を第一のスイッチ用トランジスタ（図１のＰＭ２）の制
御端子に接続する第一のインバータ（図１のＩＮＶ１）
と、この第一のインバータの出力端を入力端に接続し出
力端を第二のスイッチ用トランジスタ（図１のＰＭ３）
の制御端子に接続する第二のインバータ（図１のＩＮＶ
２）と、を備える。
する。本発明の実施の形態においては、カレントミラー
回路（図１のＰＭ１、ＰＭ４）の入力端に流れる電流を
抵抗で制限して前記カレントミラー回路の出力端に流れ
る電流を制限する回路を備えたＬＳＩにおいて、前記カ
レントミラー回路の入力端側に、第一、第二のスイッチ
用トランジスタ（図１のＰＭ２、ＰＭ３）の第一の端子
を接続し、第一のスイッチ用トランジスタ（図１のＰＭ
２）の第二の端子は外付け抵抗接続用の入力端子（図１
の端子１）に接続し、第二のスイッチ用トランジスタ
（図１のＰＭ３）の第二の端子はＬＳＩの内部抵抗（図
１のＲ２）を介して入力端子（図１の端子１）に接続
し、入力端子（図１の端子１）を入力端に接続し出力端
を第一のスイッチ用トランジスタ（図１のＰＭ２）の制
御端子に接続する第一のインバータ（図１のＩＮＶ１）
と、この第一のインバータの出力端を入力端に接続し出
力端を第二のスイッチ用トランジスタ（図１のＰＭ３）
の制御端子に接続する第二のインバータ（図１のＩＮＶ
２）と、を備える。
【００１１】本発明の実施の形態においては、入力端子
（図１の端子１）が、第基準電位（図１のＧＮＤ）に設
定されたときは、第二のスイッチ用トランジスタ（図１
のＰＭ３）がオン状態、第一のスイッチ用トランジスタ
（図１のＰＭ２）がオフ状態となり、入力端子（図１の
端子１）が外付け抵抗を介して基準電位に接続されたと
きは、第一のスイッチ用トランジスタ（図１のＰＭ２）
がオン状態、前記第二のスイッチ用トランジスタ（図１
のＰＭ３）がオフ状態となるように切り替え制御され
る。
（図１の端子１）が、第基準電位（図１のＧＮＤ）に設
定されたときは、第二のスイッチ用トランジスタ（図１
のＰＭ３）がオン状態、第一のスイッチ用トランジスタ
（図１のＰＭ２）がオフ状態となり、入力端子（図１の
端子１）が外付け抵抗を介して基準電位に接続されたと
きは、第一のスイッチ用トランジスタ（図１のＰＭ２）
がオン状態、前記第二のスイッチ用トランジスタ（図１
のＰＭ３）がオフ状態となるように切り替え制御され
る。
【００１２】そして第一のインバータ（図１のＩＮＶ
１）の論理スレショルドレベルは、入力端子（図１の端
子１）に基準電位（ＧＮＤレベル）が印可された時と、
入力端子（図１の端子１）に外付け抵抗（図１のＲ１）
を介して基準電位に接続した時とで、その出力の論理レ
ベルが互いに相補の論理値となるように設定される。
１）の論理スレショルドレベルは、入力端子（図１の端
子１）に基準電位（ＧＮＤレベル）が印可された時と、
入力端子（図１の端子１）に外付け抵抗（図１のＲ１）
を介して基準電位に接続した時とで、その出力の論理レ
ベルが互いに相補の論理値となるように設定される。
【００１３】本発明の実施の形態においては、外付け抵
抗と内部抵抗切替用に、コントロール用ピンまたはレジ
スタを設けることなく、内部抵抗（図１のＲ２）によっ
てカレントミラー回路の電流供給用のトランジスタ（図
１のＰＭ４）に流れる電流を決定するか、もしくは、外
部抵抗（図１のＲ１）によってカレントミラー回路の電
流供給用のトランジスタ（図１のＰＭ４）に流れる電流
を決定するか、を選択することができる。
抗と内部抵抗切替用に、コントロール用ピンまたはレジ
スタを設けることなく、内部抵抗（図１のＲ２）によっ
てカレントミラー回路の電流供給用のトランジスタ（図
１のＰＭ４）に流れる電流を決定するか、もしくは、外
部抵抗（図１のＲ１）によってカレントミラー回路の電
流供給用のトランジスタ（図１のＰＭ４）に流れる電流
を決定するか、を選択することができる。
【００１４】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の一実施例について図面を参
照して以下に説明する。図１は、本発明の一実施例の構
成を示す図である。
詳細に説明すべく、本発明の一実施例について図面を参
照して以下に説明する。図１は、本発明の一実施例の構
成を示す図である。
【００１５】図１を参照すると、本発明の一実施例は、
電源にソースとゲートが接続された第１のＰチャネルＭ
ＯＳトランジスタＰＭ１と、ソースが電源に接続され、
ゲートが第１のＰチャネルＭＯＳトランジスタＰＭ１の
ゲートに共通接続され、ドレインから出力電流が取り出
される第４のＰチャネルＭＯＳトランジスタＰＭ４と、
第１のＰチャネルＭＯＳトランジスタＰＭ１のドレイン
にソースが接続され、ドレインが、端子１に接続された
第２のＰチャネルＭＯＳトランジスタＰＭ２と、第２の
ＰチャネルＭＯＳトランジスタＰＭ２のドレインと端子
１の接続点を入力端に接続した第１のインバータＩＮＶ
１と、第２のＰチャネルＭＯＳトランジスタＰＭ２のゲ
ートと第１のインバータＩＮＶ１の出力端との接続点に
入力端を接続した第２のインバータＩＮＶ２と、ソース
を第１、第４のＰチャネルＭＯＳトランジスタＰＭ１、
ＰＭ４の共通接続したゲートに接続し、ゲートを第２の
インバータＩＮＶ２の出力端に接続した第３のＰチャネ
ルＭＯＳトランジスタＰＭ３と、第３のＰチャネルＭＯ
ＳトランジスタＰＭ３のドレインに一端を接続した第２
の抵抗Ｒ２と、を備え、第２の抵抗Ｒ２の他端は第２の
ＰチャネルＭＯＳトランジスタＰＭ２と端子１の接続点
に接続されて第１のインバータＩＮＶ１の入力端に接続
され、第１の抵抗Ｒ１は端子１とＧＮＤ間に接続され
る。
電源にソースとゲートが接続された第１のＰチャネルＭ
ＯＳトランジスタＰＭ１と、ソースが電源に接続され、
ゲートが第１のＰチャネルＭＯＳトランジスタＰＭ１の
ゲートに共通接続され、ドレインから出力電流が取り出
される第４のＰチャネルＭＯＳトランジスタＰＭ４と、
第１のＰチャネルＭＯＳトランジスタＰＭ１のドレイン
にソースが接続され、ドレインが、端子１に接続された
第２のＰチャネルＭＯＳトランジスタＰＭ２と、第２の
ＰチャネルＭＯＳトランジスタＰＭ２のドレインと端子
１の接続点を入力端に接続した第１のインバータＩＮＶ
１と、第２のＰチャネルＭＯＳトランジスタＰＭ２のゲ
ートと第１のインバータＩＮＶ１の出力端との接続点に
入力端を接続した第２のインバータＩＮＶ２と、ソース
を第１、第４のＰチャネルＭＯＳトランジスタＰＭ１、
ＰＭ４の共通接続したゲートに接続し、ゲートを第２の
インバータＩＮＶ２の出力端に接続した第３のＰチャネ
ルＭＯＳトランジスタＰＭ３と、第３のＰチャネルＭＯ
ＳトランジスタＰＭ３のドレインに一端を接続した第２
の抵抗Ｒ２と、を備え、第２の抵抗Ｒ２の他端は第２の
ＰチャネルＭＯＳトランジスタＰＭ２と端子１の接続点
に接続されて第１のインバータＩＮＶ１の入力端に接続
され、第１の抵抗Ｒ１は端子１とＧＮＤ間に接続され
る。
【００１６】第１のインバータＩＮＶ１はスレッショル
ド（しきい値）電圧ＶＴが中間電位（電源電位ＶＤＤと
接地電位ＧＮＤの中間付近の電位）よりも小となるよう
に設計されており、また第２のインバータＩＮＶ２は通
常のスレッショルド電圧を持つインバータである。
ド（しきい値）電圧ＶＴが中間電位（電源電位ＶＤＤと
接地電位ＧＮＤの中間付近の電位）よりも小となるよう
に設計されており、また第２のインバータＩＮＶ２は通
常のスレッショルド電圧を持つインバータである。
【００１７】第１の抵抗Ｒ１は、ＬＳＩの外部に接続す
る抵抗、第２の抵抗Ｒ２はＬＳＩ内部抵抗である。
る抵抗、第２の抵抗Ｒ２はＬＳＩ内部抵抗である。
【００１８】そして、端子１に、この抵抗Ｒ１を接続す
るか、もしくは端子１をＧＮＤにショートするかによっ
て、第４のＰチャネルＭＯＳトランジスタＰＭ４に流れ
る電流を、外付け抵抗Ｒ２によって決定される電流か、
もしくは内部抵抗Ｒ１によって決定される電流とするか
をコントロールすることができる。
るか、もしくは端子１をＧＮＤにショートするかによっ
て、第４のＰチャネルＭＯＳトランジスタＰＭ４に流れ
る電流を、外付け抵抗Ｒ２によって決定される電流か、
もしくは内部抵抗Ｒ１によって決定される電流とするか
をコントロールすることができる。
【００１９】本発明の一実施例の動作について説明す
る。図１において、外付け抵抗Ｒ１を付けることによっ
て、第１のインバータＩＮＶ１の入力端をなす端子１が
中間電位となる。第１のインバータＩＮＶ１のスレッシ
ョルド電圧ＶＴ１は、中間電位＞ＶＴ１になるように設
計されているため、中間電位を入力とする第１のインバ
ータＩＮＶ１の出力はＬｏｗレベルとなる。よって、第
２のインバータＩＮＶ２の出力はＨｉｇｈレベルとな
り、第３のＰチャネルＭＯＳトランジスタＰＭ３はＯＦ
Ｆ、第２のＰチャネルＭＯＳトランジスタＰＭ２はＯＮ
となり、外付け抵抗Ｒ１と、第１のＰチャネルＭＯＳト
ランジスタＰＭ１で決まる電流を第４のＰチャネルＭＯ
ＳトランジスタＰＭ４に流すことができる。
る。図１において、外付け抵抗Ｒ１を付けることによっ
て、第１のインバータＩＮＶ１の入力端をなす端子１が
中間電位となる。第１のインバータＩＮＶ１のスレッシ
ョルド電圧ＶＴ１は、中間電位＞ＶＴ１になるように設
計されているため、中間電位を入力とする第１のインバ
ータＩＮＶ１の出力はＬｏｗレベルとなる。よって、第
２のインバータＩＮＶ２の出力はＨｉｇｈレベルとな
り、第３のＰチャネルＭＯＳトランジスタＰＭ３はＯＦ
Ｆ、第２のＰチャネルＭＯＳトランジスタＰＭ２はＯＮ
となり、外付け抵抗Ｒ１と、第１のＰチャネルＭＯＳト
ランジスタＰＭ１で決まる電流を第４のＰチャネルＭＯ
ＳトランジスタＰＭ４に流すことができる。
【００２０】また、外付け抵抗Ｒ１をなくして、端子１
をＧＮＤにショートする（ＧＮＤ電位とする）と、第１
のインバータＩＮＶ１の出力はＨｉｇｈレベル、第２の
インバータＩＮＶ２の出力はＬｏｗレベルとなり、第２
のＰチャネルＭＯＳトランジスタＰＭ２はＯＦＦ、第３
のＰチャネルＭＯＳトランジスタＰＭ３がＯＮとなり、
内部抵抗Ｒ２と、第１のＰチャネルＭＯＳトランジスタ
ＰＭ１で決まる電流を第４のＰチャネルＭＯＳトランジ
スタＰＭ４に流すことができる。
をＧＮＤにショートする（ＧＮＤ電位とする）と、第１
のインバータＩＮＶ１の出力はＨｉｇｈレベル、第２の
インバータＩＮＶ２の出力はＬｏｗレベルとなり、第２
のＰチャネルＭＯＳトランジスタＰＭ２はＯＦＦ、第３
のＰチャネルＭＯＳトランジスタＰＭ３がＯＮとなり、
内部抵抗Ｒ２と、第１のＰチャネルＭＯＳトランジスタ
ＰＭ１で決まる電流を第４のＰチャネルＭＯＳトランジ
スタＰＭ４に流すことができる。
【００２１】本実施例によれば、コントロールピンまた
は、レジスタ設定を増やすことなく、端子１に外付け抵
抗Ｒ１を接続するか、ＧＮＤにショートするかによっ
て、出力電流供給用のＰチャネルＭＯＳトランジスタＰ
Ｍ４に流れる電流を、外付け抵抗Ｒ１によって決定され
る電流、もしくは内部抵抗Ｒ２によって決定される電流
かを選択することができる。
は、レジスタ設定を増やすことなく、端子１に外付け抵
抗Ｒ１を接続するか、ＧＮＤにショートするかによっ
て、出力電流供給用のＰチャネルＭＯＳトランジスタＰ
Ｍ４に流れる電流を、外付け抵抗Ｒ１によって決定され
る電流、もしくは内部抵抗Ｒ２によって決定される電流
かを選択することができる。
【００２２】なお、上記実施例では、ＭＯＳトランジス
タを用いた回路構成を例に説明したが、バイポーラトラ
ンジスタで構成した回路に対しても、本発明が適用でき
ることは勿論である。
タを用いた回路構成を例に説明したが、バイポーラトラ
ンジスタで構成した回路に対しても、本発明が適用でき
ることは勿論である。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
コントロールピンまたはレジスタ設定を増やすことな
く、外付け抵抗接続用端子に外付け抵抗を接続するかＧ
ＮＤにショートするかによって、カレントミラー回路に
流れる電流を、外付け抵抗、または内部抵抗によって決
定される電流に選択制御することができる、という効果
を奏する。
コントロールピンまたはレジスタ設定を増やすことな
く、外付け抵抗接続用端子に外付け抵抗を接続するかＧ
ＮＤにショートするかによって、カレントミラー回路に
流れる電流を、外付け抵抗、または内部抵抗によって決
定される電流に選択制御することができる、という効果
を奏する。
【図１】本発明の一実施例の構成を示す図である。
【図２】従来の電流制御回路の構成の一例を示す図であ
る。
る。
ＩＮＶ１、ＩＮＶ２ インバータ ＰＭ１〜ＰＭ４ ＰチャネルＭＯＳトランジスタ Ｒ１ 外付け抵抗 Ｒ２ 内部抵抗
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１１年４月５日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項３
【補正方法】変更
【補正内容】
Claims (7)
- 【請求項１】入力側の電流を制限する抵抗で出力電流を
制御する構成の電流制御回路において、 端子に外付け抵抗を接続するか、もしくは該端子を基準
電位とするかによって、前記電流を制御する抵抗とし
て、前記外付け抵抗もしくは内部抵抗が選択されるよう
に構成してなることを特徴とする電流制御回路。 - 【請求項２】入力側の電流を制限する抵抗で出力電流を
制御する回路を備えた半導体装置において前記入力側
に、第一、第二のスイッチの第一の端子を接続し、前記
第一のスイッチの第二の端子は、外付け抵抗接続用の入
力端子に接続し、前記第二のスイッチの第二の端子は内
部抵抗を介して前記入力端子に接続し、 前記入力端子が基準電位に設定されたときは、前記第二
のスイッチがオン状態、前記第一のスイッチがオフ状態
となり、前記内部抵抗で前記出力電流を制御し、前記入
力端子に外付け抵抗が接続されたときは、前記第一のス
イッチがオン状態、第二のスイッチがオフ状態となり、
前記外付け抵抗で前記出力電流を制御するように切り替
え制御する回路手段を備えたことを特徴とする電流制御
回路。 - 【請求項３】入力側の電流を制限する抵抗で出力電流を
制御する回路を備えた半導体装置において、 前記カレントミラー回路の前記入力側に、第一、第二の
スイッチ・トランジスタの第一の端子を接続し前記第一
のスイッチ・トランジスタの第二の端子は外付け抵抗接
続用の入力端子に接続し、前記第二のスイッチ・トラン
ジスタの第二の端子は内部抵抗を介して前記入力端子に
接続し、 前記入力端子を入力端に接続し出力端を第一のスイッチ
・トランジスタの制御端子に接続する第一のインバータ
と、前記第一のインバータの出力端を入力端に接続し出
力端を第二のスイッチ・トランジスタの制御端子に接続
する第二のインバータと、を備え、 前記入力端子が、前記基準電位に設定されたときは、前
記第二のスイッチ用トランジスタがオン状態、第一のス
イッチ・トランジスタがオフ状態となり、前記内部抵抗
によって前記出力電流を制御し、前記入力端子が外付け
抵抗を介して基準電位に接続されたときは、前記第一の
スイッチ・トランジスタがオン状態、前記第二のスイッ
チ・トランジスタがオフ状態となり、前記外付け抵抗に
よって前記出力電流を制御するように切り替える、こと
を特徴とする電流制御回路。 - 【請求項４】カレントミラー回路の入力端に流れる電流
を該入力端側に接続する抵抗で決定することで前記カレ
ントミラー回路の出力端に流れる電流を制御する電流制
御回路において、 端子に外付け抵抗を接続するか、該端子を基準電位とす
るかによって、前記カレントミラー回路の入力端に流れ
る入力電流を制限する抵抗として、前記外付け抵抗もし
くは内部抵抗が選択されるように構成してなることを特
徴とする電流制御回路。 - 【請求項５】カレントミラー回路の入力端に流れる電流
を該入力端側に接続する抵抗で決定することで前記カレ
ントミラー回路の出力端に流れる電流を制御する回路を
備えた半導体装置において 前記カレントミラー回路の入力端側に、第一、第二のス
イッチの第一の端子を接続し、前記第一のスイッチの第
二の端子は、外付け抵抗接続用の入力端子に接続し、前
記第二のスイッチの第二の端子は内部抵抗を介して前記
入力端子に接続し、 前記入力端子が基準電位に設定されたときは、前記第二
のスイッチがオン状態、前記第一のスイッチがオフ状態
となり、前記入力端子に外付け抵抗が接続されたとき
は、前記第一のスイッチがオン状態、第二のスイッチが
オフ状態となるように切り替え制御する回路手段を備え
たことを特徴とする電流制御回路。 - 【請求項６】カレントミラー回路の入力端に流れる電流
を該入力端側に接続する抵抗で決定することで前記カレ
ントミラー回路の出力端に流れる電流を制御する回路を
備えた半導体装置において、 前記カレントミラー回路の入力端側に、第一、第二のス
イッチ・トランジスタの第一の端子を接続し前記第一の
スイッチ・トランジスタの第二の端子は外付け抵抗接続
用の入力端子に接続し、前記第二のスイッチ・トランジ
スタの第二の端子は内部抵抗を介して前記入力端子に接
続し、 前記入力端子を入力端に接続し出力端を第一のスイッチ
・トランジスタの制御端子に接続する第一のインバータ
と、前記第一のインバータの出力端を入力端に接続し出
力端を第二のスイッチ・トランジスタの制御端子に接続
する第二のインバータと、を備え、 前記入力端子が、前記基準電位に設定されたときは、前
記第二のスイッチ用トランジスタがオン状態、第一のス
イッチ・トランジスタがオフ状態となり、前記入力端子
が外付け抵抗を介して基準電位に接続されたときは、前
記第一のスイッチ・トランジスタがオン状態、前記第二
のスイッチ・トランジスタがオフ状態となるように切り
替えられる、ことを特徴とする電流制御回路。 - 【請求項７】前記第一のインバータの論理スレショルド
レベルが、前記入力端子に前記基準電位が印可された時
と、前記入力端子に前記外付け抵抗を介して前記基準電
位に接続した時とで、その出力の論理レベルが互いに相
補の論理値に設定されている、ことを特徴とする請求項
３又は６記載の電流制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10082846A JP2944618B1 (ja) | 1998-03-13 | 1998-03-13 | 電流制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10082846A JP2944618B1 (ja) | 1998-03-13 | 1998-03-13 | 電流制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2944618B1 JP2944618B1 (ja) | 1999-09-06 |
| JPH11259156A true JPH11259156A (ja) | 1999-09-24 |
Family
ID=13785759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10082846A Expired - Fee Related JP2944618B1 (ja) | 1998-03-13 | 1998-03-13 | 電流制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2944618B1 (ja) |
-
1998
- 1998-03-13 JP JP10082846A patent/JP2944618B1/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2944618B1 (ja) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616142B2 (ja) | 出力回路 | |
| US11362660B2 (en) | Level shifter circuit and method of operating the same | |
| JPH0973784A (ja) | 半導体装置及びその制御回路 | |
| US6566932B2 (en) | On-chip system with voltage level converting device for preventing leakage current due to voltage level difference | |
| US7109758B2 (en) | System and method for reducing short circuit current in a buffer | |
| JPH07193488A (ja) | レベルシフタ回路 | |
| JPH10154924A (ja) | Ｃｍｏｓヒステリシス回路 | |
| JP2944618B1 (ja) | 電流制御回路 | |
| JP7465200B2 (ja) | 遅延回路 | |
| JPH08274622A (ja) | 半導体回路 | |
| JPH0955470A (ja) | 半導体回路及び半導体回路装置 | |
| JP3080718B2 (ja) | 出力バッファ回路 | |
| JPH05259880A (ja) | 入出力バッファ回路 | |
| JPH11326398A (ja) | 電圧検知回路 | |
| JP3801519B2 (ja) | 出力バッファ回路 | |
| JP3620975B2 (ja) | 半導体装置 | |
| JPH09161486A (ja) | 半導体集積回路装置 | |
| JP2833073B2 (ja) | 出力バッファ回路 | |
| JP2908254B2 (ja) | 三値論理入力回路 | |
| JPH10336013A (ja) | 入力レベル可変バッファとその調整方法 | |
| JP2001054234A (ja) | 過熱保護回路 | |
| JP2934265B2 (ja) | 相補型ｍｏｓ出力回路 | |
| JP3575878B2 (ja) | 半導体記憶装置 | |
| JPH11202956A (ja) | 電源電流安定化回路 | |
| JPH04344394A (ja) | バス出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990601 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |