JPH11259166A - クロックスキュー調整回路、クロックレシーバ、およびクロック伝送システム - Google Patents

Abstract

(57)【要約】 【課題】 部品点数を少なくし、クロックスキューを調
整することにより、高速クロックを実現すること。 【解決手段】 電位比較部２０の波形入力端子２１には
入力クロック信号ＣＬＫ_iが供給される。可変電位部に
３０は、その電位出力端子３３から可変電位Ｖ_thを発生
する。この可変電位Ｖ_thは比較電位として電位比較部２
０の比較電位入力端子２２に供給される。これにより、
電位比較部２０は、その波形出力端子２３からクロック
スキューを調整した出力クロック信号ＣＬＫ_oを出力す
る。これにより、高速クロックを実現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はクロックレシーバに
関し、特にクロックスキューを調整する回路およびクロ
ック伝送システムに関する。

【０００２】

【従来の技術】従来の技術においては、クロック信号を
分配する際に、クロック波形出力部（クロックドライ
バ）にてクロック信号のスキューを調整している。しか
しながら、従来の技術においては、複数のクロック波形
入力部（クロックレシーバ）において、クロック信号の
スキューの調整を行っていないので、クロック信号のス
キューが生じている。換言すれば、従来、この種のクロ
ックレシーバには、クロック信号のスキューを調整する
回路を持ち合わせていなかった。

【０００３】尚、本発明に関連する先行技術として次の
ものが知られている。例えば、特開平７−３３４２８１
号公報（先行技術１と呼ぶ）には、低速機器の入出力に
よってバス全体が占有されるのを防止し、効率的なデー
タ転送処理を行えるようにした「ＳＣＳＩ接続装置」が
開示されている。すなわち、先行技術１では、ＳＣＳＩ
バスを比較的高速なターゲット機器が接続される高速バ
スと比較的低速なターゲット機器が接続される低速バス
に分離し、高速バスと低速バスとの接点に、高速バスと
低速バスの間のデータ入出力に関してＳＣＳＩプロトコ
ルによるコマンド、ステータス、およびメッセージの中
継を行うとともに、高速バスと低速バスの間の入出力デ
ータ情報をバッファリングするバッファメモリを持つＳ
ＣＳＩブリッジを設ける。高速バス上のハードディスク
ドライブから低速バス上のテープドライブにデータを転
送する場合、バッファリングにより、速やかに高速バス
を他の用途のために解放できる。

【０００４】また、特開平６−３５５８２号公報（以
下、先行技術２と呼ぶ）には、バスにおいて、信号波形
の高速伝送を可能にした「高速バス」が開示されてい
る。すなわち、この先行技術２では、波形の反射を防ぐ
ために適切な値に終端抵抗を設け、リンギングの発生を
防ぐために、出力における立ち上がり時間（信号振幅の
１０％〜９０％）を３ｎｓ以上になまらせたオープンコ
レクタもしくはオープンドレインのバスドライバ素子を
使用している。

【０００５】更に、特開平４−６１８号公報（以下、先
行技術３と呼ぶ）には、高速に動作することが可能で、
しかもハードウェア量が大幅に増大することなく実現で
きる「高速バス回路」が開示されている。すなわち、先
行技術３では、バスにデータが入力される前にレベル設
定回路がバスおよびレベル保持回路を、バスのハイレベ
ルとローレベルの中間のレベルに設定し、レベル保持回
路がその中間のレベルを記憶する。その後にバスにデー
タを入力したとき、差動増幅器がバスのレベル変化を増
幅し、データラッチ回路がバスのデータを取り込む。バ
スのレベル変化はレベル保持回路のレベル（すなわち、
データ入力前のバスレベル）とデータ入力後のバスレベ
ルとの差である。レベル保持回路のレベルは切り換え回
路でバスから差動増幅器に切り換えて入力される。

【０００６】更にまた、特開平１−３０４５１８号公報
（以下、先行技術４と呼ぶ）には、いかなる入力信号の
場合に対しても高速に信号を伝送することができる「差
動増幅器型高速バス」が開示されている。この先行技術
４に開示された差動増幅器型高速バスでは、バス回路の
インバータの手前に差動増幅器を設けている。

【０００７】また、特開平１−１６３８１２号公報（以
下、先行技術５と呼ぶ）には、大容量負荷であるチップ
間バス回路における、プリチャージ電流によるノイズの
問題を防止できるようにした「高速バス回路」が開示さ
れている。この先行技術５では、バスの構成要素である
個々のトライスレートゲートにプリチャージ回路機能を
持たせ、全トライステートゲートにより、同時にプリチ
ャージを行う事により、プリチャージ電流を分散させて
いる。

【０００８】更に、特開昭５８−１８２７３７号公報
（以下、先行技術６と呼ぶ）には、マスタプロセッサの
負荷率および共通バスの使用頻度を低減させて、高い処
理能力を持つ「情報処理装置」が開示されている。この
先行技術６に開示された情報処理装置は、ローカルメモ
リ内に実行プログラムを格納し、システム管理を行う実
行管理プロセッサユニットと、これに共通バスを介して
接続された入出力制御プロセッサと、実行プログラムに
よって動作する入出力制御プロセッサユニットとを具備
している。

【０００９】更にまた、特開昭５８−１４２４１８号公
報（以下、先行技術７と呼ぶ）には、多数のデータ処理
装置を結合し、各装置間での相互のデータ転送を高速に
行ない得、しかも回路素子として高速素子の使用数を極
力少なくして実現できる実用性の高い「高速バス方式」
が開示されている。

【００１０】また、特開昭５８−７８２２１号公報（以
下、先行技術８と呼ぶ）には、単一の高速バスを介し
て、制御方式の異なる機器間でデータの送受信を可能な
らしめる「バス制御システム」が開示されている。すな
わち、この先行技術８に開示されたバス制御システム
は、高速バスと、制御方式によりブロック化され、高速
バスを介してデータの送受信を行なう複数の入出力機器
と、この入出力機器のブロック毎に予め制御方式が設定
された制御方式選択回路を具備し、ブロック化された複
数の入出力機器から印加されるサービス要求信号により
制御方式を識別し、高速バスを制御するバスコントロー
ラとからなる。

【００１１】更に、特開昭５７−２０３１２２号公報
（以下、先行技術９と呼ぶ）には、単一の高速バスに制
御方式の異なる機器を接続することを可能ならしめるこ
とにより、伝送効率の向上・コスト低減を図ることがで
きる「バス制御システム」が開示されている。すなわ
ち、この先行技術９に開示されたバス制御システムは、
高速バスと、この高速バスに接続され、高速バスを介し
てデータの送受信を行なう、制御方式の異なる複数の機
器と、これら複数の機器のいずれかから供給されたサー
ビス要求信号により、制御方式を識別し、高速バスを制
御するバスコントローラとからなる。

【００１２】更にまた、特開昭５７−１７６４３７号公
報（以下、先行技術１０と呼ぶ）には、小型計算機のＲ
ＡＳ機能の向上を簡単な構成で達成しうる「パリティチ
ェック装置」が開示されている。すなわち、この先行技
術１０では、小型計算機において高速バスに接続される
各モジュールにそれぞれパリティジェネレータおよびパ
リティチェッカを設け、さらにバスにバスパリティエラ
ーラインを設けている。これにより、簡単な構成にてＲ
ＡＳ機能の向上を図ることが出来る。加えて、この先行
技術１０では、エラー発生時には各モジュールに対応し
てエラー発生が表示されのでエラー発生個所の確認が容
易である。

【００１３】

【発明が解決しようとする課題】上述したように、従来
のクロックレシーバは、クロックレシーバ自体にクロッ
ク信号のスキューを調整する回路を持ち合わせていなか
ったので、クロック波形入力時に、クロック信号のスキ
ューを調整する為のディレイラインを利用したりしてい
た。その為、部品点数が多くなり、また、クロック信号
のスキューの微妙な調整が困難であり、周波数を上げに
くいという問題点がある。

【００１４】尚、先行技術１は、効率的なデータ転送処
理を行なえるようにしたＳＣＳＩ接続装置を開示するの
みで、クロック信号を受信する受信側においてクロック
信号のスキューを調整するようにした技術については何
ら開示していない。

【００１５】また、先行技術２〜５は、高速バスに関す
る技術思想を開示するのみで、上記先行技術１と同様
に、クロック信号を受信する受信側においてクロック信
号のスキューを調整するようにした技術については何ら
開示していない。

【００１６】更に、先行技術６は、複数のプロセッサユ
ニットを高速バスにより接続した情報処理装置を開示す
るのみで、各プロセッサユニットはバスレシーバドラバ
を備えているが、バスレシーバドライバの詳細な内部構
成については何ら開示していない。

【００１７】先行技術７は、上記先行技術２〜５と同様
に高速バスに係る技術思想を開示するのみで、クロック
信号を受信する受信側においてクロック信号のスキュー
を調整するようにした技術については何ら開示していな
い。

【００１８】また、先行技術８および９は、複数の機器
を高速バスに接続し、高速バスをバスコントローラで制
御するようにしたバス制御システムを開示するのみで、
上述した先行技術１〜７と同様に、クロック信号を受信
する受信側においてクロック信号のスキューを調整する
ようにした技術については何ら開示していない。

【００１９】更に、先行技術１０は、高速バスを介して
接続される各モジュールにおけるパリティチェック装置
に関する技術思想を開示するのみで、上述した先行技術
１〜９と同様に、クロック信号を受信する受信側におい
てクロック信号のスキューを調整するようにした技術思
想については何ら開示していない。

【００２０】したがって、本発明の目的は、クロックレ
シーバでクロックスキューを調整することができる、ク
ロックスキュー調整回路を提供することにある。

【００２１】本発明の他の目的は、部品点数の少ないク
ロックスキュー調整回路を提供することにある。

【００２２】

【課題を解決するための手段】本発明は、上記の目的を
達成するために次のような技術的構成を採用する。すな
わち、本発明によるクロックスキュー調整回路は、入力
クロック信号を受け、該入力クロック信号のスキューを
調整して、出力クロック信号を生成するクロックスキュ
ー調整回路であって、前記入力クロック信号が供給され
る波形入力端子と、比較電位が供給される比較電位入力
端子とを持つ電位比較部と、前記比較電位として可変電
位を供給する可変電位部とを有し、前記電位比較部の波
形出力端子から前記出力クロック信号を出力することを
特徴とする。

【００２３】また、本発明によれば、入力クロック信号
を受けて、出力クロック信号を生成するクロックスレシ
ーバにおいて、前記入力クロック信号が供給される波形
入力端子と、比較電位が供給される比較電位入力端子と
を持つ電位比較部と、前記比較電位として可変電位を供
給する可変電位部とを有し、前記電位比較部の波形出力
端子から前記出力クロック信号を出力することを特徴と
するクロックレシーバが得られる。

【００２４】更に、本発明によれば、クロックドライバ
から第１乃至第Ｎ（Ｎは２以上の整数）の入力クロック
信号をそれぞれ第１乃至第Ｎの伝送路を介して第１乃至
第Ｎのクロックレシーバへ伝送するクロック伝送システ
ムにおいて、第ｎ（１≦ｎ≦Ｎ）のクロックレシーバ
は、前記第ｎの入力クロック信号が供給される第ｎの波
形入力端子と、第ｎの比較電位が供給される第ｎの比較
電位入力端子と、第ｎの出力クロック信号を出力する第
ｎの波形出力端子とを持つ第ｎの電位比較部と、前記第
ｎの比較電位として第ｎの可変電位を供給する第ｎの可
変電位部と、を有することを特徴とするクロック伝送シ
ステムが得られる。

【００２５】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。

【００２６】図１を参照して、本発明の一実施の形態に
係るクロックスキュー調整回路１０の構成について説明
する。

【００２７】図示のクロックスキュー調整回路１０は、
入力クロック信号ＣＬＫ_iを受け、この入力クロック信
号ＣＬＫ_iのスキューを調整して、出力クロック信号Ｃ
ＬＫ_oを生成する回路である。クロックスキュー調整回
路１０は、入力クロック信号ＣＬＫ_iを入力して、出力
クロック信号ＣＬＫ_oを出力するので、クロックレシー
バとも呼ばれる。

【００２８】クロックスキュー調整回路１０は、電位比
較部２０と、可変電位部３０とから構成されている。電
位比較部２０は、入力クロック信号ＣＬＫ_iが供給され
る波形入力端子２１と、後述する比較電位Ｖ_thが供給さ
れる比較電位入力端子２２と、上記出力クロック信号Ｃ
ＬＫ_oを出力するための波形出力端子２３とを持つ。一
方、可変電位部３０は、比較電位Ｖ_thとして後述するよ
うに可変電位を供給する。尚、比較電位Ｖ_thは閾値電位
とも呼ばれる。

【００２９】詳述すると、可変電位部３０は、電源電位
Ｖ_ccが供給される電源端子３１と、接地電位が供給され
る接地端子３２と、可変電位Ｖ_thを出力する電位出力端
子３３とを持つ。可変電位部３０は、電源端子３１と接
地端子３２との間に接続された、後述するような複数個
の抵抗部品からなる抵抗部４０と、この抵抗部４０と電
位出力端子３３との間に接続されて、複数個の抵抗部品
を選択するための選択部５０とから構成されている。

【００３０】選択部５０は、各々の出力端子が電位出力
端子３３に接続された第１および第２のセレクタ５１お
よび５２から構成されている。第１および第２のセレク
タ５１および５２には、それぞれ、外部から第１および
第２の選択指示信号ＳＬ₁およびＳＬ₂が供給される。

【００３１】一方、抵抗部４０は、第１乃至第６の抵抗
部品４１，４２，４３，４４，４５、および４６から構
成されている。第１の抵抗部品４１の一端は、第１のセ
レクタ５１の一方の入力端子に接続されており、第２の
抵抗部品４２の一端は第１のセレクタ５１の他方の入力
端子に接続されている。第３の抵抗部品４３の一端は、
第２のセレクタ５２の一方の入力端子に接続されてお
り、第４の抵抗部品４４の一端は、第２のセレクタ５２
の他方の入力端子に接続されている。第５の抵抗部品４
５は、その一端が電源端子３１に接続され、その他端が
第１および第２の抵抗部品４１および４２の他端に接続
されている。第６の抵抗部品４６は、その一端が接地端
子３２に接続され、その他端が第３および第４の抵抗部
品４３および４４の他端に接続されている。

【００３２】ここで、実際に第１乃至第６の抵抗部品４
１〜４６の抵抗値を考慮に入れて、クロックスキューの
調整について考察する。第１乃至第６の抵抗部品４１〜
４６の抵抗値Ｒ₄₁〜Ｒ₄₆と電源電位Ｖ_ccが、それぞれ、
次の値をもつと仮定しよう。

【００３３】第１の抵抗部品４１の抵抗値Ｒ₄₁＝１Ω 第２の抵抗部品４２の抵抗値Ｒ₄₂＝５Ω 第３の抵抗部品４３の抵抗値Ｒ₄₃＝１Ω 第４の抵抗部品４４の抵抗値Ｒ₄₄＝５Ω 第５の抵抗部品４５の抵抗値Ｒ₄₅＝１Ω 第６の抵抗部品４６の抵抗値Ｒ₄₆＝１Ω 電源電位Ｖ_cc＝３．３Ｖ このような状況において、第１のセレクタ５１が第１の
抵抗部品４１の側を選択し、第２のセレクタ５２が第３
の抵抗部品４３の側を選択したとしよう。この場合、比
較電位入力端子２２（電位出力端子３３）と電源端子３
１との間の合成抵抗の抵抗値（Ｒ₄₁＋Ｒ₄₅）は２Ωとな
り、比較電位入力端子２２（電位出力端子３３）と接地
端子３２との間の合成抵抗の抵抗値（Ｒ₄₃＋Ｒ₄₆）も２
Ωとなる。従って、比較電位入力端子２２に供給される
比較電位（可変電位）は、１．６５Ｖとなる。

【００３４】次に、第１のセレクタ５１が第１の抵抗部
品４１の側を選択し、第２のセレクタ５２が第４の抵抗
部品４４の側を選択したとしよう。この場合、比較電位
入力端子２２（電位出力端子３３）と電源端子３１との
間の合成抵抗の抵抗値（Ｒ₄₁＋Ｒ₄₅）は２Ωとなり、比
較電位入力端子２２（電位出力端子３３）と接地端子３
２との間の合成抵抗の抵抗値（Ｒ₄₄＋Ｒ₄₆）は６Ωとな
る。従って、比較電位入力端子２２に供給される比較電
位（可変電位）Ｖ_thは、２．４７５Ｖとなる。

【００３５】次に、第１のセレクタ５１が第２の抵抗部
品４２の側を選択し、第２のセレクタ５２が第３の抵抗
部品４３の側を選択したとしよう。この場合、比較電位
入力端子２２（電位出力端子３３）と電源端子３１との
間の合成抵抗の抵抗値（Ｒ₄₂＋Ｒ₄₅）は６Ωとなり、比
較電位入力端子２２（電位出力端子３３）と接地端子３
２との間の合成抵抗の抵抗値（Ｒ₄₃＋Ｒ₄₆）は２Ωとな
る。従って、比較電位入力端子２２に供給される比較電
位（可変電位）Ｖ_thは、０．８２５Ｖとなる。

【００３６】次に、第１のセレクタ５１が第２の抵抗部
品４２の側を選択し、第２のセレクタ５２が第４の抵抗
部品４４の側を選択したとしよう。この場合、比較電位
入力端子２２（電位出力端子３３）と電源端子３１との
間の合成抵抗の抵抗値（Ｒ₄₂＋Ｒ₄₅）は６Ωとなり、比
較電位入力端子２２（電位出力端子３３）と接地端子３
２との間の合成抵抗の抵抗値（Ｒ₄₄＋Ｒ₄₆）も６Ωとな
る。従って、比較電位入力端子２２に供給される比較電
位（可変電位）Ｖ_thは、１．６５Ｖとなる。

【００３７】ここで、入力クロック信号ＣＬＫ_iとし
て、図２に示すような、クロック波形をもつクロック信
号がクロックスキュー調整回路（クロックレシーバ）に
入力されたとしよう。このクロック波形は、０Ｖから
３．３Ｖｍまで、立ち上がり時間１ｎｓで遷移している
波形である。

【００３８】このような状況において、第１のセレクタ
５１が第１の抵抗部品４１側を選択し、第２のセレクタ
５２が第３の抵抗部品４３側を選択しているとしよう。
この場合、前述したように、比較電位入力端子２２と電
源端子３１との間の合成抵抗の抵抗値（Ｒ₄₁＋Ｒ₄₅）は
２Ωとなり、比較電位入力端子２２と接地端子３２との
間の合成抵抗の抵抗値（Ｒ₄₃＋Ｒ₄₆）も２Ωとなる。従
って、比較電位入力端子２２における比較電位（可変電
位）Ｖ_thは１．６５Ｖとなる。その結果、比較電位Ｖ_th
＝１．６５Ｖにおける時間を基準として、電位比較部２
０の波形入力端子２１には入力クロック信号ＣＬＫ_iが
入力し、その波形出力端子２３からは出力クロック信号
ＣＬＫ_oが出力される。

【００３９】次に、第１のセレクタ５１が第１の抵抗部
品４１側を選択し、第２のセレクタ５２が第４の抵抗部
品４４側を選択しているとしよう。この場合、前述した
ように、比較電位入力端子２２と電源端子３１との間の
合成抵抗の抵抗値（Ｒ₄₁＋Ｒ₄₅）は２Ωとなるが、比較
電位入力端子２２と接地端子３２との間の合成抵抗の抵
抗値（Ｒ₄₄＋Ｒ₄₆）は６Ωとなる。従って、比較電位入
力端子２２における比較電位（可変電位）Ｖ_thは２．４
７５Ｖとなる。その結果、比較電位Ｖ_th＝２．４７５Ｖ
における時間を基準として、電位比較部２０の波形入力
端子２１には入力クロック信号ＣＬＫ_iが入力し、その
波形出力端子２３からは出力クロック信号ＣＬＫ_oが出
力される。このとき得られる出力クロック信号ＣＬＫ_o
は、上述した比較電位Ｖ_thが１．６５Ｖの時と比較する
と、０．２５ｎｓ分だけ時間的に遅れた波形となる。

【００４０】最後に、第１のセレクタ５１が第２の抵抗
部品４２側を選択し、第２のセレクタ５２が第３の抵抗
部品４３側を選択しているとしよう。この場合、前述し
たように、比較電位入力端子２２と電源端子３１との間
の合成抵抗の抵抗値（Ｒ₄₂＋Ｒ₄₅）は６Ωとなるが、比
較電位入力端子２２と接地端子３２との間の合成抵抗の
抵抗値（Ｒ₄₃＋Ｒ₄₆）は２Ωとなる。従って、比較電位
入力端子２２における比較電位（可変電位）Ｖ_thは０．
８２５Ｖとなる。その結果、比較電位Ｖ_th＝０．８２５
Ｖにおける時間を基準として、電位比較部２０の波形入
力端子２１には入力クロック信号ＣＬＫ_iが入力し、そ
の波形出力端子２３からは出力クロック信号ＣＬＫ_oが
出力される。このとき得られる出力クロック信号ＣＬＫ
_oは、上述した比較電位Ｖ_thが１．６５Ｖの時と比較す
ると、０．２５ｎｓ分だけ時間的に進んだ波形となる。

【００４１】次に、図３を参照して、図１に示したクロ
ックスキュー調整回路であるクロックレシーバを複数備
えた、クロック伝送システムについて説明する。

【００４２】図示のクロック伝送システムは、クロック
ドライバ６０と、第１および第２のクロックレシーバ１
０−１および１０−２と、第１および第２のクロックレ
シーバ１０−１および１０−２とクロックドライバ６０
との間に設けられた第１および第２の伝送路７１および
７２とを備えている。図示の例では、２つのクロックレ
シーバの場合を図示しているが、これに限定しないのは
勿論である。

【００４３】クロックドライバ６０からは、第１および
第２の伝送路７１および７２を介して第１および第２の
入力クロック信号ＣＬＫ_i1およびＣＬＫ_i2が、それぞ
れ、第１および第２のクロックレシーバ１０−１および
１０−２に供給される。

【００４４】第１のクロックレシーバ１０−１は、第１
の電位比較部２０−１と、第１の可変電位部３０−１と
を有する。第１の電位比較部２０−１は、第１の波形入
力端子２１−１と、第１の比較電位入力端子２２−１
と、第１の波形出力端子２３−１とを持つ。一方、第１
の可変電位部３０−１は、第１の可変電位Ｖ_th1を出力
する第１の電位出力端子３３−１を持つ。第１の波形入
力端子２１−１には、クロックドライバ６０から第１の
伝送路７１を介して第１の入力クロック信号ＣＬＫ_i1が
供給される。第１の比較電位入力端子２２−１には、第
１の可変電位部３０−１の第１の電位出力端子３３−１
から第１の可変電位Ｖ_th1が第１の比較電位として供給
される。そして、第１の波形出力端子２３−１から第１
の出力クロック信号ＣＬＫ_o1を出力する。

【００４５】同様に、第２のクロックレシーバ１０−２
は、第２の電位比較部２０−２と、第２の可変電位部３
０−２とを有する。第２の電位比較部２０−２は、第２
の波形入力端子２１−２と、第２の比較電位入力端子２
２−２と、第２の波形出力端子２３−２とを持つ。一
方、第２の可変電位部３０−２は、第２の可変電位Ｖ
_th2を出力する第２の電位出力端子３３−２を持つ。第
２の波形入力端子２１−２には、クロックドライバ６０
から第２の伝送路７２を介して第２の入力クロック信号
ＣＬＫ_i2が供給される。第２の比較電位入力端子２２−
２には、第２の可変電位部３０−２の第２の電位出力端
子３３−２から第２の可変電位Ｖ_th2が第２の比較電位
として供給される。そして、第２の波形出力端子２３−
２から第２の出力クロック信号ＣＬＫ_o2を出力する。

【００４６】次に、図４を参照して、図３に示したクロ
ック伝送システムの動作について説明する。

【００４７】図４に示すように、第２の入力クロック信
号ＣＬＫ_i2が第１の入力クロック信号ＣＬＫ_i1に対して
時間的に遅れているとする。言い換えれば、第１の入力
クロック信号ＣＬＫ_i1は、第２の入力クロック信号ＣＬ
Ｋ_i2に対して時間的に進んでいる。そして、初期値とし
て、第１および第２の可変電位部３０−１および３０−
２は、同じ値の第１および第２の可変電位Ｖ_th1および
Ｖ_th2を生成しているとする。

【００４８】このような状況では、第１の入力クロック
信号ＣＬＫ_i1が第２の入力クロック信号ＣＬＫ_i2よりも
時間的に進んでいるので、第１のクロックレシーバ１０
−１から出力される第１の出力クロック信号ＣＬＫ_o1の
方が、当然に、第２のクロックレシーバ１０−２から出
力される第２の出力クロック信号ＣＬＫ_o2よりも時間的
に進んでいる（早くなる）。すなわち、クロックスキュ
ーが発生する。

【００４９】そこで、このようなクロックスキューを調
整するために、図４の矢印Ｐで示すように、第２の可変
電位部３０−２から発生される第２の比較電位（第２の
可変電位）Ｖ_th2を、一点鎖線で示すレベルまで低下さ
せる。これにより、第２の入力クロック信号ＣＬＫ_i2に
対する第２の電位比較部２０−２での比較タイミングが
以前よりも時間的に早くなり、第１の入力クロック信号
ＣＬＫ_i1に対する第１の電位比較部２０−１での比較タ
イミングに近づけることが可能となる。このようにし
て、クロックスキューを減少させることができる。

【００５０】尚、図４に示す例では、第２の可変電位部
３０−２から発生される第２の比較電位Ｖ_th2を低下さ
せることによって、クロックスキューを調整している
が、これとは逆に、第１の可変電位部３０−１から発生
される第１の比較電位Ｖ_th1を上昇させることによっ
て、クロックスキューを調整しても良いのは勿論であ
る。

【００５１】尚、本発明は、上述した実施の形態に限定
されず、本発明の要旨を脱逸しない範囲内で種々の変更
が可能なのはいうまでもない。たとえば、可変電位部の
構成は、上述した実施の形態（図１）に限定されず、種
々の構成のものを採用できることは当業者であれば容易
に理解できるだろう。もう少し具体的に述べると、上述
した実施の形態では、可変電位部は、可変電位を３段階
にしか設定できないが、抵抗部を構成する抵抗部品の数
を増やすことにより、可変電位の設定段数を増やすこと
は容易に行える。また、上述した実施の形態における可
変電位部では、可変電位を不連続的にしか変えられない
が、連続的に変化させるように構成を変更することも可
能である。

【００５２】

【発明の効果】以上説明したように、本発明では、入力
クロック信号を電位比較部の波形入力端子に供給し、可
変電位部から生成された可変電位を比較電位として上記
電位比較部の比較電位入力端子に供給しているので、可
変電位を変えることにより、クロックスキューを調整
し、高速クロックを実現できるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施の形態によるクロックスキュー
調整回路（クロックレシーバ）の構成を示すブロック図
である。

【図２】図１に示したクロックスキュー調整回路に供給
される入力クロック信号の波形の一例を示す波形図であ
る。

【図３】図１に示したクロックレシーバを複数備えたク
ロック伝送システムを示すブロック図である。

【図４】図３に示したクロック伝送システムの動作を説
明するためのタイムチャートである。

【符号の説明】

１０ クロックスキュー調整回路（クロックレシ
ーバ） １０−１ 第１のクロックレシーバ １０−２ 第２のクロックレシーバ ２０ 電位比較部 ２０−１ 第１の電位比較部 ２０−２ 第２の電位比較部 ２１ 波形入力端子 ２１−１ 第１の波形入力端子 ２１−２ 第２の波形入力端子 ２２ 比較電位入力端子 ２２−１ 第１の比較電位入力端子 ２２−２ 第２の比較電位入力端子 ２３ 波形出力端子 ２３−１ 第１の波形出力端子 ２３−２ 第２の波形出力端子 ３０，３０−１，３０−２ 可変電位部 ３１ 電源端子 ３２ 接地端子 ３３ 電位出力端子 ３３−１ 第１の電位出力端子 ３３−２ 第２の電位出力端子 ４０ 抵抗部 ４１ 第１の抵抗部品 ４２ 第２の抵抗部品 ４３ 第３の抵抗部品 ４４ 第４の抵抗部品 ４５ 第５の抵抗部品 ４６ 第６の抵抗部品 ５０ 選択部 ５１ 第１のセレクタ ５２ 第２のセレクタ ６０ クロックドライバ ７１ 第１の伝送路 ７２ 第２の伝送路

Claims (11)

【特許請求の範囲】
1. 【請求項１】 入力クロック信号を受け、該入力クロッ
   ク信号のスキューを調整して、出力クロック信号を生成
   するクロックスキュー調整回路であって、 前記入力クロック信号が供給される波形入力端子と、比
   較電位が供給される比較電位入力端子とを持つ電位比較
   部と、 前記比較電位として可変電位を供給する可変電位部とを
   有し、前記電位比較部の波形出力端子から前記出力クロ
   ック信号を出力することを特徴とするクロックスキュー
   調整回路。
2. 【請求項２】 前記可変電位部は、電源電位が供給され
   る電源端子と、接地電位が供給される接地端子と、前記
   可変電位を出力する電位出力端子とを持ち、 前記電源端子と前記接地端子との間に接続された複数個
   の抵抗部品からなる抵抗部と、 該抵抗部と前記電位出力端子との間に接続されて、前記
   複数個の抵抗部品を選択するための選択部とから構成さ
   れている、請求項１に記載のクロックスキュー回路。
3. 【請求項３】 前記選択部は、各々の出力端子が前記電
   位出力端子に接続された第１および第２のセレクタから
   構成され、 前記抵抗部は、前記第１のセレクタの一方の入力端子に
   一端が接続された第１の抵抗部品と、前記第１のセレク
   タの他方の入力端子に一端が接続された第２の抵抗部品
   と、前記第２のセレクタの一方の入力端子に一端が接続
   された第３の抵抗部品と、前記第２のセレクタの他方の
   入力端子に一端が接続された第４の抵抗部品と、一端が
   前記電源端子に接続され、他端が前記第１および第２の
   抵抗部品の他端に接続された第５の抵抗部品と、一端が
   前記接地端子に接続され、他端が前記第３および第４の
   抵抗部品の他端に接続された第６の抵抗部品とからな
   る、請求項２に記載のクロックスキュー調整回路。
4. 【請求項４】 前記第１、前記第３、前記第５、および
   前記第６の抵抗部品は、同一の所定の抵抗値を持ち、前
   記第２および前記第４の抵抗部品は、前記所定の抵抗値
   の５倍の抵抗値を持つ、請求項３に記載のクロックスキ
   ュー調整回路。
5. 【請求項５】 入力クロック信号を受けて、出力クロッ
   ク信号を生成するクロックスレシーバにおいて、 前記入力クロック信号が供給される波形入力端子と、比
   較電位が供給される比較電位入力端子とを持つ電位比較
   部と、 前記比較電位として可変電位を供給する可変電位部とを
   有し、前記電位比較部の波形出力端子から前記出力クロ
   ック信号を出力することを特徴とするクロックレシー
   バ。
6. 【請求項６】 前記可変電位部は、電源電位が供給され
   る電源端子と、接地電位が供給される接地端子と、前記
   可変電位を出力する電位出力端子とを持ち、 前記電源端子と前記接地端子との間に接続された複数個
   の抵抗部品からなる抵抗部と、 該抵抗部と前記電位出力端子との間に接続されて、前記
   複数個の抵抗部品を選択するための選択部とから構成さ
   れている、請求項５に記載のクロックレシーバ。
7. 【請求項７】 前記選択部は、各々の出力端子が前記電
   位出力端子に接続された第１および第２のセレクタから
   構成され、 前記抵抗部は、前記第１のセレクタの一方の入力端子に
   一端が接続された第１の抵抗部品と、前記第１のセレク
   タの他方の入力端子に一端が接続された第２の抵抗部品
   と、前記第２のセレクタの一方の入力端子に一端が接続
   された第３の抵抗部品と、前記第２のセレクタの他方の
   入力端子に一端が接続された第４の抵抗部品と、一端が
   前記電源端子に接続され、他端が前記第１および第２の
   抵抗部品の他端に接続された第５の抵抗部品と、一端が
   前記接地端子に接続され、他端が前記第３および第４の
   抵抗部品の他端に接続された第６の抵抗部品とからな
   る、請求項６に記載のクロックレシーバ。
8. 【請求項８】 前記第１、前記第３、前記第５、および
   前記第６の抵抗部品は、同一の所定の抵抗値を持ち、前
   記第２および前記第４の抵抗部品は、前記所定の抵抗値
   の５倍の抵抗値を持つ、請求項７に記載のクロックレシ
   ーバ。
9. 【請求項９】 クロックドライバから第１乃至第Ｎ（Ｎ
   は２以上の整数）の入力クロック信号をそれぞれ第１乃
   至第Ｎの伝送路を介して第１乃至第Ｎのクロックレシー
   バへ伝送するクロック伝送システムにおいて、 第ｎ（１≦ｎ≦Ｎ）のクロックレシーバは、 前記第ｎの入力クロック信号が供給される第ｎの波形入
   力端子と、第ｎの比較電位が供給される第ｎの比較電位
   入力端子と、第ｎの出力クロック信号を出力する第ｎの
   波形出力端子とを持つ第ｎの電位比較部と、 前記第ｎの比較電位として第ｎの可変電位を供給する第
   ｎの可変電位部とを有することを特徴とするクロック伝
   送システム。
10. 【請求項１０】 前記第ｎの可変電位部は、電源電位が
    供給される第ｎの電源端子と、接地電位が供給される第
    ｎの接地端子と、前記第ｎの可変電位を出力する第ｎの
    電位出力端子とを持ち、 前記第ｎの電源端子と前記第ｎの接地端子との間に接続
    された複数個の抵抗部品からなる第ｎの抵抗部と、 該第ｎの抵抗部と前記第ｎの電位出力端子との間に接続
    されて、前記複数個の抵抗部品を選択するための第ｎの
    選択部とから構成されている、請求項９に記載のクロッ
    ク伝送システム。
11. 【請求項１１】 入力クロック信号を受け、該入力クロ
    ック信号にスキューがあるか否かを判定し、スキューが
    ある場合には当該スキューを減ずるように、入力クロッ
    クに遅延を加え、出力クロック信号として出力するため
    のクロックスキュー調整手段を有することを特徴とする
    クロックレシーバ。