JPH11260817A

JPH11260817A - 半導体集積回路の配線方法

Info

Publication number: JPH11260817A
Application number: JP10060002A
Authority: JP
Inventors: Kenji Kurashima; 健司倉島
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1998-03-11
Filing date: 1998-03-11
Publication date: 1999-09-24

Abstract

(57)【要約】【解決手段】配線層が３層以上ある半導体集積回路の配
線層同士の接続技術に関する。第Ｉ層と第Ｉ＋１層を接
続する第Ｉビア、第Ｉ＋１層と第Ｉ＋２層を接続する第
Ｉ＋１ビアをスタックさせ、第Ｉビア及び第Ｉ＋１ビア
を取り囲む様に第Ｉ＋１層を配置して成る配線層間接続
用コンポーネントを、機能ブロックの信号ピン部分、ま
たは自動配線装置による配線後に第Ｉビア及び第Ｉ＋１
ビアがスタックした位置に配置し、自動配線装置で使用
する機能ブロックの定義データでは第Ｉ層と第Ｉ＋２層
の部分のみで表現し、自動配線後に配線された第Ｉ＋１
層については配線層間接続用コンポーネントの第Ｉ＋１
層部分に置き換える。【効果】第Ｉビアと第Ｉ＋１ビアのスタック位置におい
て、第Ｉ＋１層を使用した自動配線装置による配線が可
能になり、半導体集積回路の配線時間短縮、配線効率の
向上、高集積化が実現する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、３層以上の配線層
をもつ半導体集積回路における、異なる配線層の接続の
技術に関する。

【０００２】

【従来の技術】従来、複数の配線層を持つ半導体集積回
路の配線において、第１層と第３層を一つの位置で接続
する場合は、第１ビアと、第２ビアのスタックによって
実現していた。

【０００３】

【発明が解決しようとする課題】しかし、前記従来の方
法によれば第１層と第３層を接続することは可能である
ものの、第１ビアと第２ビアがスタックされた位置では
第２層を使用することができない。図１０は前記従来技
術を用いて、３層の配線層において第１層と第３層を接
続した場合の立面図である。また図１１は、従来技術に
よる、第１層と第２層を接続する為の第１コンポーネン
トビアをあらわした平面図及び立面図であり、図１２
は、従来技術による、第２層と第３層を接続する為の第
２コンポーネントビアをあらわした平面図及び立面図で
ある。図１０において、１００１は第１層部分、１００
２は第１ビア、１００３は第２層部分、１００４は第２
ビア、１００５は第３層部分である。図１１において、
１１０１は第１層部分、１１０２は第１ビア、１１０３
は第２層部分である。図１２において１２０１は第２層
部分、１２０２は第２ビア、１２０３は第３層部分であ
る。

【０００４】図１０の構成を実現するためには、図１１
及び図１２に示す第１コンポーネントビア及び第２コン
ポーネントビアをＣＡＤ装置にて登録しておき、第１層
と第３層を同一の位置で接続する場合、第１コンポーネ
ントビアと第２コンポーネントビアをスタックさせ、第
２層についてはデータのＯＲ処理によって第１コンポー
ネントビアの持つ第２層部分、第２コンポーネントビア
の持つ第２層部分のどちらか一方を選択することによっ
てデータの重複を回避し、マスクデータの作成を行う方
法がある。

【０００５】前記の方法により実現した図１０の構造に
よれば、第１層と第３層の接続は可能になるが、その
際、第２層は第１ビアを介して第１層に接続し、第２ビ
アを介して第３層に接続する。かかる構造においては、
第２層は常に第１層と第３層と同電位となり、第１ビア
及び第２ビアをスタックした位置においては、第１層及
び第３層を使用する信号とは異なる信号を、第２層を使
用して配線することはできず、チップ上の機能ブロック
間の配線において配線効率が悪くなり、チップ面積が増
大する。

【０００６】図１３は第１ビアと第２ビアをスタックし
た位置の近傍に第２層が配線される場合を示す図であ
る。図１３において１３０１は図１０の構造によるスタ
ックされた第１ビア及び第２ビア、１３０２は第一の信
号に使用される第１層の配線、１３０３は第一の信号に
使用される第３層の配線、１３０４は第一の信号とは異
なる第二の信号に使用される第２層の配線である。図１
３において、第２層によって配線しようとする信号配線
は、第１ビア及び第２ビアの結合部分に第２層部分が存
在するため、前記第２層部分を迂回しなければならな
い。これにより、前記信号配線の配線長が増大し、配線
が混雑している場合には、前記信号配線の経路がなくな
る可能性もある。

【０００７】

【課題を解決するための手段】そこで本発明は前記課題
を解決する為のもので、第１に、第Ｉビアと第Ｉ＋１ビ
アを同一位置に配置し、前記第Ｉビアと前記第Ｉ＋１ビ
アを有限な値のスペースをおいて、完全に、または部分
的に取り囲む様に第Ｉ＋１層を配置して成る配線層間接
続用コンポーネントを任意の機能ブロックの信号ピン上
に配置し、自動配線装置で使用する機能ブロックの定義
データで前記は機能ブロックの信号ピンを前記配線層間
接続用コンポーネントの第Ｉ層と第Ｉ＋２層の部分のみ
で表現し、自動配線後に配線された第Ｉ＋１層について
は、前記配線層間接続用コンポーネントの第Ｉ＋１層部
分に含まれる箇所を、配線層間接続用コンポーネントの
第Ｉ＋１層部分に沿って削除し、前記配線層間接続用コ
ンポーネントの第Ｉ＋１層部分に置き換えることを特徴
とする。

【０００８】第２に、機能ブロックの信号ピンの位置
で、第Ｉコンポーネントビア及び第Ｉ＋１コンポーネン
トビアが配置された場合は、配線層間接続用コンポーネ
ントの第Ｉ＋１層部分に含まれる箇所を、前記配線層間
接続用コンポーネントの第Ｉ＋１層部分に沿って削除す
ることなく、前記配線層間接続用コンポーネントの第Ｉ
＋１層部分に前記第Ｉコンポーネントビアの第Ｉ＋１層
部分、または前記第Ｉ＋１コンポーネントビアの第Ｉ＋
１層部分を重ねることを特徴とする。

【０００９】第３に、自動配線後に第Ｉコンポーネント
ビアと第Ｉ＋１コンポーネントビアが同一の位置に配置
される場合、前記第Ｉコンポーネントビアと前記第Ｉ＋
１コンポーネントビアの１組を配線層間接続用コンポー
ネントに置き換えることを特徴とする。

【００１０】第４に、自動配線装置で使用するトップセ
ルの定義データでは、前記第３の、第Ｉコンポーネント
ビアと第Ｉ＋１コンポーネントビアの１組と置き換えた
配線層間接続用コンポーネントについて、第Ｉ層と第Ｉ
＋２層の部分を任意の信号ピンに割り当て、前記第Ｉコ
ンポーネントビアと前記第Ｉ＋１コンポーネントビアに
接続するネットに前記第Ｉコンポーネントビアの第Ｉ層
部分に接続するノードと前記第Ｉ＋１コンポーネントビ
アの第Ｉ＋２層部分に接続するノードを追加し、追加自
動配線することを特徴とする。

【００１１】第５に、第１乃至第４の、自動配線装置で
使用するトップセルの定義データにおいて、配線層間接
続用コンポーネントの位置に仮想ビアを配置し、前記仮
想ビアと第Ｉビアの間、及び前記仮想ビアと第Ｉ＋１ビ
アの間にビアのスタックを禁止する制約を与えることを
特徴とする。

【００１２】

【作用】本発明は以上の構成を有するので、第１に、機
能ブロックの信号ピンに第Ｉ層と第Ｉ＋２層の配線の接
続が可能で、かつ信号ピンと同一の位置に第Ｉ＋１層を
使用して前記信号ピンと異なる信号を自動配線すること
が可能になる。

【００１３】第２に、前記第１の処理が可能で、かつ前
記信号ピンと同一の信号を自動配線することが可能にな
る。

【００１４】第３に、前記信号ピン以外で第Ｉビアと第
Ｉ＋１ビアがスタックする位置に第Ｉ＋１層を使用し
て、前記第Ｉビア及び前記第Ｉ＋１ビアと異なる信号を
配線することが可能になる。

【００１５】第４に、第３の追加自動配線が可能にな
る。

【００１６】第５に、第１乃至第４の配線において、配
線層間接続用コンポーネントの第Ｉビア及び第Ｉ＋１ビ
アと異なる信号に限定した第Ｉ＋１層の配線が可能にな
る。

【００１７】

【発明の実施の形態】図１は、３層の配線層を持つ半導
体集積回路において、本発明の請求項１の実施例をあら
わした、配線層間接続用コンポーネントの平面図及び立
面図である。図１において、１０１は第１層部分、１０
２は第１ビア、１０３は第２層部分、１０４は第２ビ
ア、１０５は第３層部分、１０６は自動配線装置の定義
データにおける第１層のピン部分、１０７は自動配線装
置の定義データにおける第３層のピン部分、１０８は配
線層間接続用コンポーネントである。図１において第１
層部分１０１と第３層部分１０５は、第１ビア１０２、
第２ビア１０４を介して接続されるが、自動配線装置で
は自動配線装置の定義データにおける第１層のピン部分
１０６、自動配線装置の定義データにおける第３層のピ
ン部分１０７のみで表現することにより、前記第１層の
ピン部分１０６、及び前記第３層のピン部分１０７の間
には自動配線装置の定義データにおいて第２層の表現が
ないので、第２層を使用した自動配線装置の配線が可能
になる。

【００１８】図２は、本発明の請求項１の実施例をあら
わした、自動配線装置で使用する機能ブロックの信号ピ
ンを示す図である。図２において２０１は第１層部分、
２０２は第３層部分、２０３は信号ピンの中心、２０４
は第２層領域である。第２層を使用した自動配線装置の
配線では第２層領域２０４の使用が可能になる。

【００１９】図３は、前記図１の構造を使用して２つの
異なる信号を配線する場合を示す図である。図３におい
て３０１は図１の配線層間接続用コンポーネント、３０
２は配線層間接続用コンポーネントの第１ビア及び第２
ビア、３０３は配線層間接続用コンポーネントの第２層
部分、３０４は第一の信号の配線の為に第１ビア及び第
２ビアに接続される第１層の配線、３０５は第一の信号
の配線の為に第１ビア及び第２ビアに接続される第３層
の配線、３０６は第一の信号とは異なる第二の信号の第
２層の配線である。図３では第１層及び第３層を使用し
て第一の信号を配線する為に配置した配線層間接続用コ
ンポーネント３０１を迂回する事なく、第２層を使用し
て、前記第二の信号の第２層の配線３０６の構成が可能
である。

【００２０】図４は、本発明の請求項１の実施例をあら
わした、第２層の配線工程を示す図である。図４におい
て４０１は第２層の配線、４０２は配線層間接続用コン
ポーネントの中心位置を示す。また１０８は図１の配線
層間接続用コンポーネント、１０３は配線層間接続用コ
ンポーネントの第２層部分、１０９は配線層間接続用コ
ンポーネントの第１ビア及び第２ビアを示す。図４に示
すように、工程１において、第２層を使用して信号を配
線し、工程２において、第２層信号の配線層間接続用コ
ンポーネント領域を削除し、工程３において、配線層間
接続用コンポーネント１０８を配線層間接続用コンポー
ネントの中心位置４０３に配置することで、配線層間接
続用コンポーネントの第２層部分１０３によって、配線
層間接続用コンポーネントの第１ビア及び第２ビア１０
９に接続することなく、第２層の配線４０１が接続され
る。

【００２１】図５は本発明の請求項２の実施例をあらわ
した、第２層の配線工程を示す図である。図５において
５０１は第２層の配線、５０２は第１コンポーネントビ
ア、５０３は第１コンポーネントビアの第２層部分、５
０４は第１コンポーネントビアの中心位置を示す。ま
た、１０８は図１の配線層間接続用コンポーネント、１
０３は配線層間接続用コンポーネントの第２層部分、１
０９は配線層間接続用コンポーネントの第１ビア及び第
２ビアを示す。図５に示すように、工程１において第２
層を使用して信号を配線し、工程２において第１コンポ
ーネントビア５０２を配置し、工程３において配線層間
接続用コンポーネント１０８を第１コンポーネントビア
の中心位置５０４に配置する。前記工程１乃至工程３に
よって、第１コンポーネントビアの中心位置５０４に
は、第２層の配線５０１、第１コンポーネントビアの第
２層部分５０３、配線層間接続用コンポーネントの第２
層部分１０３が重なるので、データのＯＲ処理によって
第２層配線を形成すると、第２層の配線５０１は第１ビ
ア及び第２ビア１０９に接続され、図１に示す配線層間
接続用コンポーネントを使用し、かつ前記配線層間接続
用コンポーネントの第１ビア及び第２ビアに第２層配線
を接続することが可能になる。

【００２２】図６は、本発明の請求項３の実施例をあら
わした、配線フローを示す図である。図６において６０
１は自動配線装置による配線、６０２はビアスタック位
置の抽出、６０３は配線層間接続用コンポーネントの置
き換え、６０４はビアスタック位置における第２層を使
用した配線、６０５はＣＡＤデータの出力、６０６はビ
アスタック位置における第２層の処理、６０７はマスク
データの出力を示す。前記配線フローにおいて、自動配
線装置による配線６０１終了後、ビアスタック位置の抽
出６０２で、第１コンポーネントビアと第２コンポーネ
ントビアのスタック位置を抽出する。前記抽出は、ＤＲ
Ｃでビアスタックの条件に当てはまる場合に、その位置
を出力する等の処理で実現する。前記抽出終了後、配線
層間接続用コンポーネントの置き換え６０３の処理に移
る。配線層間接続用コンポーネントの置き換え６０３で
は、ビアスタック位置の抽出６０２によって抽出された
位置の第１コンポーネントビア及び第２コンポーネント
ビアを削除し、同一の位置に配線層間接続用コンポーネ
ントを配置することによって実現する。配線層間接続用
コンポーネントの置き換え６０３終了後、ビアスタック
位置における第２層を使用した配線６０４が可能にな
る。ビアスタック位置における第２層を使用した配線６
０４終了後、ＣＡＤデータの出力６０５を行うと、前記
ビアスタック位置の第２層を使用したＣＡＤデータが出
力されるが、前記ＣＡＤデータの第２層は、信号配線、
第１コンポーネントビアの第２層部分、第２コンポーネ
ントビアの第２層部分、配線層間接続用コンポーネント
の第２層部分の重複があるので、前記重複をなくすため
に、ビアスタック位置における第２層の処理６０６を行
う。ビアスタック位置における第２層の処理６０６は、
第１コンポーネントビアまたは第２コンポーネントビア
がない場合は図４の工程１乃至工程３によって実現し、
第１コンポーネントビアまたは第２コンポーネントビア
がある場合は図５の工程１乃至工程３によって実現す
る。ビアスタック位置における第２層の処理６０６終了
後にマスクデータの出力６０７を行い、本発明の請求項
３記載の半導体集積回路における配線が終了する。

【００２３】図７は、本発明の請求項４の実施例をあら
わした、配線フローを示す図である。図７において、７
０１は自動配線装置による配線、７０２はビアスタック
位置の抽出、７０３は配線層間接続用コンポーネントの
置き換え、７０４はビアスタック位置における信号ピン
の作成、７０５は自動配線後の配線情報とネットリスト
の対応データの出力、７０６はネットリストにおける信
号ピン接続用ノードの追加、７０７は自動配線後の配線
情報とネットリストの対応データの追加入力、７０８は
自動配線装置による追加配線、７０９はＣＡＤデータの
出力、７１０はビアスタック位置における第２層の処
理、７１１はマスクデータの出力を示す。前記配線フロ
ーにおいて、自動配線装置による配線７０１終了後、ビ
アスタック位置の抽出７０２で、第１コンポーネントビ
アと第２コンポーネントビアのスタック位置を抽出す
る。前記抽出は、ＤＲＣでビアスタックの条件に当ては
まる場合に、その位置を出力する等の処理で実現する。
前記抽出終了後、配線層間接続用コンポーネントの置き
換え７０３の処理に移る。配線層間接続用コンポーネン
トの置き換え７０３では、ビアスタック位置の抽出７０
２によって抽出された位置の第１コンポーネントビア及
び第２コンポーネントビアを削除し、同一の位置に配線
層間接続用コンポーネントを配置することによって実現
する。配線層間接続用コンポーネントの置き換え７０３
終了後、ビアスタック位置における信号ピンの作成７０
４を行う。このとき図２と同様に、第１層と第３層のみ
で自動配線装置用信号ピンを作成する。ビアスタック位
置における信号ピンの作成７０４終了後、自動配線後の
配線情報とネットリストの対応データの出力７０５、ネ
ットリストにおける信号ピン接続用ノードの追加７０６
を行う。ネットリストにおける信号ピン接続用ノードの
追加７０６は、ビアスタックの位置を自動配線後の配線
情報とネットリストの対応データから検索し、前記検索
結果から抽出されたネットに前記信号ピン接続用ノード
の記述を追加することで実現する。ネットリストにおけ
る信号ピン接続用ノードの追加７０６終了後、自動配線
後の配線情報とネットリストの対応データの追加入力７
０７を行い、前記追加入力データをもとに、自動配線装
置による追加配線７０８を行う。自動配線装置による追
加配線７０８により、ビアスタックの位置の第２層の配
線が可能になり、ＣＡＤデータの出力７０９を行うと、
ビアスタック位置の第２層を使用したＣＡＤデータが出
力されるが、前記ＣＡＤデータの第２層は、信号配線、
第１コンポーネントビアの第２層部分、第２コンポーネ
ントビアの第２層部分、配線層間接続用コンポーネント
の第２層部分の重複があるので、前記重複をなくすため
に、ビアスタックにおける第２層の処理７１０を行う。
ビアスタックにおける第２層の処理７１０は、第１コン
ポーネントビアまたは第２コンポーネントビアがない場
合は図４の工程１乃至工程３によって実現し、第１コン
ポーネントビアまたは第２コンポーネントビアがある場
合は図５の工程１乃至工程３によって実現する。第２層
の処理７１０終了後にマスクデータの出力７１１を行
い、本発明の請求項４記載の半導体集積回路における配
線が終了する。

【００２４】図８は、本発明の請求項４の実施例をあら
わした、トップセルのネットリストにおける追加ピン接
続用ノードを示す図である。図８において、８０１はト
ップセルの自動配線用レイアウトの一部、８０２は第１
論理ブロック、８０３は第２論理ブロック、８０４はト
ップセルの追加ピン、８０５はトップセルのネットリス
ト、８０６はネットデータ、８０７はノードデータ、８
０８は図形データ、８０９は追加ピン接続用ノードを示
す。図８に示すように、トップセルのレイアウトの一部
８０１にトップセルの追加ピン８０４を追加後、第１論
理ブロック８０２のＯＵＴから第２論理ブロック８０３
のＩＮまでの信号を配線するためには、追加ピン接続用
ノード８０９挿入後のトップセルのネットリスト８０５
にしたがって自動配線装置の追加配線を行うと、トップ
セルの追加ピン８０４の第１層と第３層にそれぞれ配線
され、かつトップセルの追加ピン８０４と同一の位置に
おいて第２層が使用される。前記トップセルの実レイア
ウトには、トップセルの追加ピン８０４の位置に、配線
層間接続用コンポーネントを配置し、第１コンポーネン
トビアまたは第２コンポーネントビアがない場合は図４
の工程１乃至工程３によって配線層間接続用コンポーネ
ントの第１ビア及び第２ビアの信号とは異なる第２層の
信号配線を実現し、第１コンポーネントビアまたは第２
コンポーネントビアがある場合は図５の工程１乃至工程
３によって配線層間接続用コンポーネントの第１ビア及
び第２ビアに接続された第２層の信号配線を実現する。

【００２５】図９は、本発明の請求項５の実施例をあら
わした、自動配線装置で使用する、機能ブロックの信号
ピンを示す図である。９０１は第１層部分、９０２は第
３層部分、９０３は信号ピンの中心、９０４は第２層領
域、９０５は仮想ビアである。図９において、仮想ビア
９０５については第１ビア及び第２ビアとのスタック禁
止の制約を与えることにより、第１層部分９０１及び第
３層部分９０２の間に第１ビア及び第２ビアが配置され
なくなり、ひいては第１層部分９０１及び第３層部分９
０２と同一の信号が、第１ビアを介して第１層部分９０
１に、第２ビアを介して第３層部分９０２にそれぞれ接
続されなくなる。図９については請求項１乃至請求項４
において、配線層間接続用コンポーネントの第１ビア及
び第２ビアと異なる信号に限定して、第２層による配線
をする場合に適用される。

【００２６】

【発明の効果】以上述べたように、本発明の半導体集積
回路は、第１に、機能ブロックの信号ピンに第Ｉ層と第
Ｉ＋２層の配線の接続が可能で、かつ前記信号ピンと同
一の位置に第Ｉ＋１層を使用して前記信号ピンと異なる
信号を配線することが可能になる。

【００２７】第２に、前記信号ピンに第Ｉ層と第Ｉ＋２
層の配線の接続が可能で、かつ前記信号ピンと同一の位
置に第Ｉ＋１層を使用して前記信号ピンと同一の信号を
配線することが可能になる。

【００２８】第３に、前記信号ピン以外で第Ｉビアと第
Ｉ＋１ビアがスタックする位置に、第Ｉ＋１層を使用し
て、信号の配線が可能になる。

【００２９】第４に、前記信号ピン以外で第Ｉビアと第
Ｉ＋１ビアがスタックする位置に、第Ｉ＋１層を使用し
て、信号の追加自動配線が可能になる。

【００３０】第５に、第１乃至第４の配線において、配
線層間接続用コンポーネントの第Ｉビア及び第Ｉ＋１ビ
アと異なる信号に限定した第Ｉ＋１層の配線が可能にな
る。

【００３１】第１乃至第５により、第Ｉ層と第Ｉ＋２層
の間にある配線層で、第Ｉビアと第Ｉ＋１ビアがスタッ
クする位置を迂回することなく、第Ｉ＋１層を使用して
前記第Ｉビアと前記第Ｉ＋１ビアの信号と同一の、また
は異なる信号の自動配線装置による配線が可能になり、
３層以上の配線層を持つ半導体集積回路の配線時間の短
縮、配線効率の向上及び高集積化が実現する。

【図面の簡単な説明】

【図１】３層の配線層を持つ半導体集積回路において、
本発明の請求項１の実施例をあらわした、配線層間接続
用コンポーネントの平面図及び立面図。

【図２】本発明の請求項１の実施例をあらわした、自動
配線装置で使用する機能ブロックの信号ピンを示す図。

【図３】図１の構造を使用して２つの異なる信号を配線
する場合を示す図。

【図４】本発明の請求項１の実施例をあらわした、第２
層の配線工程を示す図。

【図５】本発明の請求項２の実施例をあらわした、第２
層の配線工程を示す図。

【図６】本発明の請求項３の実施例をあらわした、配線
フローを示す図。

【図７】本発明の請求項４の実施例をあらわした、配線
フローを示す図。

【図８】本発明の請求項４の実施例をあらわした、トッ
プセルのネットリストにおける追加ピン接続用ノードを
示す図。

【図９】本発明の請求項５の実施例をあらわした、自動
配線装置で使用する、機能ブロックの信号ピンを示す
図。

【図１０】従来技術を用いて、３層の配線層において第
１層と第３層を接続した場合の立面図。

【図１１】従来技術による、第１層と第２層を接続する
為の第１コンポーネントビアをあらわした平面図及び立
面図。

【図１２】従来技術による、第２層と第３層を接続する
為の第２コンポーネントビアをあらわした平面図及び立
面図。

【図１３】第１ビアと第２ビアをスタックした位置の近
傍に第２層が配線される場合を示す図。

【符号の説明】

１０１・・・第１層部分１０２・・・第１ビア１０３・・・第２層部分１０４・・・第２ビア１０５・・・第３層部分１０６・・・自動配線装置の定義データにおける第１層
のピン部分１０７・・・自動配線装置の定義データにおける第３層
のピン部分１０８・・・配線層間接続用コンポーネント１０９・・・配線層間接続用コンポーネントの第１ビア
及び第２ビア２０１・・・第１層部分２０２・・・第３層部分２０３・・・信号ピンの中心２０４・・・第２層領域３０１・・・配線層間接続用コンポーネント３０２・・・配線層間接続用コンポーネントの第１ビア
及び第２ビアの層３０３・・・配線層間接続用コンポーネントの第２層部
分３０４・・・第一の信号の配線の為に第１ビア及び第２
ビアに接続される第１層の配線３０５・・・第一の信号の配線の為に第１ビア及び第２
ビアに接続される第３層の配線３０６・・・第一の信号とは異なる第二の信号の第２層
の配線４０１・・・第２層の配線４０２・・・配線層間接続用コンポーネントの中心位置５０１・・・第２層の配線５０２・・・第１コンポーネントビア５０３・・・第１コンポーネントビアの第２層部分５０４・・・第１コンポーネントビアの中心位置６０１・・・自動配線装置による配線６０２・・・ビアスタック位置の抽出６０３・・・配線層間接続用コンポーネントの置き換え６０４・・・ビアスタック位置における第２層を使用し
た配線６０５・・・ＣＡＤデータの出力６０６・・・ビアスタック位置における第２層の処理６０７・・・マスクデータの出力７０１・・・自動配線装置による配線７０２・・・ビアスタック位置の抽出７０３・・・配線層間接続用コンポーネントの置き換え７０４・・・ビアスタック位置における信号ピンの作成７０５・・・自動配線後の配線情報とネットリストの対
応データの出力７０６・・・ネットリストにおける信号ピン接続用ノー
ドの追加７０７・・・自動配線後の配線情報とネットリストの対
応データの追加入力７０８・・・自動配線装置による追加配線７０９・・・ＣＡＤデータの出力７１０・・・ビアスタック位置における第２層の処理７１１・・・マスクデータの出力８０１・・・トップセルの自動配線用レイアウトの一部８０２・・・第１論理ブロック８０３・・・第２論理ブロック８０４・・・トップセルの追加ピン８０５・・・トップセルのネットリスト８０６・・・ネットデータ８０７・・・ノードデータ８０８・・・図形データ８０９・・・追加ピン接続用ノード９０１・・・第１層部分９０２・・・第３層部分９０３・・・信号ピンの中心９０４・・・第２層領域９０５・・・仮想ビア１００１・・・第１層部分１００２・・・第１ビア１００３・・・第２層部分１００４・・・第２ビア１００５・・・第３層部分１１０１・・・第１層部分１１０２・・・第１ビア１１０３・・・第２層部分１２０１・・・第２層部分１２０２・・・第２ビア１２０３・・・第３層部分１３０１・・・図１０の構造によるスタックされた第１
ビア及び第２ビア１３０２・・・第一の信号に使用される第１層の配線１３０３・・・第一の信号に使用される第３層の配線１３０４・・・第二の信号に使用される第２層の配線

Claims

【特許請求の範囲】

【請求項１】３層以上の配線層（以下、下の層から、第
１層、第２層・・・第Ｎ層と記し、第１層は配線層でな
くても良い）を有する半導体集積回路の配線方法におい
て、第Ｉ（Ｉ≧１）層と第Ｉ＋１層を絶縁する為の第I層間
絶縁膜に空けられたコンタクトホール（以下、第Ｉビア
と記す）と、第Ｉ＋１層と第Ｉ＋２層を絶縁する為の第
Ｉ＋１層間絶縁膜に空けられたコンタクトホール（以
下、第Ｉ＋１ビアと記す）を同一位置に配置し、前記第
Ｉビアと前記第Ｉ＋１ビアを有限な値のスペースをおい
て、完全に、または部分的に取り囲む様に、第Ｉ＋１層
を配置して成る配線層間接続用コンポーネントを任意の
機能ブロックの信号ピン上に配置し、自動配線装置で使
用する機能ブロックの定義データでは前記機能ブロック
の信号ピンを前記配線層間接続用コンポーネントの第Ｉ
層と第Ｉ＋２層の部分のみで表現し、自動配線後に配線
された第Ｉ＋１層については、前記配線層間接続用コン
ポーネントの第Ｉ＋１層部分に含まれる箇所を、前記配
線層間接続用コンポーネントの第Ｉ＋１層部分に沿って
削除し、前記配線層間接続用コンポーネントの第Ｉ＋１
層部分に置き換えることを特徴とする、半導体集積回路
の配線方法。
【請求項２】請求項１記載の半導体集積回路の配線方法
において、前記機能ブロックの信号ピンの位置で、自動
配線後に第Ｉ層、前記第Ｉビア、第Ｉ＋１層から成るサ
ンドイッチ構造のコンポーネント（以下、第Ｉコンポー
ネントビアと記す）、及び第Ｉ＋１層、前記第Ｉ＋１ビ
ア、第Ｉ＋２層から成るサンドイッチ構造のコンポーネ
ント（以下、第Ｉ＋１コンポーネントビアと記す）が配
置された場合は、前記配線層間接続用コンポーネントの
第Ｉ＋１層部分に含まれる箇所を、前記配線層間接続用
コンポーネントの第Ｉ＋１層部分に沿って削除すること
なく、前記配線層間接続用コンポーネントの第Ｉ＋１層
部分に前記第Ｉコンポーネントビアの第Ｉ＋１層部分、
または前記第Ｉ＋１コンポーネントビアの第Ｉ＋１層部
分を重ねることを特徴とする、半導体集積回路の配線方
法。
【請求項３】請求項１記載の半導体集積回路の配線方法
において、自動配線後に前記第Ｉコンポーネントビアと前記第Ｉ＋
１コンポーネントビアが同一の位置に配置される場合、
前記第Ｉコンポーネントビアと前記第Ｉ＋１コンポーネ
ントビアの１組を前記配線層間接続用コンポーネントに
置き換えることを特徴とする、半導体集積回路の配線方
法。
【請求項４】請求項３記載の半導体集積回路の配線方法
において、自動配線装置で使用するトップセルの定義データでは、
請求項３記載の第Ｉコンポーネントビアと第Ｉ＋１コン
ポーネントビアの１組と置き換えた配線層間接続用コン
ポーネントについて、第Ｉ層と第Ｉ＋２層の部分を任意
の信号ピンに割り当て、前記第Ｉコンポーネントビアと
前記第Ｉ＋１コンポーネントビアに接続するネットに前
記第Ｉコンポーネントビアの第Ｉ層部分に接続するノー
ドと前記第Ｉ＋１コンポーネントビアの第Ｉ＋２層部分
に接続するノードを追加し、追加自動配線することを特
徴とする、半導体集積回路の配線方法。
【請求項５】請求項１乃至請求項４記載の半導体集積回
路の配線方法において、自動配線装置で使用するトップ
セルの定義データにおいて、前記配線層間接続用コンポ
ーネントの位置に仮想ビアを配置し、前記仮想ビアと前
記第Ｉビアの間、及び前記仮想ビアと前記第Ｉ＋１ビア
の間にビアの同一位置の配置（以下、スタックと記す）
を禁止する制約を与えることを特徴とする、半導体集積
回路の配線方法。