JPH11261076A5

JPH11261076A5 -

Info

Publication number: JPH11261076A5
Application number: JP1998082949A
Authority: JP
Filing date: 1998-03-13
Publication date: 2005-07-21

Description

前記ゲート電極２０００は、ゲート絶縁膜１２００に接して形成された金属層２１１０と、前記金属層２１１０上に接して形成されたアルミニウム層２２００との積層導電膜を有し、さらに金属層２１１０の側面に形成された金属層の陽極酸化物層２１００及びアルミニウム層２２００表面を陽極酸化したアルミナ層２２１０を有する。この構成により、上記の積層導電膜はそれぞれの陽極酸化膜で被覆されるため、絶縁性が高められると共に、アルミニウム層２２００の耐熱性も向上される。

本発明では、金属層２１１０は陽極酸化可能であると共に、アルミニウムよりも融点が高い金属材料で形成して、ゲート絶縁膜１２００にアルミニウムが拡散されることを防止するバリア層として機能させるため、ゲート電極２０００形成以後に４００℃以上の加熱処理が可能になり、加熱温度を５００〜６００℃程度まで上げることができる。

このような金属層２１１０としてバルブ金属を用いることができ、Ｔａ、Ｎｂ、Ｈｆ、Ｔｉ、Ｃｒのいずれか一種金属元素もしくはこれらの合金、又はＭｏとＴａの合金を用いればよい。またアルミニウム層２２００は純アルミニウムだけでなく、Ｓｉ、Ｓｃ等を数重量％添加し耐熱性を向上させても良い。

次にゲート電極２０００を形成する。金属層２１１０、アルミニウム層２２００を成膜し所定の形状にパターニングする。それぞれ陽極酸化して、陽極酸化物層２１００と２２１０を形成する。これによってゲート電極２０００を完成する。本発明では、ゲート電極２０００において、主に信号、電流の経路としてアルミニウム層２２００を用いるため、その膜厚は４００〜６５０ｎｍ程度とする。また、金属層は後述するようにバリア層をして機能すれば良く、その膜厚は１０〜１００ｎｍ程度とする。

次にゲート電極２０００をマスクにして前記絶縁被膜をパターニングして自己整合的にゲート絶縁膜１２００を形成する。さらに、ゲート電極２０００をマスクにして、活性層１１００に導電性を付与する不純物を添加して、ソース／ドレイン領域１１１０、１１２０とチャネル形成領域１１３０を自己整合的に形成する。

次に、ソース／ドレイン領域１１１０、１１２０にシリサイド層１１１１、１１２１を形成する。先ず、シリコンとシリサイド反応する金属膜を成膜する。この金属膜としては、５００〜６００℃程度の加熱温度でシリサイド反応する金属膜であれば良く、例えばＴａ、Ｃｒ、Ｍｎ、Ｎｂ、Ｍｏ、Ｔｉのいずれか一種の金属膜を用いることができる。金属膜は活性層１１００のうちソース／ドレイン領域１１１０と１１２０のみ接しており、加熱処理によってソース／ドレイン領域１１１０、１１２０のシリコンと金属が反応して、シリサイド層１１１１、１１２１が形成される。なお、ソース／ドレイン領域１１１０、１１２０を完全にシリサイド化しても良い。

シリサイド化の後、未反応の金属膜をエッチングで除去する。このとき、ゲート電極２０００の金属層２１１０とアルミニウム層２２００はそれぞれの陽極酸化物層２１００と２２１０で被覆されているため、エッチングで除去されるようなことがない。なお、シリサイド化の加熱処理は電気炉内での加熱や赤外ランプを用いたＲＴＡを用いればよい。

【図１３】

Claims

同一基板上に形成された複数の薄膜トランジスタで構成された半導体回路を有し、
前記薄膜トランジスタは、チャネル形成領域、ソース領域及びドレイン領域を有する半導体層と、ゲート絶縁膜と、ゲート電極と、ソース電極と、ドレイン電極と、を有し、
前記ゲート電極は、前記ゲート絶縁膜に接して形成された金属層と、前記金属層の側面に形成された前記金属層の酸化層と、前記金属層に接して形成されたアルミニウム層またはアルミニウムを主成分とする材料層と、前記アルミニウム層または前記アルミニウムを主成分とする材料層の表面及び側面に形成されたアルミナ層と、を有し、
前記ソース領域と前記ソース電極、前記ドレイン領域と前記ドレイン電極との接続部にシリサイド層が形成されていることを特徴とする半導体装置。
請求項１において、前記金属層は、Ｔａ、Ｎｂ、Ｈｆ、ＴｉまたはＣｒのいずれか一種の金属元素、前記金属元素の合金、又はＭｏとＴａの合金であることを特徴とする半導体装置。
同一基板上に形成された複数の薄膜トランジスタで構成される半導体回路を有し、
前記薄膜トランジスタは、チャネル形成領域、ソース領域及びドレイン領域を有する半導体層と、ゲート絶縁膜と、ゲート電極と、ソース電極と、ドレイン電極と、を有し、
前記ゲート電極は、前記ゲート絶縁膜に接して形成されたタンタル層と、前記タンタル層の側面に形成されたタンタルオキサイド層と、前記タンタル層に接して形成されたアルミニウム層またはアルミニウムを主成分とする材料層と、前記アルミニウム層または前記アルミニウムを主成分とする材料層の表面及び側面に形成されたアルミナ層と、を有し、
前記ソース領域と前記ソース電極、前記ドレイン領域と前記ドレイン電極との接続部にシリサイド層が形成されていることを特徴とする半導体装置。
請求項３において、前記タンタル層の膜厚は５ｎｍ乃至２００ｎｍであることを特徴とする半導体装置。
請求項３又は請求項４において、前記タンタルオキサイド層の端部は前記アルミナ層の端部よりも外側に突出していることを特徴とする半導体装置。
請求項３乃至請求項５のいずれか一において、前記タンタルオキサイド層の膜厚は前記タンタル層の膜厚の２倍乃至４倍であることを特徴とする半導体装置。
請求項１乃至請求項６のいずれか一において、前記半導体層は、多結晶シリコン薄膜であることを特徴とする半導体装置。
請求項１乃至請求項７のいずれか一において、前記半導体層はＬＤＤ領域を有していることを特徴とする半導体装置。
請求項１乃至請求項８のいずれか一において、前記シリサイド層は、Ｔａ、Ｃｒ、Ｍｎ、Ｎｂ、ＭｏまたはＴｉのいずれか一種の金属とシリコンとの化合物であることを特徴とする半導体装置。
請求項１乃至請求項９に記載の半導体装置を有する液晶表示装置、エレクトロルミネッセンス表示装置またはイメージセンサ。
同一基板上に形成された複数の薄膜トランジスタで構成される半導体回路を有する半導体装置の作製方法であって、
半導体層と、該半導体層上に絶縁膜とを形成し、
前記絶縁膜上に金属層を形成し、
前記金属層上にアルミニウム層またはアルミニウムを主成分とする材料層を形成し、
第１の酸化処理により、前記アルミニウム層または前記アルミニウムを主成分とする材料層の側面に第１のアルミナ層を形成し、
第２の酸化処理により、前記アルミニウム層または前記アルミニウムを主成分とする材料層の表面及び側面に第２のアルミナ層を形成すると同時に、前記金属層の側面に金属酸化物層を形成し、
前記金属層、前記金属酸化物層、前記アルミニウム層または前記アルミニウムを主成分とする材料層、前記第１のアルミナ層及び前記第２のアルミナ層をマスクとして前記絶縁膜をエッチングすることによりゲート絶縁膜を形成し、
前記第１のアルミナ層を除去し、
導電性を付与する不純物を添加することによりソース領域及びドレイン領域を形成し、
前記ソース領域及び前記ドレイン領域上に金属膜を形成し、
加熱処理により、前記ソース領域及び前記ドレイン領域の表面をシリサイド化することを特徴とする半導体装置の作製方法。
請求項１１において、前記金属層は、Ｔａ、Ｎｂ、Ｈｆ、ＴｉまたはＣｒのいずれか一種の金属元素、前記金属元素の合金またはＭｏとＴａの合金で形成されることを特徴とする半導体装置の作製方法。
同一基板上に形成された複数の薄膜トランジスタで構成される半導体回路を有する半導体装置の作製方法であって、
半導体層と、該半導体層上に絶縁膜を形成し、
前記絶縁膜上にタンタル層を形成し、
前記タンタル層上にアルミニウム層またはアルミニウムを主成分とする材料層を形成し、
第１の酸化処理により、前記アルミニウム層または前記アルミニウムを主成分とする材料層の側面に第１のアルミナ層を形成し、
第２の酸化処理により、前記アルミニウム層または前記アルミニウムを主成分とする材料層の表面及び側面に第２のアルミナ層を形成すると同時に、前記タンタル層の側面にタンタルオキサイド層を形成し、
前記タンタル層、前記タンタルオキサイド層、前記アルミニウム層または前記アルミニウムを主成分とする材料層、前記第１のアルミナ層及び前記第２のアルミナ層をマスクとして前記絶縁膜をエッチングすることによりゲート絶縁膜を形成し、
前記第１のアルミナ層を除去し、
導電性を付与する不純物を添加することによりソース領域及びドレイン領域を形成し、
前記ソース領域及び前記ドレイン領域上に金属膜を形成し、
加熱処理により、前記ソース領域及び前記ドレイン領域の表面をシリサイド化することを特徴とする半導体装置の作製方法。
請求項１１乃至請求項１３のいずれか一において、前記半導体層は、多結晶シリコン薄膜で形成されることを特徴とする半導体装置の作製方法。
請求項１１乃至請求項１４のいずれか一において、前記半導体層はＬＤＤ領域が形成されることを特徴とする半導体装置の作製方法。
請求項１１乃至請求項１５のいずれか一において、前記金属膜は、Ｔａ、Ｃｒ、Ｍｎ、Ｎｂ、ＭｏまたはＴｉのいずれか一種の金属で形成されることを特徴とする半導体装置の作製方法。
請求項１１乃至請求項１６のいずれか一において、前記シリサイド化は、金属膜とシリコンがシリサイド反応していることを特徴とする半導体装置の作製方法。
同一基板上に形成された複数の薄膜トランジスタで構成された半導体回路を有し、
前記薄膜トランジスタは、チャネル形成領域、ソース領域及びドレイン領域を有する半導体層と、ゲート絶縁膜と、ゲート電極と、ソース電極と、ドレイン電極と、を有し、
前記ゲート絶縁膜は窒化珪素膜を有し、
前記ゲート電極は、前記ゲート絶縁膜に接して形成されたアルミニウム層またはアルミニウムを主成分とする材料層と、前記アルミニウム層または前記アルミニウムを主成分とする材料層の表面及び側面に形成されたアルミナ層と、を有し、
前記ソース領域と前記ソース電極、前記ドレイン領域と前記ドレイン電極との接続部にシリサイド層が形成されていることを特徴とする半導体装置。