JPH02273934A - 半導体素子およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、半導体素子およびその製造方法に関するも
のである。

（従来の技術） 半導体デバイスの高性能化のため忙、スケーリング則を
よシどころとした縮小化が進められている。しかし、１
ｍ小化が進むにつれて、従来考慮されていなかりた次の
ような問題点が発生するようになった。

（１）　　ソース／ドレイン接合深さが浅くなることに
よシ、ソース／ドレインの寄生抵抗が大きくなシ、トラ
ンジスタを微細化し、チャネル抵抗を小さくしても、そ
れに見合うだけのドレイン電流の増加が得られなくなっ
た。

（２）ｆ−）絶縁膜が薄膜化され、？−）耐圧の低下、
さらにはトンネリングによるゲート電流の増加が見うけ
られるようＫなりた。これは、ゲート絶縁膜がシリコン
酸化膜で約５　ｎｍよシ薄いとき顕著となる。

以上の問題点を解決するためＫ、種々の方法が考えられ
ている。例えば、前記問題点１に対しては、ソース／ド
レイン表面部のシリサイド化、問題点２に対しては、ｆ
−）絶縁膜としてシリコン酸化膜よシ比誘電率の大きい
シリコン窒化膜を使用するなどが代替案とされている。

（発明が解決しようとする課題） しかしながら、シリコン窒化膜はシリコン酸化膜に比べ
て比誘電率が７．４とあまり大きくなく（８１０□は３
．９）、決して有効な材料とは言い難く、ゲート絶縁膜
の薄膜化による問題点を充分解決できなかった。また、
ソース／ドレイン表面部を従来の方法でシリサイド化す
ると、製造工程数が増大する欠点があった。

この発明は、以上述べたゲート絶縁膜の薄膜化による問
題点を除去し、かつドレイン電流の大きい、性能のよい
半導体素子を提供することを目的とする。

また、この発明は、上述のような高性能なＭＯ８型半導
体素子を工程を複雑にすることなく容易に得られる半導
体素子の製造方法を提供することを目的とする。

（課題を解決する九めの手段） この発明は、ＭＯ８型半導体素子において、金属膜を形
成し、この金属膜のうち少なくともソース／ドレイン領
域上（ｔたは下）は金属シリサイド膜とし、かつ少なく
とも？−）電極上（または下）は金属酸化膜としたもの
である。

（作用） 前記金属酸化膜はゲート絶縁属として作用する。

この金属酸化膜例えばタンタル酸化膜は、二酸化シリコ
ンや窒化シリコンに比べて比誘電率が２２と高く（二酸
化シリコンは３．９、窒化シリコンは７）、ＭＯ８型半
導体素子のゲート絶縁膜に適用した場合、同じ膜厚なら
ばドレイン電流が大きくなシ、また、同じドレイン電流
を得るならば、膜厚を厚くすることができる。したがっ
て、従来のゲート絶縁膜の薄膜化による問題点、すなわ
ち信頼性、制御性、トンネリングなどの物理的な問題は
解消される。

他方、ソース／ドレイン領域上の金属シリサイド膜、例
えばタンタルシリサイドは、その比抵抗が、高濃度にド
ーピングしたシリコン（ρさ３００〜１００μΩ・ｃｗ
ｔ　）　Ｋ比べて約２０μΩ・備と小さく、したがって
、微細化による浅いソース／ドレイン接合における抵抗
の増大を解消し、ドレイン電流を増大させるよう作用す
る。

（実施例） 以下ξの発明の実施例を図面を参照して説明する。

第１図は、この発明の伴導体素子の第１の実施例を示す
構造断面図である。この図において、１１はシリコン基
板であり、この基板１１上は、選択的に形成されたフィ
ールド酸化膜１・２によシ素子形成領域とフィールＰ領
域に分けられる。素子形成領域の表面部内には、チャネ
ル領域を挟んで、ソース／ドレイン領域としての拡散層
１３が形成される。この拡散層１３上には、金属シリサ
イド膜としてタンタルシリサイド膜１４が形成される、
一方、チャネル領域の基板表面上には、薄いシリコン酸
化膜１５を挟んでゲート絶縁膜としての（前記シリコン
酸化膜１５もｆ−）絶縁膜の一部と考えられる）金属酸
化膜、ここではタンタル酸化膜（詳しくは五酸化メンタ
ル膜）１６が形成されておシ、このタンタル酸化膜１６
上にはゲート電極１７が形成される。そして、このゲー
ト電極１７上など、基板１１上の全面を覆って中間絶縁
膜１８が形成されており、さらに、この中間絶縁膜１８
に開けたコンタクトホールを通して前記タンタルシリサ
イド膜１４（延いては拡散層１３）や前記ゲート電極１
２に接続される配線電極１９が形成されている。

このような半導体素子において、ゲート絶縁膜としての
タンタル酸化膜１６は、従来のシリコンプロセスに用い
られている二酸化シリコンや窒化シリコンに比べて比誘
電率が２２と高く（二酸化シリコンは３．９、窒化シリ
コンは７）、半導体素子のｆ−）絶縁膜に適用した場合
、同じ膜厚ならばドレイン電流が大きくなシ、また、同
じドレイン電流を得るならば膜厚を大きくすることがで
きる。このため、従来のプロセスに用いられていたゲー
ト絶縁膜の薄膜化による問題点、つまシ、信頼性、制御
性、トンネリングなどの物理的な問題点をすべて解消す
ることができる。なお、Ｓｔ上または多結晶シリコン上
に形成された五酸化タンタルキャパシタは、極めて低い
欠陥密度を実現し得るプロセスが可能であシ、絶縁破壊
にも強いことが報告されている。

他方、微細化による浅いソース／ドレイン接合における
抵抗の増大が問題となるか、タンタルシリサイド膜１４
は、その比抵抗が、高密度にドーピングしたシリコン（
ρ！３００〜１０００μΩ・、）に比べて約２０μΩ・
備と小さく、前記の問題点を解消できる。したがって、
ドレイン電流の増大を図ることができる。

上記のような効果を有する第１図のＭＯ８型半導体素子
は、第２図（この発明のＭＯ８型半導体素子の製造方法
の一実施例）に示すようＫして製造される。

まず第２図（ａ）に示すように、周知の方法によシ、シ
リコン基板１１の表面に選択的に６００　ｎｍ厚のフィ
ールド酸化膜１２を形成し、基板１１上をフィールド領
域と素子形成領域に分ける。次に、基板１ノ上の全面に
タンタル薄Ｍ２１を例えばスパッタ法によＦ）　３０　
ｎｍ厚に堆積し、さらにその上部にシリコン窒化膜２２
を２５０　ｎｍ厚に形成する。

その後、フォトリソグラフィー技術によシ、素子形成領
域中、ゲート領域部分のシリコン窒化膜２２を選択的に
除去する。ここで、先のタンタル薄膜２ノの膜厚は、後
の工程で、ゲート絶縁膜であるメンタル酸化膜の厚さお
よびソース／ドレインのタンタルシリサイド膜の厚さと
なる。ゲート絶縁膜の厚さは薄い方が、また、シリサイ
ド膜の厚さは厚い方が、デバイスの特性が向上するため
、このタンタル薄膜２１の厚さは、これらの関係のトレ
ードオフとなシ、これから考えて２０〜５０ｎｍが適当
である。

次いで、このタンタル薄膜２ノをシリコン窒化膜２２を
マスクにして、陽極酸化法によシ、第２図（ｂ）に示す
ようにメンタル酸化膜（Ｔａ２０５　）　ｉ　ｔ；に変
換する。このとき、タンタル酸化膜１６が形成されるの
は、シリコン窒化８２２が除去されたゲート領域部分だ
けであシ、これによシグート絶縁膜が形成される。

その後、４００〜６００℃、１０〜１００分の条件で熱
処理を行い、先程、タンタル酸化膜１６を形成した以外
の部分のメンタル薄膜２１、すなわち素子形成領域中ソ
ース／ドレイン形成領域の、シリコン窒化膜２２で覆わ
れたタンタル薄膜２１をシリコン基板１１と反応させて
、第２図（ｃ）に示すようにタンタルシリサイド膜（Ｔ
ａＳｉ２）　１４を形成する。この反応は４００℃以上
で起こシ、高温になるほど速やかに反応が進むが、６０
０℃以上ではタンタル酸化膜１６とシリコン基板１ノと
の間で反応が起き、絶縁膜としての特性が低下するため
、この温度以下が望ましい。この制限を取シ除くために
は、先程の陽極酸化の工程で、シリコン基板１ノの表面
まで薄く（５〜ｌ０Ｘ）酸化し、タンタル酸化膜１６と
シリコン基板１１間にシリコン酸化膜１５を形成するの
が簡便で良い方法である。この実施例および第１図の素
子では、そのようにしている。

その後、第２図（ｄ）に示すように、タンタル酸化膜１
６（ゲート絶縁膜）上Ｋｆ−）電極１７をす７トオ７法
またはエッチパック法によ多形成し。

シリコン窒化ｌＸ２２およびフィールド酸化膜ノコ上の
未反応タンタル薄膜２１を除去した後、デート電極１７
をマスクにしたイオン注入によシ、タンタルシリサイド
膜１４下の基板表面部内にソース／ドレイン領域として
の拡散層１３を形成する。

ここで、ゲート電極１２の材料としては、比抵抗および
タンタル酸化膜１６との反応性を考慮すると、タングス
テンなどの高融点金属が有効である。

多結晶シリコンをゲート電極１７として使用するには、
タンタル酸化膜１６との反応を避けるために、間に、５
〜２０ｎｍ厚のシリコン窒化膜を形成する必要がある。

このシリコン窒化膜は、ゲート電極１７形成時、シリコ
ン窒化１１１２２を有する基板上Ｋゲート電極形成用多
結晶シリコンを被着する前に、同基板上の全面にシリコ
ン窒化膜を被着しておくことにより、ゲート電極１７と
同時にリフトオフ法またはエッチパック法によシ、ゲー
ト電極１７と自己整合的に形成できる。なお、このシリ
コン窒化膜を形成する場合は、酸化保護膜としてシリコ
ン窒化膜２２以外の材質のものを使用する必要がある。

最後に、第２図（ｅ）に示すように基板ＩＩ上の全面に
中間絶縁膜１８を形成し、コンタクトホールを開け、配
線電極１９（必要ならば２層以上）を形成することＫよ
シ、第１図の素子が完成する。

なお、上記実施例では、金属膜としてタンタル薄膜を用
いたが、その酸化膜が良好な絶縁特性を示し、またシリ
コンとの金属化合物を形成するものであれば、タンタル
に限ることはなく、例えばチタンやジルコニウムも利用
することができる。

ということは、ゲート絶縁膜としての金属酸化膜にチタ
ン酸化膜やジルコニウム酸化膜などを使用できるという
ことであシ、ソース／′Ｐレインの金属シリサイド膜と
してチタンシリサイド膜やジルコニウムシリサイド膜な
どを使用できるということである。

また、上記実施例では、酸化保護膜（酸化マスク材）と
してシリコン窒化膜を用いているが、酸化マスクとして
の性質が得られれば、これに限るものではない。

さらに、ゲート電極１７の形成法として、リフトオフ法
またはエッチパック法を用いる例を示しているが、これ
に限るものではなく、タンタル酸化８１６およびタンタ
ルシリサイド膜１４形成後、シリコン窒化膜２２を一旦
除去し、新たに通常の方法によｊａゲート電極１７を形
成する方法でもよい。なお、実施例のリフトオフ法また
はエッチパック法によれば、タンタル酸化膜１６／タン
タルシリサイド膜１４に対してｆ−）電極１２を自己整
合的に形成できる。

次にこの発明の第２の実施例を第３図（ａ）〜（ｅ）を
参照しつつ説明する。この第２の実施例は、絶縁膜上に
形成された半導体薄膜゛を能動素子として用いる薄膜ト
ランジスタに、金属酸化膜／金属シリサイド膜を適用し
たものである。

まず、ガラス基板３０上に厚さ３００　ｎｍのポリシリ
コンからなるゲート電極３１を形成する。次いで、タン
タル薄膜３２をスノ（ツタ法により３゜ｎｍ堆積し、さ
らにシリコン窒化膜３３を１５０　ｎｍ堆積させる（第
３図（ａ）） ζこで、タンタル薄膜３２の膜厚は、後の工程で？−）
酸化膜となる五酸化タンタル膜の厚さおよびソース／ド
レインシリサイド層の厚さとなる。

ｆ−）絶縁膜の厚さは薄い方が、またシリサイド層の厚
さは厚い方がデバイスの特性が向上する。

このため、このタンタル薄膜の厚さはこれらの関係のト
レードオフとなり、これから考えて２０〜５０　ｎｍが
適当である。

次に、全面を図示しないフォトレジストでおおい、シリ
コン窒化膜３３０表面が露出するまでエッチバックする
。この時、ｆ−）電極３１の凸形状によシ、ｆ−）電極
に対向する部分が一番速く露出する。その後、該フォト
レジストをマスクとしてシリコン窒化膜３３の一部を除
去し、フォトレジストを除去した後、タンタル薄膜３２
をシリコン窒化膜３３をマスクにして陽極酸化法により
タンタル酸化膜（Ｔａ　２０５　）　ｓ　４に変換する
。このタンタル酸化膜３４はゲート電極３１に対して自
己整合的に形成されることになる。（第３図（ｂ））そ
の後、シリコン窒化膜３３を除去し、全面に５０　ｎｍ
の多結晶シリコン薄膜３５を形成する。次いで、４００
〜６００℃、１０〜１００分の条件で熱処理を行い、先
程タンタル酸化膜３４を形成した以外の部分のメンタル
薄膜３２と多結晶シリコン薄膜３５とを反応させて、タ
ンタルシリサイド膜（Ｔａ５ｔｚ　）　３６を形成する
。その後、必要な領域のみを残して多結晶シリコン膜３
５、タンタルシリサイド膜３６をエツチング除去する。

（第３図（Ｃ）） その後、フォトレジスト３２をマスクとしてソース・ド
レイン領域３８．３９形成のためのイオン注入を行う。

この時、イオン注入マスクはゲート電極３ノと同一サイ
ズである必要はなく、むしろいくらか大きい方が都合が
よい。この場合、シリサイド中は不純物の拡散が速いた
め、ソース／ドレインの拡散領域は先に形成したシリサ
イドで自己整合的に形成されることになる。（第３図（
ｄ））その後、中間絶ｌ＃膜４０、コンタクトホール４
１、アルミ配線電極４２を形成することによりデバイス
として完成する。必要があれば、さらに、絶縁膜、アル
ミ配線電極を形成してもよい。（第３図（ｅ）） 以上詳細に説明したように、本実施例によれば、ゲート
電極に対して自己整合的に、高誘電率ゲート絶縁膜とシ
リサイド化接合のソース／ドレイン領域を形成すること
が出来、素子の性能向上に役立つ。

第２の実施例ではソース／ドレイン領域は自己整合的に
シリサイド化されているため、寄生抵抗の低減に有効で
ある。同程度の膜厚で比較した場合、５００〜１１ζΩ
るが３〜５Ωろと約１／２００となシ、ソース／ドレイ
ンの寄生抵抗は無視できる程小さくなる。

なお５４本実施例では主としてタンタル薄膜を用いたが
、その酸化膜または窒化膜などが良好な絶縁特性を示し
、またシリコンと金属化合物を形成するものであればメ
ンタルに限ることはなく例えば、チタン（Ｔｉ）、ジル
コニウム（Ｚｒ）などが利用できる。

また、本実施例では薄膜トランジスタ単層の場合につい
て示したが、二層以上に積層してもよいのはもちろんで
ある。また、シリコン基板上に形成したＭＯＳＦＥＴと
積層化しても良い。

（発明の効果） 以上、詳細に説明したように、この発明の半導体素子に
よれば、ゲート絶縁膜として比誘電率の高い金属酸化膜
を、また、ソース／ドレイン領域上に比抵抗の小さい金
属シリサイド膜を形成するようＫしたので、？−）絶縁
膜の薄膜化による問題点を解決し、かつドレイン電流の
増大を図ることができ、性能の向上を充分に図ることが
できる。

また、この発明の製造方法によれば、金属酸化膜／金属
シリサイド膜を自己整合的に一部工程を共用して形成で
きるため、前述した利点を最大限に発揮する素子を工程
を複雑にすることなく容易に得ることができる。

【図面の簡単な説明】 第１図はこの発明の第１の実施例を示す構造断面図、第
２図はこの発明の第１の実施例を示す工程断面図、第３
図はこの発明の第２の実施例を示す工程断面図である。 １ノ・・・シリコン基板、１３・・・拡散層、１４．３
６・・・タンタルシリサイド膜、１６．３４・・・タン
タル酸化膜、１７．３１・・・ゲート電極、２１．３２
・・・タンタル薄膜、２２．３３・・・シリコン窒化膜
、３Ｑ・・・ガラス基板、３５・・・多結晶シリコン薄
膜。 特許出願人　　沖電気工業株式会社 Ａ発ＩＩむ阜ｆφ宴場１包の婆傷工程前面図第２図（そ
。１） Ａｇ萌＃１ネ２の宴艷伜１ｎ餐噛工電款命図第３図（そ
の１） 第２図（その２） 木槌１川−１１２の莢方辷１町Φ製’ｌ工程断伽図第３
図（その２）

Claims (3)

【特許請求の範囲】
1. （１）チャネル領域を挟んでソース／ドレイン領域が形
   成され、チャネル領域の表面上にはゲート絶縁膜を挟ん
   でゲート電極が形成された半導体素子において、 ソース／ドレイン領域上に金属シリサイド膜が形成され
   、 かつゲート絶縁膜の少なくとも一部として金属酸化膜が
   形成されたことを特徴とする半導体素子。
2. （２）半導体基板の表面に金属膜を形成し、さらにその
   上に酸化保護膜パターンを形成する工程と、その酸化保
   護膜パターンをマスクとして前記金属膜を選択的に酸化
   し、金属膜の一部をゲート絶縁膜としての金属酸化膜に
   変換する工程と、その後、前記酸化保護膜パターンで覆
   われた前記金属膜を半導体基板と反応させ、金属シリサ
   イド膜を形成する工程と、 その後、前記ゲート絶縁膜としての金属酸化膜上にゲー
   ト電極を形成し、さらに前記金属シリサイド膜下の基板
   内にソース／ドレイン領域を形成する工程とを具備して
   なる半導体素子の製造方法。
3. （３）絶縁基板上にゲート電極を形成後、前記基板全面
   に金属薄膜、酸化防止膜を順次積層する工程と、 前記ゲート電極上の酸化防止膜をエッチバックにより自
   己整合的に除去し、金属薄膜を露出させる工程と、 前記酸化防止膜をマスクとして露出した金属薄膜を酸化
   し、金属酸化膜とする工程と、 前記酸化防止膜を除去後全面に半導体層を形成する工程
   と、 熱処理によって前記半導体層と前記酸化されていない金
   属膜とを反応させ金属シリサイド層を形成する工程とを
   有することを特徴とする半導体素子の形成方法。