JPH11265916A - 半導体ウェーハの構造及び半導体チップの製造方法 - Google Patents
半導体ウェーハの構造及び半導体チップの製造方法Info
- Publication number
- JPH11265916A JPH11265916A JP10337199A JP33719998A JPH11265916A JP H11265916 A JPH11265916 A JP H11265916A JP 10337199 A JP10337199 A JP 10337199A JP 33719998 A JP33719998 A JP 33719998A JP H11265916 A JPH11265916 A JP H11265916A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor
- wafer
- conductive layer
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P54/00—Cutting or separating of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/27—Structural arrangements therefor
- H10P74/273—Interconnections for measuring or testing, e.g. probe pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/43—Layouts of interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】半導体チップ上面の各パッドの占めるレイアウ
ト面積を減らして、該半導体チップの高集積化を可能と
した半導体ウェーハの構造及び半導体チップの製造方法
を提供する。 【解決手段】内部回路52が形成された複数個の半導体チ
ップ32が等間隔に形成され、各半導体チップ32の間にチ
ップ切断区間34が形成されたウェーハ30を準備し、各半
導体チップ32の上面に複数個のチップボンディングパッ
ド36を形成し、チップ切断区間34上に各チップボンディ
ングパッド36と電気的に接続される複数個のウェーハプ
ロビングパッド38を形成し、各半導体チップ32の内部回
路52を通電検査し、チップ切断区間34に沿ってウェーハ
30を切断する。
ト面積を減らして、該半導体チップの高集積化を可能と
した半導体ウェーハの構造及び半導体チップの製造方法
を提供する。 【解決手段】内部回路52が形成された複数個の半導体チ
ップ32が等間隔に形成され、各半導体チップ32の間にチ
ップ切断区間34が形成されたウェーハ30を準備し、各半
導体チップ32の上面に複数個のチップボンディングパッ
ド36を形成し、チップ切断区間34上に各チップボンディ
ングパッド36と電気的に接続される複数個のウェーハプ
ロビングパッド38を形成し、各半導体チップ32の内部回
路52を通電検査し、チップ切断区間34に沿ってウェーハ
30を切断する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウェーハの
構造及び半導体チップの製造方法に関する。
構造及び半導体チップの製造方法に関する。
【０００２】
【従来の技術】従来の半導体ウェーハの構造について
は、図８及び図９に示すように、ウェーハ10の上面に複
数個の矩形状の半導体チップ12が所定間隔をなして形成
され、それら複数個の半導体チップ12間には、ウェーハ
10の切断工程の際、各半導体チップ12が損傷されないよ
うに所定の幅を有するチップ切断区間14が形成され、前
記各半導体チップ12の上面には、外部のリードフレーム
の各リード（図示せず）と電気的に接続される複数個の
チップボンディングパッド16と前記半導体チップ12を通
電検査するための複数個のウェーハプロビングパッド18
とが形成されている。
は、図８及び図９に示すように、ウェーハ10の上面に複
数個の矩形状の半導体チップ12が所定間隔をなして形成
され、それら複数個の半導体チップ12間には、ウェーハ
10の切断工程の際、各半導体チップ12が損傷されないよ
うに所定の幅を有するチップ切断区間14が形成され、前
記各半導体チップ12の上面には、外部のリードフレーム
の各リード（図示せず）と電気的に接続される複数個の
チップボンディングパッド16と前記半導体チップ12を通
電検査するための複数個のウェーハプロビングパッド18
とが形成されている。
【０００３】また、前記チップ切断区間14の幅は約150
μm であり、前記各チップボンディングパッド16及びウ
エーハプロビングパッド18の大きさと形状は、約１００
μｍ×１００μｍの正方形である。さらに、このように
構成された従来の半導体ウェーハにおいては、ウェーハ
10上に等間隔で形成された半導体チップ12の異常の有無
を前記ウェーハプロビングパッド18を用いて通電検査し
た後、前記ウェーハ10を切断して前記複数個の半導体チ
ップ12をそれぞれ個別に分離している。
μm であり、前記各チップボンディングパッド16及びウ
エーハプロビングパッド18の大きさと形状は、約１００
μｍ×１００μｍの正方形である。さらに、このように
構成された従来の半導体ウェーハにおいては、ウェーハ
10上に等間隔で形成された半導体チップ12の異常の有無
を前記ウェーハプロビングパッド18を用いて通電検査し
た後、前記ウェーハ10を切断して前記複数個の半導体チ
ップ12をそれぞれ個別に分離している。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
半導体ウェーハの構造においては、チップボンディング
パッドとウェーハプロビングパッドとが全て半導体チッ
プの上面に形成されるため、半導体チップ上のチップボ
ンディングパッドとウェーハプロビングパッドとが占有
するレイアウト面積が広くなり、前記半導体チップの高
集積化を妨げるという問題がある。
半導体ウェーハの構造においては、チップボンディング
パッドとウェーハプロビングパッドとが全て半導体チッ
プの上面に形成されるため、半導体チップ上のチップボ
ンディングパッドとウェーハプロビングパッドとが占有
するレイアウト面積が広くなり、前記半導体チップの高
集積化を妨げるという問題がある。
【０００５】また、かかるチップボンディングパッド及
びウェーハプロビングパッドは、所定の大きさ以下に減
らすことが出来ないため、パッドの数が多い半導体チッ
プを設計するほど、前記パッドの占有するレイアウト面
積が広くなり、半導体チップの高集積化が難しくなると
いう問題もある。さらに、前記ウェーハプロビングパッ
ドは、半導体チップの内部回路上に形成されるため、切
断されていないウェーハの状態で半導体チップの異常の
有無をウェーハプロビングチップを用いて通電検査（プ
ロビングチップテスト）する際に、ウエーハプロビング
チップの圧力が内部回路に加わって悪影響を及ぼすとい
う問題もある。
びウェーハプロビングパッドは、所定の大きさ以下に減
らすことが出来ないため、パッドの数が多い半導体チッ
プを設計するほど、前記パッドの占有するレイアウト面
積が広くなり、半導体チップの高集積化が難しくなると
いう問題もある。さらに、前記ウェーハプロビングパッ
ドは、半導体チップの内部回路上に形成されるため、切
断されていないウェーハの状態で半導体チップの異常の
有無をウェーハプロビングチップを用いて通電検査（プ
ロビングチップテスト）する際に、ウエーハプロビング
チップの圧力が内部回路に加わって悪影響を及ぼすとい
う問題もある。
【０００６】そこで、本発明は、このような従来の課題
に鑑みてなされたもので、半導体チップ上面の各パッド
の占めるレイアウト面積を減らして、該半導体チップの
高集積化を可能とした半導体ウェーハの構造及び半導体
チップの製造方法を提供することを目的とする。
に鑑みてなされたもので、半導体チップ上面の各パッド
の占めるレイアウト面積を減らして、該半導体チップの
高集積化を可能とした半導体ウェーハの構造及び半導体
チップの製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】請求項１に係る発明は、
内部回路（52）が形成された複数個の半導体チップ（3
2）が等間隔に形成され、該各半導体チップ（32）の間
にはチップ切断区間（34）が形成されたウェーハ（30）
において、前記各半導体チップ（32）の上面に形成され
た複数個のチップボンディングパッド（36）と、該チッ
プボンディングパッド（36）と電気的に接合され、前記
チップ切断区間（34）上に形成された複数個のウェーハ
プロビングパッド（38）と、から構成されることを特徴
とする。
内部回路（52）が形成された複数個の半導体チップ（3
2）が等間隔に形成され、該各半導体チップ（32）の間
にはチップ切断区間（34）が形成されたウェーハ（30）
において、前記各半導体チップ（32）の上面に形成され
た複数個のチップボンディングパッド（36）と、該チッ
プボンディングパッド（36）と電気的に接合され、前記
チップ切断区間（34）上に形成された複数個のウェーハ
プロビングパッド（38）と、から構成されることを特徴
とする。
【０００８】請求項２に係る発明は、前記複数個のチッ
プボンディングパッド（36）は、前記半導体チップ（3
2）の内部に形成された内部回路（52）の金属配線の先
端部（52a ）にバイアコンタクトにより電気的に接続さ
れた第2 導電層（56）の第１部分（56a ）に該当するこ
とを特徴とする。請求項３に係る発明は、前記複数個の
ウェーハプロビングパッド（38）は、前記第２導電層
（56）の第１部分（56a ）に水平に延長された第２部分
（56b ）に該当することを特徴とする。
プボンディングパッド（36）は、前記半導体チップ（3
2）の内部に形成された内部回路（52）の金属配線の先
端部（52a ）にバイアコンタクトにより電気的に接続さ
れた第2 導電層（56）の第１部分（56a ）に該当するこ
とを特徴とする。請求項３に係る発明は、前記複数個の
ウェーハプロビングパッド（38）は、前記第２導電層
（56）の第１部分（56a ）に水平に延長された第２部分
（56b ）に該当することを特徴とする。
【０００９】請求項４に係る発明は、前記複数個のウェ
ーハプロビングパッド（38）は、前記半導体チップ（3
2）内に形成された内部回路（52）の金属配線の先端部
（52a）に水平に延長された延長部（52b ）に該当する
ことを特徴とする。請求項５に係る発明は、前記複数個
のチップボンディングパッド（36）は、前記金属配線の
先端部（52a ）にバイアコンタクトにより電気的に接続
された導電層（56）に該当することを特徴とする。
ーハプロビングパッド（38）は、前記半導体チップ（3
2）内に形成された内部回路（52）の金属配線の先端部
（52a）に水平に延長された延長部（52b ）に該当する
ことを特徴とする。請求項５に係る発明は、前記複数個
のチップボンディングパッド（36）は、前記金属配線の
先端部（52a ）にバイアコンタクトにより電気的に接続
された導電層（56）に該当することを特徴とする。
【００１０】請求項６に係る発明は、内部回路（52）が
形成された複数個の半導体チップ（32）が等間隔に形成
され、該半導体チップ（32）の間にチップ切断区間（3
4）が形成されたウェーハ（30）を準備する工程と、前
記各半導体チップ（32）の上面に複数個のチップボンデ
ィングパッド（36）を形成する工程と、前記チップ切断
区間（34）上に前記各チップボンディングパッド（36）
と電気的に接続される複数個のウェーハプロビングパッ
ド（38）を形成する工程と、前記各半導体チップ（32）
の内部回路（52）を通電検査する工程と、前記チップ切
断区間（34）に沿って前記ウェーハ（30）を切断する工
程と、を順次施すことを特徴とする。
形成された複数個の半導体チップ（32）が等間隔に形成
され、該半導体チップ（32）の間にチップ切断区間（3
4）が形成されたウェーハ（30）を準備する工程と、前
記各半導体チップ（32）の上面に複数個のチップボンデ
ィングパッド（36）を形成する工程と、前記チップ切断
区間（34）上に前記各チップボンディングパッド（36）
と電気的に接続される複数個のウェーハプロビングパッ
ド（38）を形成する工程と、前記各半導体チップ（32）
の内部回路（52）を通電検査する工程と、前記チップ切
断区間（34）に沿って前記ウェーハ（30）を切断する工
程と、を順次施すことを特徴とする。
【００１１】請求項７に係る発明は、前記複数個のチッ
プボンディングパッド（36）は、前記半導体チップ（3
2）内部に形成された内部回路（52）の金属配線の先端
部（52a ）にバイアコンタクトにより電気的に接続され
た第２導電層（56）の第１部分（56a ）に該当すること
を特徴とする。請求項８に係る発明は、前記複数個のウ
ェーハプロビングパッド（38）は、前記第２導電層（5
6）の第１部分（56a ）の一端が前記チップ切断区間（3
4）側に水平に延長された第２部分（56b ）に該当する
ことを特徴とする。
プボンディングパッド（36）は、前記半導体チップ（3
2）内部に形成された内部回路（52）の金属配線の先端
部（52a ）にバイアコンタクトにより電気的に接続され
た第２導電層（56）の第１部分（56a ）に該当すること
を特徴とする。請求項８に係る発明は、前記複数個のウ
ェーハプロビングパッド（38）は、前記第２導電層（5
6）の第１部分（56a ）の一端が前記チップ切断区間（3
4）側に水平に延長された第２部分（56b ）に該当する
ことを特徴とする。
【００１２】請求項９に係る発明は、前記複数個のウェ
ーハプロビングパッド（38）は、前記半導体チップ（3
2）内部に形成された内部回路（52）の金属配線の先端
部（52a ）の一端が前記チップ切断区間（34）側に水平
に延長された延長部（52b ）に該当することを特徴とす
る。請求項１０に係る発明は、前記複数個のチップボン
ディングパッド（36）は、前記金属配線の先端部（52a
）にバイアコンタクトにより電気的に接続された第２
導電層（56）に該当することを特徴とする。
ーハプロビングパッド（38）は、前記半導体チップ（3
2）内部に形成された内部回路（52）の金属配線の先端
部（52a ）の一端が前記チップ切断区間（34）側に水平
に延長された延長部（52b ）に該当することを特徴とす
る。請求項１０に係る発明は、前記複数個のチップボン
ディングパッド（36）は、前記金属配線の先端部（52a
）にバイアコンタクトにより電気的に接続された第２
導電層（56）に該当することを特徴とする。
【００１３】請求項１１に係る発明は、前記半導体チッ
プ（32）の内部回路（52）の通電検査は、前記ウェーハ
プロビングパッド（38）上にウェーハプロビングチップ
（60）をプロビングして実施することを特徴とする。請
求項１２に係る発明は、前記複数個のチップボンディン
グパッド（36）と前記複数個のウェーハプロビングパッ
ド（38）とを形成する工程は、前記ウェーハ（30）上に
第１絶縁層（53）を形成する工程と、前記各半導体チッ
プ（32）上の絶縁層（53）内に各半導体チップ（32）の
内部回路（52）の金属配線の先端部（52a ）が露出され
るようにするバイアホール（54）を形成する工程と、該
バイアホール（54）内に第１導電層（55）を埋めて形成
する工程と、前記第１絶縁層（53）の上面に前記第１導
電層（55）と電気的に接続され、前記半導体チップ（3
2）上に形成された第１部分（56a ）及び前記チップ切
断区間（34）上に形成された第２部分（56b ）を有する
第２導電層（56）を形成する工程と、それら第１絶縁層
（53）及び第２導電層（56）上に第２絶縁層（57）を形
成する工程と、前記第２導電層（56）の第１部分（56a
）及び第２部分（56b ）を露出させる工程と、を順次
施すことを特徴とする。
プ（32）の内部回路（52）の通電検査は、前記ウェーハ
プロビングパッド（38）上にウェーハプロビングチップ
（60）をプロビングして実施することを特徴とする。請
求項１２に係る発明は、前記複数個のチップボンディン
グパッド（36）と前記複数個のウェーハプロビングパッ
ド（38）とを形成する工程は、前記ウェーハ（30）上に
第１絶縁層（53）を形成する工程と、前記各半導体チッ
プ（32）上の絶縁層（53）内に各半導体チップ（32）の
内部回路（52）の金属配線の先端部（52a ）が露出され
るようにするバイアホール（54）を形成する工程と、該
バイアホール（54）内に第１導電層（55）を埋めて形成
する工程と、前記第１絶縁層（53）の上面に前記第１導
電層（55）と電気的に接続され、前記半導体チップ（3
2）上に形成された第１部分（56a ）及び前記チップ切
断区間（34）上に形成された第２部分（56b ）を有する
第２導電層（56）を形成する工程と、それら第１絶縁層
（53）及び第２導電層（56）上に第２絶縁層（57）を形
成する工程と、前記第２導電層（56）の第１部分（56a
）及び第２部分（56b ）を露出させる工程と、を順次
施すことを特徴とする。
【００１４】
【発明の効果】請求項１及び請求項６に係る発明によれ
ば、ウェーハプロビングパッドがチップ切断区間上に形
成されるため、半導体チップの上面に形成される各パッ
ドの占有するレイアウト面積を低減し、半導体チップの
高集積化を可能にできる。さらに、前記ウェーハプロビ
ングパッドが内部回路の形成されないチップ切断区間上
に形成されるため、請求項11に係る発明のように該ウエ
ーハプロビングパッド上にウエーハプロビングチップを
プロビングして行う際に、ウエーハプロビングチップの
圧力が内部回路に加わらず、内部回路の損傷が発生する
ことを防止できる。
ば、ウェーハプロビングパッドがチップ切断区間上に形
成されるため、半導体チップの上面に形成される各パッ
ドの占有するレイアウト面積を低減し、半導体チップの
高集積化を可能にできる。さらに、前記ウェーハプロビ
ングパッドが内部回路の形成されないチップ切断区間上
に形成されるため、請求項11に係る発明のように該ウエ
ーハプロビングパッド上にウエーハプロビングチップを
プロビングして行う際に、ウエーハプロビングチップの
圧力が内部回路に加わらず、内部回路の損傷が発生する
ことを防止できる。
【００１５】請求項２，請求項３，請求項７，請求項８
及び請求項12に係る発明によれば、チップボンディング
パッドとウェーハプロビングパッドとが同一層を有した
同一物質で形成されるため、工程を単純化できる。請求
項４及び請求項９に係る発明によれば、金属配線の先端
部を形成する際、ウェーハプロビングパッドを同時に形
成することができるため、工程を単純化できる。
及び請求項12に係る発明によれば、チップボンディング
パッドとウェーハプロビングパッドとが同一層を有した
同一物質で形成されるため、工程を単純化できる。請求
項４及び請求項９に係る発明によれば、金属配線の先端
部を形成する際、ウェーハプロビングパッドを同時に形
成することができるため、工程を単純化できる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面に基づいて説明する。まず、図１及び図２に示
すように、本発明に係る半導体ウェーハの構造におい
て、ウェーハ30の上面に内部回路（図示せず）が形成さ
れた複数個の矩形状の半導体チップ32が所定間隔を有し
て形成され、それら半導体チップ32の間には、前記ウェ
ーハ30を切断するとき、該各半導体チップ32が損傷され
ないように最小の幅を有するチップ切断区間34が形成さ
れている。
て、図面に基づいて説明する。まず、図１及び図２に示
すように、本発明に係る半導体ウェーハの構造におい
て、ウェーハ30の上面に内部回路（図示せず）が形成さ
れた複数個の矩形状の半導体チップ32が所定間隔を有し
て形成され、それら半導体チップ32の間には、前記ウェ
ーハ30を切断するとき、該各半導体チップ32が損傷され
ないように最小の幅を有するチップ切断区間34が形成さ
れている。
【００１７】そして、前記各半導体チップ32の上面に
は、複数個のチップボンディングパッド36が形成され、
前記チップ切断区間34上には前記各チップボンディング
パッド36と電気的に接続された複数個のウェーハプロビ
ングパッド38が形成されている。このとき、前記チップ
切断区間34の幅は、約150 μm であり、各チップボンデ
ィングパッド36及びウエーハプロビングパッド38の大き
さと形状は、約１００μｍ×１００μｍの正方形に形成
するのが好ましい。この大きさであれば、前記チップ切
断区間34上にウェーハプロビングパッド38を形成するこ
とは容易となる。
は、複数個のチップボンディングパッド36が形成され、
前記チップ切断区間34上には前記各チップボンディング
パッド36と電気的に接続された複数個のウェーハプロビ
ングパッド38が形成されている。このとき、前記チップ
切断区間34の幅は、約150 μm であり、各チップボンデ
ィングパッド36及びウエーハプロビングパッド38の大き
さと形状は、約１００μｍ×１００μｍの正方形に形成
するのが好ましい。この大きさであれば、前記チップ切
断区間34上にウェーハプロビングパッド38を形成するこ
とは容易となる。
【００１８】また、図３に示すように、前記チップ切断
区間34を包含する半導体チップ32は、半導体チップ32領
域とチップ切断区間34領域とに区分されるn 型基板51が
形成され、該n 型基板51内にはp ウェル領域p-WELL、P
＋不純物領域P+及びN ＋不純物領域N+がそれぞれ形成さ
れている。なお、前記n 型基板51上の半導体チップ32の
領域内には、内部回路52が形成され、該n 型基板51の内
部回路52を埋めるように第１絶縁層53が形成されてい
る。
区間34を包含する半導体チップ32は、半導体チップ32領
域とチップ切断区間34領域とに区分されるn 型基板51が
形成され、該n 型基板51内にはp ウェル領域p-WELL、P
＋不純物領域P+及びN ＋不純物領域N+がそれぞれ形成さ
れている。なお、前記n 型基板51上の半導体チップ32の
領域内には、内部回路52が形成され、該n 型基板51の内
部回路52を埋めるように第１絶縁層53が形成されてい
る。
【００１９】更に、前記第１絶縁層53内には、前記内部
回路52の金属配線の先端部52a を露出させるバイアホー
ル54が形成され、該バイアホール54内には、第１導電層
55が埋設されている。そして、前記第１絶縁層53の上面
には、前記第１導電層55と電気的に接続された第２導電
層56が形成され、該第2 導電層56は、前記内部回路52の
形成された半導体チップ32の領域上に形成される第１部
分56a と前記チップ切断区間34の領域上に形成される第
2 部分56b とからなる。
回路52の金属配線の先端部52a を露出させるバイアホー
ル54が形成され、該バイアホール54内には、第１導電層
55が埋設されている。そして、前記第１絶縁層53の上面
には、前記第１導電層55と電気的に接続された第２導電
層56が形成され、該第2 導電層56は、前記内部回路52の
形成された半導体チップ32の領域上に形成される第１部
分56a と前記チップ切断区間34の領域上に形成される第
2 部分56b とからなる。
【００２０】また、第１絶縁層53と第2 導電層56の第１
部分56a と第2 部分56b との境界部（前記半導体チップ
32の領域とチップ切断区間34の領域との境界部）との上
面には、第２絶縁層57が形成されている。ここで、第２
絶縁層57から露出された第２導電層56の第１部分56a と
第２部分56b は、それぞれ図２に示したチップボンディ
ングパッド36とウェーハプロビングパッド38に該当する
ものである。
部分56a と第2 部分56b との境界部（前記半導体チップ
32の領域とチップ切断区間34の領域との境界部）との上
面には、第２絶縁層57が形成されている。ここで、第２
絶縁層57から露出された第２導電層56の第１部分56a と
第２部分56b は、それぞれ図２に示したチップボンディ
ングパッド36とウェーハプロビングパッド38に該当する
ものである。
【００２１】つぎに、本発明に係る半導体チップの製造
方法においては、図３に示すように、前記第２導電層56
の第１部分56a からなるチップボンディングパッド36と
第２導電層56の第２部分56b からなるウェーハプロビン
グパッド38とを形成した後、ウェーハプロビングチップ
60を前記ウェーハプロビングパッド38上にプロビングし
て前記半導体チップ32の内部回路52を通電検査する。
方法においては、図３に示すように、前記第２導電層56
の第１部分56a からなるチップボンディングパッド36と
第２導電層56の第２部分56b からなるウェーハプロビン
グパッド38とを形成した後、ウェーハプロビングチップ
60を前記ウェーハプロビングパッド38上にプロビングし
て前記半導体チップ32の内部回路52を通電検査する。
【００２２】さらに、前記チップ切断区間34に沿って前
記ウェーハ30を切断し、図４に示すように、前記複数個
の半導体チップ32を個別に分離して半導体チップの製作
を終了する。また、本発明の第２実施形態については、
図5 に示すように、半導体チップ32内に形成された内部
回路52の金属配線の先端部52a の一端をチップ切断区間
34側に水平に延長して延長部52b を形成し、該延長部52
b の上面を第１絶縁層53から露出させる。
記ウェーハ30を切断し、図４に示すように、前記複数個
の半導体チップ32を個別に分離して半導体チップの製作
を終了する。また、本発明の第２実施形態については、
図5 に示すように、半導体チップ32内に形成された内部
回路52の金属配線の先端部52a の一端をチップ切断区間
34側に水平に延長して延長部52b を形成し、該延長部52
b の上面を第１絶縁層53から露出させる。
【００２３】なお、該露出された延長部52b は、図２に
示したウェーハプロビングパッド38に該当する。さら
に、このように形成された延長部52b （ウェーハプロビ
ングパッド38）上にウェーハプロビングチップ60をプロ
ビングし、前記半導体チップ32の内部回路52を通電検査
する。
示したウェーハプロビングパッド38に該当する。さら
に、このように形成された延長部52b （ウェーハプロビ
ングパッド38）上にウェーハプロビングチップ60をプロ
ビングし、前記半導体チップ32の内部回路52を通電検査
する。
【００２４】その後、図６に示すように、前記第１絶縁
層53内に、前記内部回路52の金属配線の先端部52a を露
出させるバイアホール54を形成し、該バイアホール54内
に第１導電層55を埋めて形成する。つぎに、前記第１絶
縁層53の上面に、前記第１導電層55と接続される第２導
電層56を形成するが、該第２導電層56は、前記内部回路
52が形成された半導体チップ32上にのみ形成する。
層53内に、前記内部回路52の金属配線の先端部52a を露
出させるバイアホール54を形成し、該バイアホール54内
に第１導電層55を埋めて形成する。つぎに、前記第１絶
縁層53の上面に、前記第１導電層55と接続される第２導
電層56を形成するが、該第２導電層56は、前記内部回路
52が形成された半導体チップ32上にのみ形成する。
【００２５】さらに、前記第１絶縁層53の上面に、前記
第２導電層56の上面は露出し、前記延長部52b からなる
ウェーハプロビングパッド38は埋まるように第２絶縁層
57を形成する。ここで、前記ウェーハプロビングパッド
38を埋める理由は、該ウェーハプロビングパッド38が通
電検査後には不要となるからである。
第２導電層56の上面は露出し、前記延長部52b からなる
ウェーハプロビングパッド38は埋まるように第２絶縁層
57を形成する。ここで、前記ウェーハプロビングパッド
38を埋める理由は、該ウェーハプロビングパッド38が通
電検査後には不要となるからである。
【００２６】なお、露出した前期第２導電層56は、図２
に示したチップボンディングパッド36に該当する。その
後、図７に示すように、前記チップ切断区間34に沿って
前記ウェーハ30を切断し、前記複数個の半導体チップ32
を個別に分離して半導体チップの製作を終了する。
に示したチップボンディングパッド36に該当する。その
後、図７に示すように、前記チップ切断区間34に沿って
前記ウェーハ30を切断し、前記複数個の半導体チップ32
を個別に分離して半導体チップの製作を終了する。
【図１】本発明に係るウェーハの構造を示した平面図
【図２】図１の点線部分の拡大図
【図３】本発明に係るチップ切断区間を包含した半導体
チップを示した縦断面図
チップを示した縦断面図
【図４】本発明に係る半導体チップの縦断面図
【図５】本発明に係る半導体チップ製造方法の第２実施
形態を示した縦断面図（前段図）
形態を示した縦断面図（前段図）
【図６】本発明に係る半導体チップ製造方法の第２実施
形態を示した縦断面図（後段図）
形態を示した縦断面図（後段図）
【図７】本発明の第2 実施形態に係る半導体チップを示
した縦断面図
した縦断面図
【図８】従来のウェーハの構造を示した平面図
【図９】図8 の点線部分の拡大図
30：ウェーハ 53：第１絶縁層 32：半導体チップ 54：バイアホール 34：チップ切断区間 55：第１導電層 36：チップボンディングパッド 56：第２導電層 38：ウェーハプロビングパッド 56a ：第２導電層
の第１部分 51：半導体基板 56b ：第２導電層
の第２部分 52：内部回路 57：第２絶縁層 52a ：金属配線の先端部 60：ウェーハプロ
ビングチップ
の第１部分 51：半導体基板 56b ：第２導電層
の第２部分 52：内部回路 57：第２絶縁層 52a ：金属配線の先端部 60：ウェーハプロ
ビングチップ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン ホーン パク 大韓民国、チューンチェオンブク−ド、チ ェオンジュ、フンダク−グ、ボクダエ−ド ン、2008
Claims (12)
- 【請求項１】内部回路（52）が形成された複数個の半導
体チップ（32）が等間隔に形成され、該各半導体チップ
（32）の間にはチップ切断区間（34）が形成されたウェ
ーハ（30）において、 前記各半導体チップ（32）の上面に形成された複数個の
チップボンディングパッド（36）と、 該チップボンディングパッド（36）と電気的に接続さ
れ、前記チップ切断区間（34）上に形成された複数個の
ウェーハプロビングパッド（38）と、から構成されるこ
とを特徴とする半導体ウェーハの構造。 - 【請求項２】前記複数個のチップボンディングパッド
（36）は、前記半導体チップ（32）の内部に形成された
内部回路（52）の金属配線の先端部（52a ）にバイアコ
ンタクトにより電気的に接続された第2 導電層（56）の
第１部分（56a ）に該当することを特徴とする請求項１
に記載の半導体ウェーハの構造。 - 【請求項３】前記複数個のウェーハプロビングパッド
（38）は、前記第2 導電層（56）の第1 部分（56a ）に
水平に延長された第２部分（56b ）に該当することを特
徴とする請求項２に記載の半導体ウェーハの構造。 - 【請求項４】前記複数個のウェーハプロビングパッド
（38）は、前記半導体チップ（32）内に形成された内部
回路（52）の金属配線の先端部（52a ）に水平に延長さ
れた延長部（52b ）に該当することを特徴とする請求項
１に記載の半導体ウェーハの構造。 - 【請求項５】前記複数個のチップボンディングパッド
（36）は、前記金属配線の先端部（52a ）にバイアコン
タクトにより電気的に接続された導電層（56）に該当す
ることを特徴とする請求項４に記載の半導体ウェーハの
構造。 - 【請求項６】内部回路（52）が形成された複数個の半導
体チップ（32）が等間隔に形成され、該半導体チップ
（32）の間にチップ切断区間（34）が形成されたウェー
ハ（30）を準備する工程と、 前記各半導体チップ（32）の上面に複数個のチップボン
ディングパッド（36）を形成する工程と、 前記チップ切断区間（34）上に前記各チップボンディン
グパッド（36）と電気的に接続される複数個のウェーハ
プロビングパッド（38）を形成する工程と、 前記各半導体チップ（32）の内部回路（52）を通電検査
する工程と、 前記チップ切断区間（34）に沿って前記ウェーハ（30）
を切断する工程と、を順次施すことを特徴とする半導体
チップの製造方法。 - 【請求項７】前記複数個のチップボンディングパッド
（36）は、前記半導体チップ（32）内部に形成された内
部回路（52）の金属配線の先端部（52a ）にバイアコン
タクトにより電気的に接続された第２導電層（56）の第
1 部分（56a ）に該当することを特徴とする請求項６に
記載の半導体チップの製造方法。 - 【請求項８】前記複数個のウェーハプロビングパッド
（38）は、前記第２導電層（56）の第1 部分（56a ）の
一端が前記チップ切断区間（34）側に水平に延長された
第２部分（56b ）に該当することを特徴とする請求項７
に記載の半導体チップの製造方法。 - 【請求項９】前記複数個のウェーハプロビングパッド
（38）は、前記半導体チップ（32）内部に形成された内
部回路（52）の金属配線の先端部（52a ）の一端が前記
チップ切断区間（34）側に水平に延長された延長部（52
b ）に該当することを特徴とする請求項６に記載の半導
体チップの製造方法。 - 【請求項１０】前記複数個のチップボンディングパッド
（36）は、前記金属配線の先端部（52a ）にバイアコン
タクトにより電気的に接続された第２導電層（56）に該
当することを特徴とする請求項６に記載の半導体チップ
の製造方法。 - 【請求項１１】前記半導体チップ（32）の内部回路（5
2）の通電検査は、前記ウェーハプロビングパッド（3
8）上にウェーハプロビングチップ（60）をプロビング
して実施することを特徴とする請求項６に記載の半導体
チップの製造方法。 - 【請求項１２】前記複数個のチップボンディングパッド
（36）と前記複数個のウェーハプロビングパッド（38）
とを形成する工程は、 前記ウェーハ（30）上に第1 絶縁層（53）を形成する工
程と、 前記各半導体チップ（32）上の絶縁層（53）内に各半導
体チップ（32）の内部回路（52）の金属配線の先端部
（52a ）が露出されるようにするバイアホール（54）を
形成する工程と、 該バイアホール（54）内に第1 導電層（55）を埋めて形
成する工程と、 前記第1 絶縁層（53）の上面に前記第１導電層（55）と
電気的に接続され、前記半導体チップ（32）上に形成さ
れた第１部分（56a ）及び前記チップ切断区間（34）上
に形成された第2 部分（56b ）を有する第2 導電層（5
6）を形成する工程と、 それら第１絶縁層（53）及び第２導電層（56）上に第２
絶縁層（57）を形成する工程と、 前記第２導電層（56）の第１部分（56a ）及び第２部分
（56b ）を露出させる工程と、を順次施すことを特徴と
する請求項６に記載の半導体チップの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970075855A KR100295637B1 (ko) | 1997-12-29 | 1997-12-29 | 반도체웨이퍼의구조및반도체칩의제조방법 |
| KR75855/1997 | 1997-12-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11265916A true JPH11265916A (ja) | 1999-09-28 |
Family
ID=19529073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10337199A Pending JPH11265916A (ja) | 1997-12-29 | 1998-11-27 | 半導体ウェーハの構造及び半導体チップの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6159826A (ja) |
| JP (1) | JPH11265916A (ja) |
| KR (1) | KR100295637B1 (ja) |
| DE (1) | DE19835840B4 (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020016070A1 (en) * | 2000-04-05 | 2002-02-07 | Gerald Friese | Power pads for application of high current per bond pad in silicon technology |
| KR100370155B1 (ko) * | 2000-05-01 | 2003-01-29 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
| US6875640B1 (en) * | 2000-06-08 | 2005-04-05 | Micron Technology, Inc. | Stereolithographic methods for forming a protective layer on a semiconductor device substrate and substrates including protective layers so formed |
| JP2002217258A (ja) * | 2001-01-22 | 2002-08-02 | Hitachi Ltd | 半導体装置およびその測定方法、ならびに半導体装置の製造方法 |
| KR100399072B1 (ko) * | 2001-05-03 | 2003-09-26 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자의 제조 방법 |
| US6573113B1 (en) * | 2001-09-04 | 2003-06-03 | Lsi Logic Corporation | Integrated circuit having dedicated probe pads for use in testing densely patterned bonding pads |
| DE10234648A1 (de) | 2002-07-29 | 2004-02-12 | Infineon Technologies Ag | Halbleiterwafer mit elektrisch verbundenen Kontakt- und Prüfflächen |
| US20040108588A1 (en) * | 2002-09-24 | 2004-06-10 | Cookson Electronics, Inc. | Package for microchips |
| US6836026B1 (en) | 2003-01-14 | 2004-12-28 | Lsi Logic Corporation | Integrated circuit design for both input output limited and core limited integrated circuits |
| US20050012212A1 (en) * | 2003-07-17 | 2005-01-20 | Cookson Electronics, Inc. | Reconnectable chip interface and chip package |
| US7808115B2 (en) * | 2004-05-03 | 2010-10-05 | Broadcom Corporation | Test circuit under pad |
| US20060060845A1 (en) * | 2004-09-20 | 2006-03-23 | Narahari Ramanuja | Bond pad redistribution layer for thru semiconductor vias and probe touchdown |
| JP2006140338A (ja) * | 2004-11-12 | 2006-06-01 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US7482675B2 (en) * | 2005-06-24 | 2009-01-27 | International Business Machines Corporation | Probing pads in kerf area for wafer testing |
| JP4251164B2 (ja) * | 2005-08-03 | 2009-04-08 | セイコーエプソン株式会社 | 半導体装置および半導体チップ |
| EP1952435B1 (en) * | 2005-11-24 | 2014-04-30 | Ricoh Company, Ltd. | Process of dicing a semiconductor wafer including semiconductor chips separated by scribe line and process-monitor electrode pads formed on scribe line |
| KR100766318B1 (ko) * | 2005-11-29 | 2007-10-11 | 엘지.필립스 엘시디 주식회사 | 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법 |
| CN101192604B (zh) * | 2006-11-20 | 2012-11-21 | 联华电子股份有限公司 | 集成电路元件、芯片及其制造方法 |
| US8704336B2 (en) * | 2007-08-31 | 2014-04-22 | Intel Corporation | Selective removal of on-die redistribution interconnects from scribe-lines |
| JP5027605B2 (ja) * | 2007-09-25 | 2012-09-19 | パナソニック株式会社 | 半導体装置 |
| KR101918608B1 (ko) | 2012-02-28 | 2018-11-14 | 삼성전자 주식회사 | 반도체 패키지 |
| US10015916B1 (en) | 2013-05-21 | 2018-07-03 | Xilinx, Inc. | Removal of electrostatic charges from an interposer via a ground pad thereof for die attach for formation of a stacked die |
| US9960227B2 (en) * | 2013-09-11 | 2018-05-01 | Xilinx, Inc. | Removal of electrostatic charges from interposer for die attachment |
| US20240363453A1 (en) * | 2023-04-27 | 2024-10-31 | Nanya Technology Corporation | Circuit probing pad design in scribe line structure and method for fabricating a semiconductor chip |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61187354A (ja) * | 1985-02-15 | 1986-08-21 | Nec Corp | 半導体集積回路装置 |
| JPS62106638A (ja) * | 1985-11-05 | 1987-05-18 | Toshiba Corp | 半導体ウエハ− |
| JPS6451630A (en) * | 1987-08-24 | 1989-02-27 | Hitachi Ltd | Collecting substrate for electronic device |
| JP2573319B2 (ja) * | 1988-07-08 | 1997-01-22 | 株式会社東芝 | 半導体装置の製造方法 |
| US5285082A (en) * | 1989-11-08 | 1994-02-08 | U.S. Philips Corporation | Integrated test circuits having pads provided along scribe lines |
| US5239191A (en) * | 1990-01-19 | 1993-08-24 | Kabushiki Kaisha Toshiba | Semiconductor wafer |
| EP0678904A1 (en) * | 1994-04-12 | 1995-10-25 | Lsi Logic Corporation | Multicut wafer saw process |
| US5668062A (en) * | 1995-08-23 | 1997-09-16 | Texas Instruments Incorporated | Method for processing semiconductor wafer with reduced particle contamination during saw |
| JPH09252034A (ja) * | 1996-03-18 | 1997-09-22 | Mitsubishi Electric Corp | 半導体ウエハ，半導体装置及び半導体装置の製造方法 |
| US5622899A (en) * | 1996-04-22 | 1997-04-22 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of fabricating semiconductor chips separated by scribe lines used for endpoint detection |
| US5719449A (en) * | 1996-09-30 | 1998-02-17 | Lucent Technologies Inc. | Flip-chip integrated circuit with improved testability |
| JPH10163319A (ja) * | 1996-11-29 | 1998-06-19 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| US5923047A (en) * | 1997-04-21 | 1999-07-13 | Lsi Logic Corporation | Semiconductor die having sacrificial bond pads for die test |
-
1997
- 1997-12-29 KR KR1019970075855A patent/KR100295637B1/ko not_active Expired - Fee Related
-
1998
- 1998-08-07 DE DE19835840A patent/DE19835840B4/de not_active Expired - Fee Related
- 1998-09-17 US US09/154,579 patent/US6159826A/en not_active Expired - Lifetime
- 1998-11-27 JP JP10337199A patent/JPH11265916A/ja active Pending
-
2000
- 2000-11-20 US US09/715,058 patent/US6531709B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6531709B1 (en) | 2003-03-11 |
| US6159826A (en) | 2000-12-12 |
| KR19990055882A (ko) | 1999-07-15 |
| DE19835840B4 (de) | 2006-03-16 |
| DE19835840A1 (de) | 1999-07-08 |
| KR100295637B1 (ko) | 2001-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11265916A (ja) | 半導体ウェーハの構造及び半導体チップの製造方法 | |
| US5844317A (en) | Consolidated chip design for wire bond and flip-chip package technologies | |
| TW200425439A (en) | Thermally enhanced electronic flip-chip packaging with external-connector-side die and method | |
| JP2001338955A (ja) | 半導体装置及びその製造方法 | |
| JPH07111971B2 (ja) | 集積回路装置の製造方法 | |
| JP3927783B2 (ja) | 半導体部品 | |
| JPH0773106B2 (ja) | 半導体装置の製造方法 | |
| US6946747B1 (en) | Semiconductor device and its manufacturing method | |
| JP2000156451A (ja) | 半導体装置、その半導体装置を複数実装した半導体装置ユニット、その半導体装置の検査方法及び半導体装置の製造方法 | |
| JP2018166171A (ja) | 半導体装置の製造方法、半導体装置および半導体装置の検査装置 | |
| US11069599B2 (en) | Recessed lead leadframe packages | |
| JP2005026582A (ja) | 半導体装置及びその半導体装置の製造方法 | |
| JPH07302930A (ja) | 発光ダイオード及びその製造方法 | |
| US20040119168A1 (en) | Packaged integrated circuit having wire bonds and method therefor | |
| JP2001060567A (ja) | 半導体装置の製造方法 | |
| JP2006041236A (ja) | 半導体装置及びその製造方法 | |
| JP2005032983A (ja) | 半導体装置およびその製造方法 | |
| JPH11345847A (ja) | 半導体ウエハ及び半導体装置の製造方法 | |
| JP2842430B2 (ja) | Ｔａｂテープ | |
| JP2003273313A (ja) | 半導体装置およびその製造方法 | |
| JPH05166894A (ja) | 半導体集積回路およびその検査用プローブカード | |
| JP3784334B2 (ja) | 半導体素子検査装置 | |
| KR100609662B1 (ko) | 프로브카드용 다층기판의 범프 및 이의 형성방법 | |
| JPH02181457A (ja) | バンプ電極を備える集積回路装置の試験方法 | |
| CN114429917A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050311 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050506 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060831 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061011 |