JPH11265949A - 不揮発性半導体記憶装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 不揮発性半導体記憶装置のFTVの改善を実現
するものである。 【解決手段】 コントロールゲート16の延在方向と実質
平行な帯状領域で、前記コントロールゲート16と重畳す
る前記帯状領域の側辺に、前記側辺から前記延在方向と
実質直角な方向に沿って下に向かって傾斜8が設けら
れ、この傾斜8に前記フローティングゲート14の端部を
設けてＦＴＶ特性を向上させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、不揮発性半導体記
憶装置およびその製造方法に関し、更に詳しく言えば、
スプリットゲート型フラッシュメモリに於ける情報の書
き換え回数の改善を目的とする。

【０００２】

【従来の技術】以下に、従来例に係わる不揮発性半導体
記憶装置であるスプリットゲート型フラッシュメモリ
（例えば特願平９−４２４７８号）の製造方法について
図面を参照しながら説明する。このスプッリトゲート型
フラッシュメモリは、図９に示すようにコントロールゲ
ート１００が絶縁膜１０１を介してフローティングゲー
ト１０２の上部から側部にかけて形成されて成るフラッ
シュメモリである。ここで図９の上左側が平面図、上右
側がＡ−Ａ線断面図、下部がＢ−Ｂ線断面図である。

【０００３】以下図１０〜図１３を用いて説明する。先
ず、半導体基板１０３上にＳｉＯ2膜から成る第１のゲ
ート絶縁膜１０４を形成し、更にポリシリコン膜１０５
を積層する。その後、形成予定のフローティングゲート
１０２とするために全面にＰをイオン注入する。（以上
図１０を参照） 続いて、前記フローティングゲート１０２の形成領域と
なる前記ポリシリコン膜１０５が露出するように、耐酸
化膜であるシリコン窒化膜１０６を形成し、これをマス
クにしてミニＬＯＣＯＳ酸化膜１０７を形成する。（以
上図１１を参照） 続いて、シリコン窒化膜をエッチングした後、前記ミニ
ＬＯＣＯＳ酸化膜１０７をマスクにしてポリシリコン膜
１０５をエッチング・除去し、フローティングゲート１
０２を形成する。

【０００４】続いて、前記絶縁膜１０４をフッ酸系のエ
ッチング液で等方性エッチングしてフローティングゲー
ト直下のみに残存するように（またはフローティングゲ
ート１０２周囲に若干残存するようにエッチング・除
去）した後に、全面にシリコン酸化物（熱酸化膜または
ＣＶＤ膜）から成る第２のゲート絶縁膜１０１を形成す
る。（以上図１２を参照） その後、第２のゲート絶縁膜１０１の上にポリシリコン
膜を形成してフローティングゲート１０２の上部から側
部にかけて延在するようにパターニングしてコントロー
ルゲート１００を形成し、こうして形成されたフローテ
ィングゲート１０２及ひコントロールゲート１００をマ
スクにして、不純物を半導体基板１０３上に注入してソ
ース領域、ドレイン領域（図１３では省略している）を
形成する。これにより、スプリットゲート型フラッシュ
メモリが形成される。（以上図１３参照） そして、前述したスプリットゲート型フラッシュメモリ
において、書き込み対象のメモリセル（以下、選択セル
と称する。）のトランジスタをＯＮさせて、電子をフロ
ーティングゲート１０２に注入することによりプログラ
ムの書き込みを行っていた。

【０００５】また、図１３の点線で囲んだ領域の如く、
フローティングゲート１０２上面のポリシリコン膜１０
５を酸化してポリシリコン膜１０５上にミニＬＯＣＯＳ
酸化膜１０７を形成し、バーズビーク先端部に突起部１
０８を形成し、この突起部１０８に於ける電界集中を利
用し、フローティングゲート１０２からコントロールゲ
ート１００に向かってフローティングゲート１０２の電
子を抜き、消去していた。

【０００６】図９の縦長の一点鎖線で示されている矩形
（点でハッチングしている）は、ＬＯＣＯＳ酸化膜であ
り、２点鎖線と点線で示されている矩形は、フローティ
ングゲートおよびミニＬＯＣＯＳ酸化膜１０２、１０７
であり、左右に延在された実線で示すラインは、コント
ロールゲート１００である。

【０００７】

【発明が解決しようとする課題】前述した突起部１０８
は、ミニＬＯＣＯＳ酸化膜のバーズビークの形状が主因
で形成されている。つまりバーズビークの底面が周辺に
向かうに連れて高くなる傾斜を有するため、フローティ
ングゲート全周に渡り先鋭な突起部１０８が形成され
る。

【０００８】しかしながら、図９のように、フローティ
ングゲート１０２は、ゲート絶縁膜からバーズビークの
傾斜を介してＬＯＣＯＳ酸化膜１１０の上にまで延在さ
れている。つまり図８の角Ｃの様に直角であり、コント
ロールゲートヘの電子放出がより低電圧で可能とは決し
て言えなかった。

【０００９】

【課題を解決するための手段】本発明は前述の課題に鑑
みてなされ、先ず第１に、コントロールゲートの延在方
向と実質平行な帯状領域で、前記コントロールゲートと
重畳する前記帯状領域の側辺に、前記側辺から前記延在
方向と実質直角な方向に沿って下に向かって傾斜を設
け、この傾斜にフローティングゲートの端部を設けるこ
とで解決するものである。

【００１０】第２に、傾斜を、帯状領域に形成したＬＯ
ＣＯＳ酸化膜を取り除くことで形成することで解決する
ものである。第３に、フローティングゲート形成予定領
域にＬＯＣＯＳ酸化膜を形成し、前記ＬＯＣＯＳ酸化膜
を取り除き、前記ＬＯＣＯＳ酸化により生成される傾斜
を有する凹部を形成し、 前記凹部を含めてゲート絶縁
膜を形成し、その後Ｓｉを主材料とする膜を形成し、
フローティングゲートの端部を前記凹部の傾斜部に位置
させるようにパターニングすることで解決するものであ
る。。

【００１１】第４に、フローティングゲートの端部は、
形成予定のコントロールゲートの延在方向と実質同じ方
向に延在される側辺であり、 この側辺に前記端部が位
置する様にエッチングした後、前記コントロールゲート
の延在方向と実質直角な方向の側辺をエッチングして、
島状に独立したフローティングゲートを形成することで
解決するものである。

【００１２】図１に示すように、ＬＯＣＯＳ酸化をする
ことでＬＯＣＯＳ酸化膜の周辺に形成される傾斜部、例
えばＬＯＣＯＳ酸化膜のバーズビークの部分や図１のＩ
の部分で傾斜部を作り、これを取り除けば、図８のよう
にこの上に点線で成るフローティングゲート４は、線分
Ｘ−Ｙのように傾斜が形成される。つまり従来は、点
Ｙ、Ｚで結ばれる水平部分でフローティングゲートの端
部Ｔが形成されるため線ＹＺと線Ｔで形成される角部Ｃ
は、ほぼ９０度となり、これを図１２のようにミニＬＯ
ＣＯＳ酸化することで突起部を作っていたが、本発明は
図８のように傾斜部ＸＹに端部Ｓが形成される為、角部
Ｂは鋭角となりより突起部が先鋭となる。

【００１３】前述したように従来、フローティングゲー
トの突起部は、ミニＬＯＣＯＳ酸化膜を形成することで
形成していた。一方、本発明は、ミニＬＯＣＯＳ酸化を
採用しなくても、傾斜部にフローティングゲートの端部
を位置させることで、突起部を形成できる点に着目した
もので、最大のポイントを有する。またミニＬＯＣＯＳ
酸化膜による突起形成と傾斜部配置による突起形成の両
方を採用すれば突起部をより先鋭とする事ができる。

【００１４】

【発明の実施の形態】本発明は、図８、図１９のよう
に、凹部の側壁に傾斜部を形成し、ここにフローティン
グゲートの端部を位置させ、それによって端部の突起を
先鋭とするものである。この傾斜を作る方法は、色々あ
るが、ここでは、４つの方法を説明するが、もちろんこ
の限りではない。つまり ＬＯＣＯＳ酸化膜をくり抜くことで凹部に傾斜を作
る。（図８を参照） 隣り合うＬＯＣＯＳ酸化膜自身を利用する。（図１９
を参照） 、共に傾斜部はバーズビークを利用する。

【００１５】、を共用する。（図２３を参照） エッチングにより傾斜のある凹部を形成。 異方性エッチングと等方性エッチングの組み合わせ。ま
た前述した図８のように、傾斜部にフローティングゲー
トの端部Ｓを位置させれば、突起部（角Ｂ）のように鋭
角となる。つまり傾斜部だけでも、ミニＬＯＣＯＳだけ
でも、または両者を採用して更に突起部を先鋭に形成す
ることも可能である事が判る。

【００１６】以下、フローティングゲートの形状は、紙
面に対して長方形で説明してゆくが、実際はエッチング
によりコーナーが丸められており、見方により楕円や円
のような形状になることもある。まず本発明の第１の実
施の形態について説明する。ここではＬＯＣＯＳ酸化膜
を取り除くことで凹部を形成する例を述べていく。また
図ｌ〜図７は、３つの図面が組み合わされており、上左
は、平面図、上右は図７に於けるＡ−Ａ線断面図、下の
図面は、図７のＢ−Ｂ線断面図である。

【００１７】先ず図１に示すように半導体基板１上に
は、点線で示すＬＯＣＯＳ酸化膜２を形成する。一般的
にＬＯＣＯＳ酸化は、何通りかの方法がある。 Ｓｉ基板の上にＳｉ窒化膜を形成し、ＬＯＣＯＳ酸化
膜の形成予定領域を露出させた後に、ＬＯＣＯＳ酸化を
する方法。

【００１８】に於いて、ＳｉとＳｉ窒化膜との間に
薄いパッド酸化膜を介在させて酸化する方法。 Ｓｉ基板の上に順次ポリＳｉ、Ｓｉ窒化膜を形成し、
ＬＯＣＯＳ酸化膜の形成予定領域のポリＳｉを露出させ
た後に、ＬＯＣＯＳ酸化をする方法。 に於いて、ポリＳｉとＳｉ窒化膜との間に酸化膜を
介在させて酸化する方法。ここで、のように耐酸化
膜であるＳｉ窒化膜の下に薄いパッド酸化膜を形成する
と、バーズビークの傾斜をなだらかに形成させることが
できる。つまり〜を使い分けることで、傾斜をコン
トロールできる。また後述するが第３の実施の形態で、
端部Ｊ、Ｋ（図２３参照）の突起の割合を調整できる。

【００１９】本実施の形態では、を採用しており、パ
ッド酸化膜と称する３００Å程度の薄いＳｉ酸化膜３を
形成し、この上に１０００〜２０００Å程度のＳｉ窒化
膜４を形成し、フローティングゲート形成領域５を帯状
に露出させ、Ｓｉ窒化膜を耐酸化マスクとしてＳｉ基板
１をＬＯＣＯＳ酸化し、ＬＯＣＯＳ酸化膜２を帯状に形
成している。

【００２０】前述したようにフローティングゲート形成
領域５は、左右に帯状に延在され（図面では２本だけ示
されているが本来は、更に多い）、後述するトレンチの
形成工程により個々に分離される。またメモリセル以外
のトランジスタの分離用ＬＯＣＯＳを兼ねて形成しても
良い。ＬＯＣＯＳ酸化すると、矢印のように前記フロー
ティングゲート形成領域５からＳｉ窒化膜４に向かって
バーズビークが成長し、このバーズビークが後述する凹
部の傾斜部の発生源となる。

【００２１】ここでバーズビークの正式な定義は、Ｓｉ
3Ｎ4マスクのエッヂ部分にＳｉＯ2が横方向に入り込ん
だ部分であるが、Ｓｉ3Ｎ4マスクのエッヂより外の酸化
雰囲気にさらされている部分（図１では、Ｉの所）も、
酸化膜の盛り上がりによって傾斜が形成されている。本
発明では、この部分の傾斜も含めて、バーズビークの傾
斜、またはＬＯＣＯＳ酸化により発生する傾斜として考
えてゆく。

【００２２】続いて図２のように、帯状のＬＯＣＯＳ酸
化膜２を取り除く工程がある。まず図１のＳｉ窒化膜を
取り除き、続いてＳｉ酸化膜だけを選択エッチングでき
るエッチング材料によりＬＯＣＯＳ酸化膜２を取り除
き、帯状の凹部７を形成する。ここで図２の平面図の点
線は、凹部７の平坦部を示し、点線と実線の問が本発明
の特徴となるバーズビークの底面により形成できる傾斜
部８となる。

【００２３】続いて、図３のように、ゲート絶縁膜９を
全面に約４００Å程度形成し、更に全面にポリシリコン
を１５００Å程度被着する。その後、図３の平面図のよ
うに、左右に帯状に延在され、側辺Ｃ、Ｄがバーズビー
クにより形成された傾斜部８に位置するようにパターニ
ングする工程がある。本発明の特徴は、傾斜部８の所
（傾斜を有する位置）に、帯状のフローティングゲート
の端部Ｃ、Ｄを位置させる事に特徴を有する。しかし図
７を見れば判るように、電子のやり取りは点線で囲まれ
た領域２２であるので、側辺Ｄが前記傾斜に配置されれ
ばよい。

【００２４】図８に示すように、例えばＬＯＣＯＳ酸化
膜のバーズビークの部分で傾斜部８を作れば、この上に
点線で成るフローティングゲート４は、線分Ｘ−Ｙのよ
うに傾斜が形成される。つまり従来は、点Ｙ、Ｚで結ば
れる水平部分でフローティングゲートの端部Ｔが形成さ
れるため線ＹＺと線Ｔで形成される角部Ｃは、ほぼ９０
度となるが、本発明は傾斜部ＸＹの間に端部Ｓが形成さ
れる為、角部Ｂは鋭角となりより突起部が先鋭となる。

【００２５】またこのフローティングゲートの突起部
は、凹部の傾斜部の傾きに大きく左右される。つまり
〜を使って傾斜のコントロール、つまり突起部の角度
Ｂをある程度調整することが可能となる。またこのフロ
ーティングゲートには、不純物例えば、Ｐが導入され、
フローティングゲートの抵抗値を下げている。この不純
物の導入の時期は、帯状にパターニングする前に全面に
導入しても良いし、帯状のフローティングゲートにパタ
ーニングし、フローティングゲートのみに不純物を導入
しても良い。

【００２６】ここではＰを２．５Ｅ１４／ｃｍ２程度の
ドーズ量、２５ｋｅＶの加速電圧で全面にイオン注入し
た後、パターニングしている。次いで、全面をＣＶＤ法
によりシリコン酸化膜を約１５０Å程度形成する。この
膜は、図７のフローティングゲート１４とコントロール
ゲート１６との間に位置するゲート絶縁膜１２である。

【００２７】ここで図４は後述するのでここでは省略
し、続いて図５のように、トレンチ１３を形成する工程
がある。このトレンチは、従来図面、図９のＬＯＣＯＳ
酸化膜１１０に対応する部分であり、ＬＯＣＯＳ酸化膜
で素子分離する代わりにトレンチを採用したものであ
る。このトレンチは、例えば、異方性ドライエッチング
で行われ、その結果、帯状のフローティングゲート１０
は、個々のフローティングゲート１４に分離されること
になる。

【００２８】続いて、図６のように、少なくともトレン
チ１３内部を酸化して絶縁膜１５を形成した後、トレン
チ内部に絶縁膜１５ａを埋め込む工程がある。ここで
は、絶縁膜１５ａとしてＳｉ窒化膜、Ｓｉ酸化膜等が考
えられるが、歪み等を考えるとＳｉ酸化膜が好ましい。
またＳｉ酸化膜をＣＶＤで埋め込んでもトレンチ１３に
溝があることからどうしてもトレンチに対応するＣＶＤ
のＳｉ酸化膜の表面に凹部が形成されやすいが、更にＳ
ＯＧ膜を形成し、全面を平坦化してからエッチングして
ゆけば、図６左下のように絶縁膜１５ａをほぼ平坦にす
ることができる。

【００２９】本実施の形態では、少なくともフローティ
ングゲート全面を絶縁処理してから図４の如く基板全面
に１５００ÅのポリＳｉ１１を形成し、トレンチの形成
⇒ＣＶＤ法によるＳｉ酸化膜の埋込⇒前記Ｓｉ酸化膜の
エッチングをしているので、フローティングゲート上の
絶縁膜がエッチングされず、トレンチ部分のＳｉ酸化膜
の選択エッチングが可能となる。

【００３０】最後に、１５００ÅのＷＳｉｘ膜を形成
し、前記ゲート絶縁膜１２を介して前記フローティング
ゲート１４の上部から側部にかけて延在するように、Ｗ
Ｓｉｘ膜とこの真下のポリシリコンをパターニングし
て、コントロールゲート１６を形成する。またフローテ
ィングゲート１４及びコントロールゲート１６をマスク
にして不純物を半導体基板１に注入してソース領域Ｓお
よびドレイン領域Ｄを形成し、スプリットゲート型フラ
ッシュメモリが形成される。ここではソース、ドレイン
の図示は省略した。

【００３１】図７の平面図を参照して説明すれば、点で
ハッチングしたフローティングゲート１４に於いて、紙
面に対して上下の側辺は本発明の傾斜部に位置している
ので、突起部が両側辺に一様に形成される。また紙面に
対して左右の側辺２０、２１は、トレンチの形成の時
に、削り取られるため、突起部が形成されない。従って
フローティングゲート１４からコントロールゲート１６
への電子の放出は、丸印で示した２２の領域が支配的に
なり、図９に示す従来の電子放出位置（丸印１１１）と
比べ、長く形成できる。そのため、この部分の寿命が長
くなり、メモリ自身の書き込み寿命が長くなる。

【００３２】また別の言い方をすれば、従来、電子のや
り取りは、図９の領域１１１が支配的なのに対し、本発
明は図７の領域２２が支配的である。ここで消去電圧を
上昇させる電子のトラップサイトを考えると、本発明の
方がよりトラップサイトの形成に余裕があり、その分長
寿命であるとも言える。また後述の図１７如く、スペー
サ１１を設けても良い。つまり図７で示すＡＫの領域
は、図１７の丸印１２のように鋭角で形成され、ポリシ
リコンを含むコントロールゲートが下に向かって突起部
を形成する。その結果、メモリセルが非選択状態である
にもかかわらず、ここから電子が放出され、フローティ
ングゲートへ誤って注入されるリバーストンネリング現
象が発生する。従って鋭角部ＡＫにスペーサを設けて埋
めることで、このリバーストンネリング現象を防止する
ことができる。

【００３３】ここではゲート絶縁膜１２を形成した後、
例えば全面にＳｉＯ2またはＴＥＯＳ等の絶縁膜を形成
し、等方エッチングによりエッチングして形成する。続
いて第２の実施の形態について説明する。これはの方
法であるＬＯＣＯＳ酸化膜により成る凹部の傾斜部にフ
ローティングゲートの端部を位置させるもので、これに
より突起部を先鋭にし、更にミニＬＯＣＯＳ酸化により
先鋭としているもので図１４〜図１９を使い説明してゆ
く。

【００３４】先ず、図１４（図１８のＡ−Ａ線断面
図）、図１８に示すように半導体基板１上には、一点鎖
線で示された矩形状（ここでは矩形と限定されず楕円等
色々な形状が考えられる。）のＬＯＣＯＳ酸化膜２が形
成され、この間にはおよそ１００Åの膜厚の第ｌのゲー
ト絶縁膜３が熱酸化により形成されている。以下説明の
都合上、右から２番目のＬＯＣＯＳ酸化膜２を第ｌのＬ
ＯＣＯＳ酸化膜２Ａ、一番右のＬＯＣＯＳ酸化膜２を第
２のＬＯＣＯＳ酸化膜２Ｂと呼ぶ。また約１５００Åの
膜厚のシリコン膜４が例えばＣＶＤ法で形成されてい
る。このシリコン膜は、単結晶シリコン膜でも適用可能
であるが、ここではポリシリコン膜で説明してゆく。

【００３５】更にこのポリシリコン膜４上におよそ５０
０Åの膜厚の耐酸化膜（シリコン窒化膜）５が形成され
る。このシリコン窒化膜５には、図示しないホトレジス
トを介して周知のパターニング技術により開口部６が形
成され、ミニＬＯＣＯＳ酸化膜７の形成予定（またはフ
ローティングゲートの形成領域）のポリシリコン膜４が
露出されている。

【００３６】続いて不純物の導入工程がある。ここでは
Ｐを２．５Ｅ１４／ｃｍ２程度のドーズ量、２５ＫｅＶ
の加速電圧でイオン注入する。ここではポリシリコン膜
４をフローティングゲートとするためのイオン注入であ
り、シリコン窒化膜を形成する前に全面に前記不純物を
導入しても良い。次に、図１５に示すように前記シリコ
ン窒化膜５をマスクにして、開口部６に露出しているポ
リシリコン膜４を選択酸化してミニＬＯＣＯＳ酸化膜７
を形成する。

【００３７】このＬＯＣＯＳ酸化膜７の膜厚は、最大と
なる中央部がおよそ２０００Åで、ＬＯＣＯＳ酸化膜７
の外周部に向かって薄くなっている。またその外周部
は、前記シリコン窒化膜５を持ち上げながらこのシリコ
ン窒化膜５の下面にバーズビーク状に入り込むため、特
に薄く（例えば、およそ１００Å以下）形成され、その
薄い領域は、シリコン窒化膜の開口部周辺からおよそ
０．０５μｍ（５００Å）奥まで形成されている。ま
た、このミニＬＯＣＯＳ酸化膜７の幅サイズは、開口部
がおよそ０．７μｍであればおよそ０．８μｍ（８００
０Å）程度である。

【００３８】本発明の特徴は、ポリシリコン膜４が露出
されている開口部６を、第１のＬＯＣＯＳ酸化膜２Ａと
第２のＬＯＣＯＳ酸化膜２Ｂの間に形成することにあ
る。そうすることで、ミニＬＯＣＯＳ酸化膜７のバーズ
ビークの先端７Ａ、７Ｂは、第１のＬＯＣＯＳ酸化膜２
Ａ、第２のＬＯＣＯＳ酸化膜２Ｂのバーズビークの傾斜
部に位置されることになる。従って後述するフローティ
ングゲートのエッチングで更に突起部を鋭角にすること
ができる。

【００３９】図１６を参照すれば、第２のＬＯＣＯＳ酸
化膜２Ｂのバーズビークの傾斜部をそのままトレースし
たシリコン膜４の傾斜部（Ｘ−Ｙ）の所定位置、例えば
線分Ｓでエッチングされるため、線分Ｘ−Ｙと線分Ｓで
形成される角部Ｂは、鋭角となる。またここではＬＯＣ
ＯＳ酸化をしなくても、フローティングゲートの端部が
傾斜部に形成されるため、○で示した部分にのみ突起部
が形成され、装置として実現可能である。

【００４０】続いて、前記シリコン窒化膜５を除去する
工程がある。まずシリコン窒化膜５表面の自然酸化膜を
除去するため、フッ酸（例えば、ＨＦ：Ｈ２Ｏ＝１：２
５）を使い、熱酸化膜換算でおよそ１６０Åをエッチオ
フする。続いて、前記シリコン窒化膜５をリン酸で除去
し、後処理として、フッ酸（ＨＦ：Ｈ２Ｏ＝ｌ：２５）
を使い熱酸化膜換算でおよそ５０Åエッチオフする。更
に、ＮＨ４ＯＨ／Ｈ２Ｏ２／Ｈ２Ｏの混合液（組成比
１：１：５）を用いて洗浄する。続いて露出したミニＬ
ＯＣＯＳ酸化膜７を、Ｂｕｆｆｅｒｅｄフッ酸（例え
ぱ、ＨＦ：Ｈ２Ｏ：ＮＨ４Ｆ＝ｌ：４０：２０）でエッ
チングし、このミニＬＯＣＯＳ酸化膜７の上面をおよそ
１００Å〜３００Å程度削っいる。

【００４１】本実施の形態では、ミニＬＯＣＯＳ酸化膜
７の上面をおよそ１００Å〜３００Å程度削ることで、
前記ミニＬＯＣＯＳ酸化膜７の外周部のバーズビークの
一部が削れ、ＬＯＣＯＳ酸化膜６の形状は、外周部のギ
ザギザがとれて比較的滑らかになり、ほぼ楕円状に整形
される。フッ酸処理による等方性エッチングによりギザ
ギザの出張り部分は、エッチャントの接触面積が多いの
で、速く削れるため結果として外周部のギザギザが抑制
される。

【００４２】続いて、図１６のようにエッチング加工さ
れたミニＬＯＣＯＳ酸化膜７をマスクにして、ポリシリ
コン膜４をエッチングしフローティングゲート８を形成
する工程がある。ＥＣＲ方式エッチヤーでは流量８０ｓ
ｃｃｍのＣｌ２ガス、流量５ｓｃｃｍのＯ２ガス、圧力
５ｍＴｏｒｒ、ＲＦパワー５０Ｗ、マグネトロン２５０
ｍＡの条件でポリシリコン膜４をエッチングする。

【００４３】このようにして形成されたフローティング
ゲート８の側壁部の形状は、ミニＬＯＣＯＳ酸化膜７の
外周部が滑らかに整形され、更にミニＬＯＣＯＳ酸化膜
７をマスクにしてエッチングされるので、従来のような
筋が抑制され、滑らかに形成される。しかも前述したよ
うに、ミニＬＯＣＯＳ酸化膜の先端を第１のＬＯＣＯＳ
酸化膜２Ａ、第２のＬＯＣＯＳ酸化膜２Ｂの傾斜部に位
置させたので、図１９で示した角部Ｂは、鋭角となり、
しかもミニＬＯＣＯＳ酸化膜のバーズビークの底面が更
に傾斜を持つため、角部Ｂはより先鋭と成る。

【００４４】次いで、フッ酸（例えば、ＨＦ：Ｈ２Ｏ＝
１：２５）でフローティングゲート７直下以外の第１の
ゲート絶縁膜３をハーフエッチングした後、全面をＣＶ
Ｄによるシリコン酸化膜で約２００Å程度形成する。つ
まり図４に示すようにＬＯＣＯＳ酸化膜７とコントロー
ルゲート９との間には第２のゲート絶縁膜１０が形成さ
れることになる。

【００４５】最後に、図１７のように１５００Åのポリ
シリコン膜、１５００ÅのＷＳｉｘ膜を順次形成し、前
記第２のゲート絶縁膜１０を介して前記フローティング
ゲート８の上部から側部にかけて延在（図１８では紙面
に対して上下方向に延在される。）するようにコントロ
ールゲート９を形成し、フローティングゲート８及びコ
ントロールゲート９をマスクにして不純物を半導体基板
ｌに注入してソース領域Ｓおよびドレイン領域Ｄを形成
し、スプリットゲート型フラッシュメモリが形成され
る。

【００４６】ここで符号１１は、フローティングゲート
の端部がＬＯＣＯＳ酸化膜２Ａ、２Ｂのバーズビークに
形成されるために鋭角部１２が形成され、コントロール
ゲートからフローティングゲートに電子が注入されるリ
バーストンネリング現象を防止するためのものであり、
コントロールゲートの側壁にスペーサを設けて、先鋭部
１１を埋めている。

【００４７】続いて第３の実施の形態について図２０〜
図２４を参照して説明する。先ず図２０に示すように半
導体基板１上には、点線で示すＬＯＣＯＳ酸化膜２を形
成する。前述した第１の実施の形態のように、〜の
ように何通りかの方法があり、同じ内容の繰り返しにな
るが、、のように耐酸化膜であるＳｉ窒化膜の下に
酸化膜を形成すると、バーズビークの傾斜をなだらかに
形成させることができる。つまり〜を使い分けるこ
とで、傾斜をコントロールできる。また後述するが第３
の実施の形態で、端部Ｊ、Ｋの突起の割合を調整でき
る。

【００４８】本実施の形態では、を採用しており、パ
ッド酸化膜と称する３００Å程度の薄いＳｉ酸化膜３を
形成し、この上に１０００〜２０００Å程度のＳｉ窒化
膜４を形成し、フローティングゲート形成領域５を帯状
に露出させ、Ｓｉ基板１をＬＯＣＯＳ酸化し、ＬＯＣＯ
Ｓ酸化膜２を帯状に形成している。前述したようにフロ
ーティングゲート形成領域５は、左右に帯状に延在され
（図面では２本で形成され）ている。またメモリセル以
外のトランジスタの分離用ＬＯＣＯＳを兼ねて形成して
も良い。

【００４９】ＬＯＣＯＳ酸化すると、矢印のように前記
フローティングゲート形成領域５からＳｉ窒化膜４に向
かってバーズビークが成長し、後述する凹部の傾斜部の
発生源となる。続いて図２１のように、帯状のＬＯＣＯ
Ｓ酸化膜２を取り除く工程がある。まず図２０のＳｉ窒
化膜を取り除き、続いてＳｉ酸化膜だけを選択エッチン
グできるエッチング材料によりＬＯＣＯＳ酸化膜２を取
り除き、帯状の凹部７を形成する。

【００５０】ここで図２１の平面図の点線は、凹部７の
平坦部を示し、点線と実線の間が本発明の特徴となるバ
ーズビークの底面により形成できる傾斜部８となる。続
いて、図２２のように、パッド酸化膜と称する３００Å
程度の薄いＳｉ酸化膜２０を形成し、この上に１０００
〜２０００Å程度のＳｉ窒化膜を形成する。この後、フ
ローティングゲート形成領域５と直交するＬＯＣＯＳ酸
化膜２１の形成領域が露出するようにＳｉ窒化膜をパタ
ーニングし、Ｓｉ基板１をＬＯＣＯＳ酸化し、ＬＯＣＯ
Ｓ酸化膜２１を形成する。

【００５１】この後、Ｓｉ窒化膜を取り除く。ここで
は、パッド酸化膜をゲート絶縁膜としても良いし、付け
直しても良い。厚みはほぼ４００Å程度である。続い
て、図２３のように、全面にポリシリコンを１５００Å
程度被着する。その後、図２３の平面図のように、矩
形、または楕円状にパターニングする。本発明の特徴
は、側辺Ｊ、Ｊ′は、凹部７の傾斜部８に位置するよう
にパターニングし、側辺端部Ｋ、Ｋ′は、ＬＯＣＯＳ酸
化膜２１のバーズビーク、つまり傾斜部に位置されるよ
うに形成することである。

【００５２】フローティングゲートの全ての側辺端部
は、傾斜部に配置されるため、全ての部分で突起部を先
鋭とすることができる。ここでコントロールゲートと重
畳する側辺端部Ｊ１、ＫおよびＫ１の先鋭度を制御する
ことで、電子の放出を○印Ｌまたは○印Ｍのどちらか一
方を支配的にすることができる。つまり前述した方法、 Ｓｉ基板の上にＳｉ窒化膜を形成し、ＬＯＣＯＳ酸化
膜の形成予定領域を露出させた後に、ＬＯＣＯＳ酸化を
する方法。

【００５３】に於いて、ＳｉとＳｉ窒化膜との問に
酸化膜を介在させて酸化する方法 Ｓｉ基板の上に順次ポリＳｉ、Ｓｉ窒化膜を形成し、
ＬＯＣＯＳ酸化膜の形成予定領域のポリＳｉを露出させ
た後に、ＬＯＣＯＳ酸化をする方法。 に於いて、ポリＳｉとＳｉ窒化膜との間に酸化膜を
介在させて酸化する方法で制御できる。

【００５４】特に、のように耐酸化膜であるＳｉ窒
化膜の下に酸化膜を形成すると、バーズビークの傾斜を
なだらかに形成させることができる。つまり凹部７のＬ
ＯＣＯＳ形成は、、を使い、傾斜を急とし、ＬＯＣ
ＯＳ酸化膜２１の形成を、を使って、傾斜をなだら
かにすれば、領域Ｍの範囲の広い部分を電子の放出領域
とすることができる。

【００５５】また逆にすれば、領域Ｌを支配的にするこ
とも可能である。またこのフローティングゲートには、
不純物例えば、Ｐが導入され、フローティングゲートの
抵抗値を下げている。この不純物の導入の時期は、帯状
にパターニングする前に全面に導入しても良いし、帯状
のフローティングゲートにパターニングし、フローティ
ングゲートのみに不純物を導入しても良い。

【００５６】ここではＰを２．５Ｅ１４／ｃｍ２程度の
ドーズ量、２５ｋｅＶの加速度で全面にイオン注入した
後、パターニングしている。次いで、全面をＣＶＤによ
るシリコン酸化膜で約２００Å程度形成する。つまりフ
ローティングゲート１４とコントロールゲート１６との
間にゲート絶縁膜ｌ２が形成されることになる。

【００５７】続いて図２４のように、板全面に１５００
ÅのポリＳｉ１１を形成し、１５００ÅのＷＳｉｘ膜を
形成し、前記ゲート絶縁膜１２を介して前記フローティ
ングゲート１４の上部から側部にかけて延在するよう
に、ＷＳｉｘ膜とこの真下のポリシリコンをパターニン
グして、コントロールゲート１６を形成する。またフロ
ーティングゲート１４及びコントロールゲート１６をマ
スクにして不純物を半導体基板１に注入してソース領域
Ｓおよびドレイン領域Ｄを形成し、スプリットゲート型
フラッシュメモリが形成される。

【００５８】更に第４の実施の形態として、凹部の形成
方法について若干の説明をする。この方法は、ＬＯＣＯ
Ｓ酸化膜を利用するのではなく、エッチングにより形成
する一方法である。つまり実際の凹部の形状の形成原理
について、図２５を使って模式的に説明する。

【００５９】まず点線Ａ０で示す等方的エッチング（ウ
ェトでもドライエッチングでも良い）による凹部の形成
後に、矢印下の縦方向のエッチングが強い異方性エッチ
ングを行う。つまり縦方向の方が横方向よりも極めてエ
ッチングレートが大きく、側壁にはデポ物が付着されて
いると考える。ここでＡ１の開口部の大きさ＞＞Ａ２の
開口部の大きさ＞＞Ａ３開口部の大きさと考えると、開
口部付近は、深さＡ１、傾斜部分は深さＡ２、底部は深
さＡ３とした関係のようになり、直線Ｘよりも上に凸の
傾斜を有した凹部が形成できる。

【００６０】これは先にドライで異方性エッチングして
Ａ０に当たる部分を開口した後、ウェット等で側面に傾
斜ができるようにエッチングしても良い。従って、傾斜
の部分にフローティングゲートの端部を位置させれば突
起部が先鋭となる。

【００６１】

【発明の効果】以上の説明から明らかなように、先ず第
１に、コントロールゲートの延在方向と実質平行な帯状
領域で、前記コントロールゲートと重畳する前記帯状領
域の側辺に、前記側辺から前記延在方向と実質直角な方
向に沿って下に向かって傾斜を設け、この傾斜にフロー
ティングゲートの端部を設けることで、電子のやり取り
を行うフローティングゲートの端部を先鋭にすることが
できる。

【００６２】第２に、傾斜を、帯状領域に形成したＬＯ
ＣＯＳ酸化膜を取り除くことで形成でき、半導体プロセ
スを使い容易にフローティングゲートを先鋭化できる。
第３に、フローティングゲート形成予定領域にＬＯＣＯ
Ｓ酸化膜を形成し、前記ＬＯＣＯＳ酸化膜を取り除き、
前記ＬＯＣＯＳ酸化により生成される傾斜を有する凹部
を形成し、 前記凹部を含めてゲート絶縁膜を形成し、
その後Ｓｉを主材料とする膜を形成し、 フローティン
グゲートの端部を前記凹部の傾斜部に位置させるように
パターニングする。また第４に、フローティングゲート
の端部は、形成予定のコントロールゲートの延在方向と
実質同じ方向に延在される側辺であり、 この側辺に前
記端部が位置する様にエッチングした後、前記コントロ
ールゲートの延在方向と実質直角な方向の側辺をエッチ
ングして、島状に独立したフローティングゲートを形成
することで、フローティングゲートの電子のやり取り部
分を点ではなく、線で実現できる。従って、電子のやり
取りの部分が拡大し、寿命が拡大できる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態である不揮発性半導
体記憶装置の製造方法を示す図である。

【図２】本発明の第１の芙施の形態である不揮発性半導
体記憶装置の製造方法を示す図である。

【図３】本発明の第１の実施の形態である不揮発性半導
体記憶装置の製造方法を示す図である。

【図４】本発明の第ｌの実施の形態である不揮発性半導
体記憶装置の製造方法を示す図である。

【図５】本発明の第１の実施の形態である不揮発性半導
体記憶装置の製造方法を示す図である。

【図６】本発明の第ｌの実施の形態である不揮発性半導
体記憶装置の製造方法を示す図である。

【図７】本発明の第１の実施の形態である不揮発性半導
体記憶装置の製造方法を示す図である。

【図８】フローティングゲートの先鋭化を説明する図で
ある。

【図９】不揮発性半導体記憶装置の概略図である。

【図１０】従来の不揮発性半導体記憶装置の製造方法を
説明する断面図である。

【図１１】従来の不揮発性半導体記憶装置の製造方法を
説明する断面図である。

【図１２】従来の不揮発性半導体記憶装置の製造方法を
説明する断面図である。

【図１３】従来の不揮発性半導体記憶装置の製造方法を
説明する断面図である。

【図１４】本発明の第２の実施の形態である不揮発性半
導体記憶装置の製造方法を示す図である。

【図１５】本発明の第２の実施の形態である不揮発性半
導体記憶装置の製造方法を示す図である。

【図１６】本発明の第２の実施の形態である不揮発性半
導体記憶装置の製造方法を示す図である。

【図１７】本発明の第２の実施の形態である不揮発性半
導体記億装置の製造方法を示す図である。

【図１８】本発明の第２の実施の形態である不揮発性半
導体記憶装置の平面図である。

【図１９】フローティングゲートの先鋭化を説明する図
である。

【図２０】本発明の第３の実施の形態である不揮発性半
導体記憶装置の製造方法を示す図である。

【図２１】本発明の第３の実施の形態である不揮発性半
導体記憶装置の製造方法を示す図である。

【図２２】本発明の第３の実施の形態である不揮発性半
導体記憶装置の製造方法を示す図である。

【図２３】本発明の第３の実施の形態である不揮発性半
導体記憶装置の製造方法を示す図である。

【図２４】本発明の第３の実施の形態である不揮発性半
導体記憶装置の製造方法を示す図である。

【図２５】凹部を等方性エッチングと異方性エッチング
で実現する方法の説明図である。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 一導電型の半導体基板上に電気的に独立
   して配置されるフローティングゲートと、このフローテ
   ィングゲートを覆う絶縁膜と、この絶縁膜を介して前記
   フローティングゲートの一端部上に重なるように配置さ
   れるコントロールゲートと、前記フローティングゲート
   および前記コントロールゲートに隣接する前記半導体基
   板の表面に形成される逆導電型の半導体領域とを備えた
   不揮発性半導体記憶装置に於いて、 前記コントロールゲートの延在方向と実質平行な帯状領
   域で、前記コントロールゲートと重畳する前記帯状領域
   の側辺に、前記側辺から前記延在方向と実質直角な方向
   に沿って下に向かって傾斜が設けられ、この傾斜に前記
   フローティングゲートの端部が設けられることを特徴と
   した不揮発性半導体記憶装置。
2. 【請求項２】 前記傾斜は、前記帯状領域に形成したＬ
   ＯＣＯＳ酸化膜を取り除くことで形成される請求項１記
   載の不揮発性半導体記憶装置。
3. 【請求項３】 フローティングゲート形成予定領域にＬ
   ＯＣＯＳ酸化膜を形成し、 前記ＬＯＣＯＳ酸化膜を取り除き、前記ＬＯＣＯＳ酸化
   により生成される傾斜を有する凹部を形成し、 前記凹部を含めてゲート絶縁膜を形成し、その後Ｓｉを
   主材料とする膜を形成し、 前記Ｓｉを主材料とする膜をパターニングして、フロー
   ティングゲートを形成する不揮発性半導体記憶装置の製
   造方法であり、 前記フローティングゲートの端部を前記凹部の傾斜部に
   位置させることを特徴とする事を特徴とする不揮発性半
   導体記憶装置の製造方法。
4. 【請求項４】 前記フローティングゲートの端部は、形
   成予定のコントロールゲートの延在方向と実質同じ方向
   に延在される側辺であり、 この側辺に前記端部が位置する様にエッチングした後、
   前記コントロールゲートの延在方向と実質直角な方向の
   側辺をエッチングして、島状に独立したフローティング
   ゲートを形成する請求項３記載の不揮発性半導体記憶装
   置の製造方法。