JPH1127329A - Ｆｓｋ復調回路 - Google Patents

Abstract

(57)【要約】 【課題】 ２値パルス信号に波形整形されたベースバン
ドＦＳＫ信号の２値論理データを１シンボル期間に２回
以上の割合でサンプリングさせるとともに、少なくとも
２シンボル期間にてサンプリングされたデータ列の論理
符号パターン状態からシンボル期間ごとの周波数シフト
状態を論理判別させ、この判別結果に基づいて復調デー
タを生成させる。 【解決手段】 ＦＳＫ復調回路のデジタル化を単純かつ
小規模な構成でもって達成し、これにより大幅な低消費
電力化および低コスト化を実現する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＦＳＫ復調回路、
さらには多周波ＦＳＫ信号のデジタル復調に適用して有
効な技術に関するものであって、たとえば文字データを
受信するページャ端末あるいは移動体通信機器などに利
用して有効な技術に関するものである。

【０００２】

【従来の技術】ページャなどのデジタルデータ通信の分
野では、“１”と“０”の論理値に応じて周波数をシフ
トさせるＦＳＫ変調方式が良く使用される（たとえば、
日経ＢＰ社刊行「日経エレクトロニクス １９９７年２
月１０日号（Ｎｏ．６８２）」１３７，１３８ページを
参照）。

【０００３】さらに最近では、データ伝送効率を高める
ために、複数の周波数シフト状態をとる多周波ＦＳＫ変
調方式が注目されている。この多周波ＦＳＫ変調方式で
は、たとえば＋４．８ｋＨｚ，−４．８ｋＨｚ，＋１．
６ｋＨｚ，−１．６ｋＨｚの４通りの周波数シフト状態
を“１０”，“００”，“１１”，“０１”の４通りの
デジタルデータ値に対応させることにより、１回の周波
数シフト動作すなわち１シンボル期間で２ビットのデジ
タルデータを伝送することができる。

【０００４】上述した多周波ＦＳＫ変調信号の復調処理
について、従来は、ベースハンド信号に復調される前の
ＩＦ（中間周波）段階でのＦＳＫ変調信号を、たとえば
±４．８ｋＨｚの変調信号成分と±１．６ｋＨｚの変調
信号成分とに分離し、各分離信号からそれぞれに“１”
と“０”の２値データを復調した後、その２つの復調デ
ータから“１０”，“００”，“１１”，“０１”の復
調データを生成することが行われていた。

【０００５】

【発明が解決しようとする課題】しかしながら、上述し
た技術には、次のような問題のあることが本発明者によ
ってあきらかとされた。

【０００６】すなわち、従来のＦＳＫ復調回路はアナロ
グ回路への依存度が高いため、半導体集積化率を高める
こと、および回路規模の縮小による低消費電力化の達成
が困難であった。

【０００７】そこで、ＤＳＰなどによるアナログ回路の
デジタル化が検討されているが、従来検討されていたデ
ジタル化は、従前のアナログ回路の機能をそのままデジ
タル回路に置き換えるだけのものが多く、復調処理方式
そのものはアナログ回路の動作を単にデジタル的に模擬
するという域に留まっていた。具体的には、入力側にＡ
／Ｄ変換器を置き、このＡ／Ｄ変換器にてデジタル化
（量子化）されたＦＳＫ変調信号を、デジタル化された
バンド・パス・フィルタおよびデジタル化されたＩＦ増
幅回路などを使って処理するものであり、アナログ回路
での方式をそのままデジタル回路で踏襲するだけの置き
換えにすぎなかった。

【０００８】この場合、半導体集積化率を高めることは
できるが、アナログ回路の動作をそのまま模擬するデジ
タル処理だと、扱うべきデータ量が膨大となり、さらに
そのデータの処理についても、工数が多くて非常に複雑
になってしまう。

【０００９】このように、従来検討されているＦＳＫ復
調回路のデジタル化は、半導体集積化率を高める効果は
期待できるが、回路規模の縮小およびそれによる低消費
電力化ということでは、それほどの効果は期待できなか
った。

【００１０】本発明の目的は、ＦＳＫ復調回路のデジタ
ル化を単純かつ小規模な構成でもって達成し、これによ
り大幅な低消費電力化および低コスト化を実現するとい
う技術を提供することにある。

【００１１】本発明の前記ならびにそのほかの目的と特
徴は、本明細書の記述および添付図面からあきらかにな
るであろう。

【００１２】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１３】すなわち、２値パルス信号に波形整形され
たベースバンドＦＳＫ信号の２値論理データを１シンボ
ル期間に２回以上の割合でサンプリングさせるととも
に、少なくとも２シンボル期間にてサンプリングされた
データ列の論理符号パターン状態からシンボル期間ごと
の周波数シフト状態を論理判別させ、この判別結果に基
づいて復調データを生成させる、というものである。

【００１４】上述した手段によれば、単一のアナログ処
理系にて受信処理されたベースバンドＦＳＫ信号から波
形整形された単一の２値パルス信号を用いて、そのＦＳ
Ｋ信号に含まれる変調データを直接的に復調させること
ができる。

【００１５】これにより、ＦＳＫ復調回路のデジタル化
を単純かつ小規模な構成でもって達成し、これにより大
幅な低消費電力化および低コスト化を実現する、という
目的が達成される。

【００１６】

【発明の実施の形態】本発明の請求項１に記載の発明
は、２値パルス信号に波形整形されたベースバンドＦＳ
Ｋ信号（ｆｂ’）の２値論理データを１シンボル期間
（Ｔｓ）に２回以上の割合でサンプリングするサンプリ
ング手段（３）と、少なくとも２シンボル期間にてサン
プリングされたデータ列の論理符号パターン状態からシ
ンボル期間ごとの周波数シフト状態を論理判別する周波
数シフト判別手段（５）と、この周波数シフト判別手段
（５）での判別結果に基づいて復調データを生成するデ
ータ生成手段（５）とを備えたものであり、これによ
り、ＦＳＫ信号からデジタルデータ復調を、複雑なアナ
ログ処理に依存することなく、比較的単純な論理操作で
もって行わせることができる。

【００１７】請求項２に記載の発明は、請求項１におい
て、１または複数のシンボル期間にてサンプリングされ
た時系列上での直列データ列を１サンプリング回ごとに
複数ビットの並列データに逐次変換する直並列変換回路
（４）と、上記並列データの論理符号パターン状態から
シンボル期間ごとの周波数シフト状態を論理判別する周
波数シフト判別手段（５）を備えたものであり、これに
より、周波数シフト状態の時系列上の遷移状態を的確に
論理判断させることができる。

【００１８】請求項３に記載の発明は、請求項１または
２において、サンプリングされたデータ列の論理符号パ
ターン状態からＦＳＫ信号（ｆｂ’）のシンボル切り替
わりタイミングを論理検出するシンボル同期検出手段
（７１）と、このシンボル同期検出手段（７１）での検
出結果に基づいてサンプリング手段（３）にサンプリン
グクロック（φｐ）を与えるクロック生成手段（７２）
を備えたものであり、これにより、ＦＳＫ信号のサンプ
リングタイミングをシンボル期間に応じて正しく定める
ことができる。

【００１９】請求項４に記載の発明は、請求項１から３
のいずれかにおいて、複数のシンボル期間にてサンプリ
ングされた時系列上での直列データ列を１サンプリング
回ごとに複数ビットの並列データに逐次変換する直並列
変換回路（４）と、上記並列データの論理符号パターン
状態からＦＳＫ信号（ｆｂ’）のシンボル切り替わりタ
イミングを論理検出するシンボル同期検出手段（７１）
を備えたものであり、これにより、シンボル切り替わり
検出をサンプリングレート単位で精度良く行わせること
ができる。

【００２０】請求項５に記載の発明は、請求項１から４
のいずれかにおいて、ＦＳＫ信号（ｆｂ’）のシンボル
切り替わりタイミングを論理検出するシンボル同期検出
手段（７１）と、このシンボル同期検出手段（７１）に
より検出されるシンボル切り替わりタイミングに同期し
て動作するＰＬＬと、このＰＬＬの同期動作により生じ
る信号に基づいてサンプリングクロック（φｐ）を生成
するサンプリングクロック生成手段（７２）を備えたも
のであり、これにより、シンボル期間に対して一定の同
期関係有するサンプリングクロック（φｐ）を安定して
生成することができる。

【００２１】請求項６に記載の発明は、請求項１から５
のいずれかにおいて、ＦＳＫ信号（ｆｂ’）のシンボル
切り替わりタイミングを論理検出するシンボル同期検出
手段（７１）と、このシンボル同期検出手段（７１）で
の検出結果に基づいて複数相のサンプリングクロック
（φ１，φ２，φ３，・・・，φｎ）を生成する多相ク
ロック生成手段（７２）と、上記複数相のサンプリング
クロックの中から上記ＦＳＫ信号（ｆｂ’）の各シンボ
ル期間でのサンプリングデータ列が周波数シフト状態に
応じた所定の論理符号パターン状態となるような位相の
サンプリングクロックを選択してサンプリング手段
（３）に供給する位相選択手段（８３）を備えたもので
あり、これにより、サンプリングタイミングを最適化し
て復調データの品位をさらに高めることができる。

【００２２】請求項７に記載の発明は、ＦＳＫ変調され
ている無線受信信号（ｆｒ）からベースバンドＦＳＫ信
号（ｆｂ’）波形を復調する検波回路（１７）と、復調
したベースバンドＦＳＫ信号（ｆｂ’）を“１”と
“０”の２値パルス信号に波形整形する波形整形回路
（３１）と、波形整形したベースバンドＦＳＫ信号（ｆ
ｂ’）を１シンボル期間（Ｔｓ）に２回以上の割合でサ
ンプリングするサンプリング手段（３）と、少なくとも
２シンボル期間にてサンプリングされたデータ列の論理
符号パターン状態からシンボル期間ごとの周波数シフト
状態を論理判別する周波数シフト判別手段（５）と、こ
の周波数シフト判別手段（５）での判別結果に基づいて
復調データを生成するデータ生成手段（５）とを備えた
ものであり、これにより、ＦＳＫ受信装置のデジタル化
率と半導体集積化率を高めることができるとともに、デ
ジタル部分の構成の簡略化により大幅な低消費電力化を
達成することができるようになる。

【００２３】請求項８に記載の発明は、請求項７におい
て、ＦＳＫ変調されている無線受信信号（ｆｒ）を同期
検波によりベースバンドＦＳＫ信号（ｆｂ’）波形に復
調する検波回路（１７）と、上記同期検波を行わせるた
めの検波基準信号（ｆＬ２）を発振する基準発振回路
（２０）と、サンプリング手段（３）にてサンプリング
されたデータ列の論理符号パターン状態が所定の状態と
なるように上記基準発振回路（２０）の発振周波数を校
正制御する周波数校正制御手段（８１）とを備えたもの
であり、これにより、ＦＳＫ同期検波を無調整化できる
とともに、エラーの無いの正しい受信およびデータ復調
を行わせることができる。

【００２４】以下、本発明の好適な実施態様を図面を参
照しながら説明する。

【００２５】なお、図において、同一符号は同一あるい
は相当部分を示すものとする。

【００２６】図１は本発明の技術が適用されたＦＳＫ復
調回路の第１の実施態様を示す。

【００２７】同図に示すＦＳＫ復調回路は、サンプリン
グ回路３、直並列変換回路４、周波数シフト判別回路
５、データ生成回路６、同期形成回路７により構成さ
れ、ベースバンドＦＳＫ信号ｆｂから２値パルス信号に
波形整形されたＦＳＫ信号ｆｂ’を入力信号として動作
する。

【００２８】同図において、サンプリング回路３は、波
形整形回路３１にて２値パルス信号に波形整形されたベ
ースバンドＦＳＫ信号ｆｂ’の２値論理データを、１シ
ンボル期間Ｔｓに２回以上の割合でサンプリングする。
サンプリングされたデータは直並列変換回路４を介して
周波数シフト判別回路５に入力される。

【００２９】直並列変換回路４はシフトレジスタを用い
て構成され、少なくとも２シンボル周期分のサンプリン
グデータを入力順に保持するとともに、その保持データ
を並列に出力する。

【００３０】周波数シフト判別回路５は、１サンプリン
グ回ごとに更新される並列データのビットパターン（論
理符号パターン）状態を常時監視し、少なくとも２シン
ボル期間にてサンプリングされたデータ列のビットパタ
ーン状態から、シンボル期間Ｔｓごとの周波数シフト状
態を論理判別する。

【００３１】データ生成回路６は、周波数シフト判別回
路５での論理判別結果に基づいて復調データＤｏｕｔを
生成する。

【００３２】同期形成回路７は、詳細は後述するが、Ｆ
ＳＫ信号ｆｂ’のシンボル期間Ｔｓの切り替わりタイミ
ングを論理検出するとともに、この検出に基づいて上記
ＦＳＫ信号ｆｂ’のサンプリングタイミングを定めるサ
ンプリングクロックφｐを生成する。

【００３３】次に動作について説明する。

【００３４】図２は、図１に示した回路の要部における
動作波形チャートを示す。

【００３５】同図において、ベースバンドＦＳＫ信号ｆ
ｂは、±４．８ｋＨｚと±１．６ｋＨｚの周波数離調を
とる多周波ＦＳＫ信号であって、各シンボル期間（Ｔｓ
＝１／６．４ｋＨｚ）ごとに、＋４．８ｋＨｚ，−４．
８ｋＨｚ，＋１．６ｋＨｚ，−１．６ｋＨｚの４通りの
周波数シフト状態をとる。この４通りの周波数シフト状
態は“１０”，“００”，“１１”，“０１”の４通り
の２ビットデジタルデータ値に対応させられている。

【００３６】上記ベースバンドＦＳＫ信号ｆｂは、ゼロ
クロス点でレベル弁別されて“１”と“０”の２値パル
ス信号に波形整形される。この波形整形されたベースバ
ンドＦＳＫ信号ｆｂ’の２値論理データが１シンボル期
間に６回の割合でサンプリングされる。

【００３７】これにより、１シンボル期間Ｔｓごとに６
ビット分の２値データ列がサンプリングされて周波数シ
フト判別回路５へ送られる。

【００３８】周波数シフト判別回路５は、サンプリング
された２値データ列の“１”と“０”のビットパターン
から、シンボル期間Ｔｓごとの周波数シフト状態を論理
判別する。各シンボル期間でのビットパターンはそれぞ
れ、ＦＳＫ信号ｆｂの周期および波形状態を反映し、周
波数シフト状態に応じた固有の論理的特徴を呈する。

【００３９】たとえば、図２において、＋４．８ｋＨｚ
または−４．８ｋＨｚの周波数シフト状態をとったとき
のＦＳＫ信号ｆｂは、１シンボル期間（Ｔｓ＝１／６．
４ｋＨｚ）の間に３／２波長の波形変化が生じる。この
波形変化が生じる場合、１シンボル期間Ｔｓの２／３期
間（＝２Ｔｓ／３）と１／３期間（Ｔｓ／３）とで異な
るビット値がサンプリングされるようになる。１シンボ
ル期間Ｔｓに６回のサンプリングを行った場合は、
“１”の４連続と“０”の２連続、または“０”の４連
続と“１”の２連続が、その１シンボル期間Ｔｓにて現
れることになる。これにより、“１１１１００”，“０
０００１１”，“１１００００”，“００１１１１”の
いずれかのビットパターンが現れた場合に、それが現れ
たシンボル期間Ｔｓでの周波数シフト状態が±４．８ｋ
Ｈｚであると論理的に判別することができる。

【００４０】また、＋１．６ｋＨｚまたは−１．６ｋＨ
ｚの周波数シフト状態をとったときのＦＳＫ信号ｆｂ
は、１シンボル期間（Ｔｓ＝１／６．４ｋＨｚ）の間に
１／２波長の波形変化が生じる。この波形変化が生じる
場合、１シンボル期間Ｔｓを通して同じビット値が連続
してサンプリングされるようになる。１シンボル期間Ｔ
ｓに６回のサンプリングを行った場合は、“１”または
“０”のいずれかが６連続して現れることになる。これ
により、“１１１１１１”または“００００００”のビ
ットパターンが現れた場合に、それが現れたシンボル期
間Ｔｓでの周波数シフト状態が±１．６ｋＨｚであると
論理判別することができる。

【００４１】また、時系列上にて相前後する２つのシン
ボル期間にてそれぞれにサンプリングされるビットパタ
ーンの遷移状態により、周波数のシフト方向も論理的に
判別することができる。たとえば、図２に示すように、
“１１１１００”から“１１１１１１”への遷移は＋
４．８ｋＨｚから−１．６ｋＨｚへの周波数シフトとし
て、“１１１１１１”から“１１１１００”への遷移は
−１．６ｋＨｚから−４．８ｋＨｚへの周波数シフトと
して、それぞれ論理的に判別することができる。

【００４２】この場合、各シンボル期間にてサンプリン
グされるビットパターンの種類は、±４．８ｋＨｚの波
形にて現れる“１１１１００”，“００００１１”，
“１１００００”，“００１１１１”と、±１．６ｋＨ
ｚの波形にて現れる“００００００”，“１１１１１
１”の、計６種類がある。これにより、各周波数シフト
状態＋４．８ｋＨｚ，−４．８ｋＨｚ，＋１．６ｋＨ
ｚ，−１．６ｋＨｚが、次の周波数シフト状態＋４．８
ｋＨｚ，−４．８ｋＨｚ，＋１．６ｋＨｚ，−１．６ｋ
Ｈｚに遷移する場合にとりうるビットパターンの組み合
わせは、３６通りとなる。したがって、相前後する２つ
のシンボル期間にてそれぞれにサンプリングされたビッ
トパターンが上記３６通りのいずれに該当するかを識別
すれば、周波数のシフト方向も論理的に判別することが
できる。

【００４３】以上のようにして、２値パルス信号に波形
整形されたベースバンドＦＳＫ信号ｆｂ’の２値論理デ
ータを１シンボル期間Ｔｓに２回以上の割合でサンプリ
ングさせることにより、そのベースバンドＦＳＫ信号ｆ
ｂ’の周波数シフト状態を論理的に判別することができ
る。そして、この論理判別結果により、図３に示すよう
に、＋４．８ｋＨｚ，−４．８ｋＨｚ，＋１．６ｋＨ
ｚ，−１．６ｋＨｚの各状態に対応する“１０”，“０
０”，“１１”，“０１”のシンボルパターンを各シン
ボル期間ごとに作成して復調データＤｏｕｔを得ること
ができる。

【００４４】ここで注目すべきことは、±４．８ｋＨｚ
と±１．６ｋＨｚの２種類の周波数離調をとる多周波Ｆ
ＳＫ信号の復調処理が、２値パルス信号に波形整形され
た単一のベースバンドＦＳＫ信号ｆｂ’に対する論理的
な判別処理によって行われることである。これにより、
ＦＳＫ復調回路のデジタル化が単純かつ小規模な構成で
もって達成され、大幅な低消費電力化および低コスト化
が可能となる。

【００４５】図３は４ＦＳＫ信号のシンボルパターン図
を示す。

【００４６】４ＦＳＫ信号は、上述したように、＋４．
８ｋＨｚ，−４．８ｋＨｚ，＋１．６ｋＨｚ，−１．６
ｋＨｚの４通りの周波数シフト状態をとる。この場合、
２つのシフト周波数（４．８ｋＨｚ／１．６ｋＨｚ）を
示すＩ軸と、シフト方向（＋／−）を示すＱ軸とによ
り、１シンボル期間にて２ビット（４通り）のデータ
“１０”，“００”，“１１”，“０１”が表現され
る。

【００４７】図４は２ＦＳＫ信号のシンボルパターン図
を示す。

【００４８】２ＦＳＫ信号のシフト周波数は１つ（±
４．８ｋＨｚ）だけであり、その周波数シフト状態は＋
４．８ｋＨｚ，−４．８ｋＨｚの２通りだけとなる。こ
の場合は、周波数シフト方向（＋／−）を表すＱ軸だけ
によって、“１”または“０”の１ビットデータが表現
される。

【００４９】なお、図１に示したＦＳＫ復調回路では、
４ＦＳＫ信号の復調を行うことができるが、＋４．８ｋ
Ｈｚと−４．８ｋＨｚの周波数シフト状態から”１”
と”０”の１ビットデータを生成させることにより、２
ＦＳＫ信号の復調にも対応させることができる。

【００５０】図５は同期形成回路７の具体的な構成例を
示す。

【００５１】同図に示す同期形成回路７は、シンボル期
間Ｔｓを論理的に検出するシンボル検出論理回路７１
と、ＰＬＬ（位相制御ループ）を用いたサンプリングク
ロック生成回路７２により構成されている。

【００５２】シンボル同期検出回路７１は、ＦＳＫ信号
ｆｂ’をサンプリングして得られるビットパターンの遷
移状態に基づいて、シンボル期間Ｔｓの切り替わりタイ
ミングを論理的に検出し、その切り替わりタイミングに
同期したシンボル同期クロックφｓを生成する。

【００５３】この場合のシンボル期間Ｔｓの検出は次の
ようにして論理的に行うことができる。

【００５４】すなわち、各シンボル期間Ｔｓごとにサン
プリングされるビットパターンの種類は、前述したよう
に、“１１１１００”，“００００１１”，“１１００
００”，“００１１１１”，“００００００”，“１１
１１１１”のいずれかとなる。したがって、そのいずれ
かのビットパターンが出そろった時点をシンボル期間Ｔ
ｓの切り替わりタイミングと見ることができる。

【００５５】この場合、たとえば“１１１１１１”ある
いは“００００００”といったようなビットパターンが
連続的に現れた場合、ビットパターンの区切りが不明確
になって、シンボルパターンの切り替わりタイミングを
的確に定めることができなくなることがある。しかし、
データ伝送手順の先頭で実行されるトレニング手順に
て、たとえ“１０”（＝＋４．８ｋＨｚ）といった特定
のデータを繰り返し伝送することをあらかじめ定めてお
けば、その特定のデータに対応するビットパターン（た
とえば“１１１１００”）から、そのビットパターンの
区切りを特定して、シンボル期間Ｔｓの周期およびその
切り替わりタイミングを的確に検出することができる。

【００５６】このようにして、シンボル期間の区切りを
いったん正しく定めることができれば、その後のシンボ
ル期間にて現れるビットパターンの種類があらかじめ定
められた中でどのように変化しても、そのシンボル期間
の区切りを正しく論理識別することができるようにな
る。

【００５７】サンプリングクロック生成回路７２は、Ｖ
ＣＯ（可変周波数発振器）７３、第１，第２の分周回路
７４１，７４２、位相比較器７５、ＬＰＦ（ローパスフ
ィルタ）７６によるＰＬＬを用いて構成される。

【００５８】ＶＣＯ７３は、１シンボル期間Ｔｓごとの
サンプリング回数をｋ、シンボルサイクル（１／Ｔｓ）
をｆｓとし、さらにｎを２以上の任意の整数とした場合
に、ｋ×ｎ×ｆｓ付近の周波数ｆｘの信号を連続発振す
るように構成されている。

【００５９】第１の分周回路７４１はＶＣＯ７３の発振
周波数ｆｘをｎ分周してｆｘ／ｎの周波数を生成する。
第２の分周回路７４２は、そのｆｘ／ｎの周波数をさら
にｋ分周してｆｘ／（ｋ×ｎ）の周波数を生成する。

【００６０】位相比較器７５は、分周回路７４１，７４
２にてｆｘ／（ｋ×ｎ）に分周された発振周波数ｆｘ／
（ｋ×ｎ）の信号を、上記シンボル同期検出回路７１か
ら出力されるシンボル同期クロックφｓと位相比較す
る。この比較出力が所定の遅延時定数を有するＬＰＦ７
６を介して、上記ＶＣＯ７３に周波数制御信号としてフ
ィードバックされる。これにより、ＶＣＯ７３の発振周
波数ｆｘは、シンボル同期クロックφｓの周波数のｋ×
ｎ倍の周波数に位相ロックされる。

【００６１】この位相ロック状態にて、第２の分周回路
７４１の入力側から、シンボルサイクルｆｓ（＝１／Ｔ
ｓ）のｋ倍の周波数（ｋ×ｆｓ）のサンプリングクロッ
クφｐ（＝ｋ×ｆｓ）を取り出すことができる。たとえ
ば、シンボルサイクルｆｓを６．４ｋＨｚ、１シンボル
期間ごとのサンプリング回数ｋを６回とすれば、６．４
ｋＨｚ×６回＝３８．４ｋＨｚのサンプリングクロック
φｐが得られる。

【００６２】図６は本発明によるＦＳＫ復調回路を用い
たＦＳＫ受信装置の第１の実施態様を示す。

【００６３】同図に示すＦＳＫ受信装置は多周波ＦＳＫ
変調された文字データを受信するページャ受信機をなす
ものであって、アナログ回路を主とする無線受信部１と
デジタル回路を主とするデータ復調部２とにより構成さ
れる。

【００６４】無線受信部１は、アンテナ１１から入力さ
れる無線信号を予備増幅するＲＦ（高周波）プリアンプ
１２、目的の受信周波数帯を抽出するＢＰＦ（バンドパ
ス・フィルタ）１３、無線受信信号ｆｒをＩＦ（中間周
波）信号ｆｉに周波数変換（ダウンバート）するミキサ
ー１４、周波数変換されたＩＦ信号ｆｉを抽出するＢＰ
Ｆ１５、ＩＦ増幅回路およびＡＧＣ（自動利得制御回
路）などを含むＩＦ部１６、ＩＦ信号ｆｉからベースバ
ンドＦＳＫ信号ｆｂを復調する同期検波部１７、復調さ
れたＦＳＫ信号ｆｂを抽出するＬＰＦ１８、上記ミキサ
ー１４に周波数変換のためのローカル信号ｆＬ１を供給
するローカル発振回路（第１局発）１９、上記同期検波
部１７に検波基準信号ｆＬ２を供給する基準発振回路
（第２局発）２０などにより構成されている。

【００６５】データ復調部２は、無線受信部１にて受信
および復調されたベースバンドＦＳＫ信号ｆｂをゼロレ
ベルを基準にして２値パルス信号に波形整形する波形整
形回路３１、波形整形されたベースバンドＦＳＫ信号ｆ
ｂ’の２値論理データを１シンボル期間Ｔｓにｋ回（６
回）の割合でサンプリングするサンプリング回路３、サ
ンプリングされた２値論理データ列を１サンプリング回
ごとに逐次並列変換する直並列変換回路４、並列変換さ
れたサンプリングデータ列のビットパターンに基づいて
周波数シフト状態を論理判別する周波数シフト判別回路
５、周波数シフト判別回路５での論理判別結果に基づい
て復調データＤｏｕｔを生成するデータ生成回路６、Ｆ
ＳＫ信号ｆｂ’のシンボル期間Ｔｓの切り替わりタイミ
ングを論理検出して上記ＦＳＫ信号ｆｂ’のサンプリン
グクロックφｐを生成する同期形成回路７などにより構
成される。

【００６６】図７は、上述したＦＳＫ受信装置の要部に
おける動作波形チャートを示す。

【００６７】同図において、ｆｉは±４．８ｋＨｚと±
１．６ｋＨｚの２種類の周波数離調でＦＳＫ変調された
ＩＦ信号を示す。このＩＦ信号ｆｉの中心周波数ｆｏと
同一周波数の検波基準信号ｆＬ２を用いて同期検波を行
うことにより、各シンボル期間Ｔｓごとに＋４．８ｋＨ
ｚ，−４．８ｋＨｚ，＋１．６ｋＨｚ，−１．６ｋＨｚ
のいずれかの周波数シフト状態をとるベースバンドＦＳ
Ｋ信号ｆｂが得られる。このベースバンドＦＳＫ信号ｆ
ｂを２値パルス信号（ｆｂ’）に波形整形し、１シンボ
ル期間Ｔｓにｋ回（６回）の割合でサンプリング）を行
うことにより、各シンボル期間Ｔｓごとに、周波数シフ
ト状態に応じたビットパターンを呈する２値論理データ
列が得られる。したがって、そのビットパターンを論理
的に判別処理することにより、各シンボル期間Ｔｓごと
の復調データＤｏｕｔを生成することができる。

【００６８】図８はＧＭＳＫ変調された受信信号を復調
する場合の波形チャートを示す。

【００６９】ＧＭＳＫ変調では、変調信号の周波数帯域
幅の広がりを抑えるために、同図に示すように、シンボ
ル期間Ｔｓとシンボル期間Ｔｓの間での波形変化がなだ
らかになっているが、この場合も、上述の場合と同様の
デジタル処理によりデータ復調を行うことができる。

【００７０】図９は本発明によるＦＳＫ受信装置の第２
の実施態様を示す。

【００７１】同図に示すＦＳＫ受信装置は、図６に示し
た受信装置の構成に加えて、同期検波部１７に供給され
るの検波基準信号ｆＬ２の周波数を校正する周波数校正
制御回路８１が設けられている。

【００７２】この周波数校正制御回路８１は、サンプリ
ング回路３にてサンプリングされたデータ列のビットパ
ターン状態が、周波数シフト状態ごとにあらかじめ想定
された状態となるように、基準発振回路（第２局発）２
０の発振周波数（ｆＬ２）を可変設定する。

【００７３】図１０は、図９に示した受信装置の要部に
おける動作波形チャートを示す。

【００７４】同図において、（Ａ）は、同期検波部１７
に供給される検波基準信号ｆＬ２の周波数がＩＦ信号ｆ
ｉの中心周波数ｆｏに正しく調整されている場合の検波
波形を示す。

【００７５】±４．８ｋＨｚと±１．６ｋＨｚの周波数
離調でＦＳＫ変調されているＩＦ信号ｆｉは、その中心
周波数ｆｏを基準にして、ｆｏ±４．８ｋＨｚとｆｏ±
１．６ｋＨｚの周波数シフト状態をとる。このＩＦ信号
ｆｉを上記中心周波数ｆｏと同一周波数の検波基準信号
ｆＬ２で同期検波することにより、（Ａ）に示すよう
に、＋４．８ｋＨｚ，−４．８ｋＨｚ，＋１．６ｋＨ
ｚ，−１．６ｋＨｚのいずれかの周波数シフト状態を正
しくとるベースバンドＦＳＫ信号ｆｂが得られる。

【００７６】しかし、上記検波基準信号ｆＬ２が上記中
心周波数ｆｏから離調した場合、同図（Ｂ）または
（Ｃ）に示すように、同期検波されたベースバンドＦＳ
Ｋ信号ｆｂの波形に歪みが生じてくる。この歪みがある
程度以上に大きくなると、各シンボル期間Ｔｓごとにサ
ンプリングされる２値データ列のビットパターンがあら
かじめ想定された正規の状態からはずれて、そのビット
パターン状態に基づく周波数シフト状態の論理判別にエ
ラーが生じるようになる。

【００７７】たとえば、トレニング手順にて、＋４．８
ｋＨｚ（＝“１０”）の周波数シフト状態が連続した場
合、正規の周波数ｆｏの検波基準信号ｆＬ２で同期検波
されたベースバンドＦＳＫ信号ｆｂには、その＋４．８
ｋＨｚの周波数シフト状態が正確に現れる。これによ
り、そのベースバンドＦＳＫ信号ｆｂの２値サンプリン
グデータにも、その＋４．８ｋＨｚの周波数シフトに応
じた正規のビットパターン“１１１１００”だけが繰り
返し現れる。

【００７８】ところが、上記検波基準信号ｆＬ２が正規
の周波数ｆｏから離調していた場合、その検波基準信号
ｆＬ２（＝ｆｏ＋Δ）で同期検波されたベースバンドＦ
ＳＫ信号ｆｂには、その離調分に相当する周波数ずれ
（＋４．８ｋＨｚ−Δ）が生じて、＋４．８ｋＨｚの周
波数シフト状態が正確に現れなくなる。つまり、ベース
バンドＦＳＫ信号ｆｂに周波数歪みが生じてしまう。こ
れにより、そのベースバンドＦＳＫ信号ｆｂの２値サン
プリングデータに“１１１１１０”（あるいは“１１１
０００”）といったような不正なビットパターンが現れ
て、データ復調のための論理判別に支障をきたすように
なる。

【００７９】そこで、図９に示したＦＳＫ受信装置で
は、上記周波数校正制御回路８１により、正規の周波数
シフト状態では現れないはずの不正なビットパターンが
現れた場合に、その不正なビットパターンの状態から上
記検波基準信号ｆＬ２の周波数離調方向を論理判別し、
この判別結果に基づいて基準発振回路２０の発振周波数
（ｆＬ２）を可変設定することにより、上記検波基準信
号ｆＬ２を正規の周波数ｆｏに校正するようにしてい
る。

【００８０】図１１は、本発明によるＦＳＫ復調回路の
第２の実施態様を示す。

【００８１】同図に示す復調回路は、サンプリング回路
３、直並列変換回路４、周波数シフト判別回路５、デー
タ生成回路６、同期形成回路７、多相クロック生成回路
８２、位相選択回路８３により構成されている。

【００８２】ここで、サンプリング回路３と直並列変換
回路４は、第１，第２の２本の６段直列シフトレジスタ
３２，３３を用いて構成されている。２値パルス信号に
波形整形されたベースバンドＦＳＫ信号ｆｂ’は、２本
のシフトレジスタ３２，３３の各シフト入力に分配され
て、それぞれにサンプリングおよび直列シフト転送され
るようになっている。

【００８３】周波数シフト判別回路５は、第１，第２の
シフトレジスタ３２，３３の各シフト段（Ｆ１〜Ｆ６）
から並列に取り出されるビットデータ列に基づいて、シ
ンボル期間Ｔｓごとの周波数シフト状態を論理判別す
る。

【００８４】データ生成回路６は、周波数シフト判別回
路５での論理判別結果に基づいて復調データを生成す
る。

【００８５】同期形成回路７は前述の場合と同様にＰＬ
Ｌを用いて構成され、ＦＳＫ信号ｆｂ’のシンボル期間
Ｔｓの切り替わりタイミングを論理検出するとともに、
この検出に基づいて上記ＦＳＫ信号ｆｂ’のサンプリン
グタイミングを定めるサンプリングクロックφｐを生成
する。

【００８６】この場合、上記同期形成回路７は、サンプ
リングクロックφｐとして、上記ベースバンドＦＳＫ信
号ｆｂ’のシンボル周Ｔｓ期の２／３倍の周期を有する
２相クロックＩ，ＩＢを生成する。この２相クロック
Ｉ，ＩＢは互いに逆相のクロックであって、一方のクロ
ックＩは第１のシフトレジスタ３２に、他方のクロック
Ｉは第２のシフトレジスタ３３に、それぞれサンプリン
グおよびシフトクロックとして与えられる。

【００８７】多相クロック生成回路８２は、上記同期形
成回路７でのシンボル同期検出結果に基づいて、段階的
に位相の異なるｎ（ｎは２以上の整数）相のクロックφ
１，φ２，φ３，φ４，・・・，φｎを生成する。

【００８８】位相選択回路８３は、上記ｎ相のサンプリ
ングクロックφ１，φ２，φ３，φ４，・・・，φｎの
中から、上記ＦＳＫ信号ｆｂ’の各シンボル期間Ｔｓで
のサンプリングデータ列が周波数シフト状態に応じた所
定の論理符号パターン状態となるような位相のクロック
を選択し、これをサンプリングクロックφｐ（Ｉ，Ｉ
Ｂ）として上記サンプリング回路３に与える。

【００８９】この位相選択回路８３による位相の選択
は、サンプリングされた２値データ列のビットパターン
の状態に基づいて行われる。すなわち、各シンボル期間
Ｔｓごとにサンプリングされる２値データ列のビットパ
ターンがあらかじめ想定された正規の状態からはずれて
いた場合に、そのビットパターンが正規の状態となるよ
うな位相のサンプリングクロックを検索して選択する。
これにより、周波数シフト判別回路５での判別エラーが
もっとも少なくなるような最適なサンプリングタイミン
グを自動的に定めることができるようになる。

【００９０】図１２は多相クロック生成回路８２の構成
例を示す。

【００９１】同図に示す多相クロック生成回路８２は、
同期形成回路７にてシンボル期間Ｔｓに基づいて生成さ
れたクロック信号ｆｐをｎ段シフトレジスタ８４にシフ
ト入力させるとともに、そのクロック信号ｆｐのｎ倍の
周波数のクロック信号ｎ・ｆｐでシフトレジスタ８４に
直列シフト転送させる。

【００９２】これにより、図１３に示すように、そのシ
フトレジスタ８４の各シフト段（Ｆ１，Ｆ２，Ｆ３，Ｆ
４，・・・，Ｆｎ）から１／ｎずつ位相の異なるｎ相の
多相クロックを取り出すことができる。

【００９３】図１３は多相クロック生成回路８２により
生成される多相クロックφ１，φ２，φ３，φ４，・・
・，φｎの波形チャートを示す。

【００９４】図１４は、図１１の復調回路にて使用され
る同期形成回路７の具体的な構成例を示す。

【００９５】同図に示す同期形成回路７は、前述の場合
と同様、シンボル期間Ｔｓを論理的に検出するシンボル
検出論理回路７１と、ＰＬＬ（位相制御ループ）を用い
たサンプリングクロック生成回路７２により構成されて
いる。

【００９６】シンボル同期検出回路７１は、ＦＳＫ信号
ｆｂ’をサンプリングして得られるビットパターンの遷
移状態に基づいてシンボル期間の切り替わりタイミング
を論理的に検出し、その切り替わりタイミングに同期し
たシンボル同期クロックφｓを生成する。

【００９７】サンプリングクロック生成回路７２は、Ｖ
ＣＯ７３、第１〜第４の分周回路７４１〜７４４、位相
比較器７５、ＬＰＦ（ローパスフィルタ）７６によるＰ
ＬＬを用いて構成される。

【００９８】ＶＣＯ７３は、１シンボル期間Ｔｓでのサ
ンプリング回数をｋ、シンボルサイクル（１／Ｔｓ）を
ｆｓとした場合に、ｋ×ｆｓ×ｎ（ｎは上記多相クロッ
クの位相数）付近の周波数ｆｘを自走発振するように構
成されている。

【００９９】第１の分周回路７４はＶＣＯ７３の発振周
波数ｆｘを１／ｎ分周する。第２の分周回路７４２はｆ
ｘ／ｎに分周された周波数信号をさらに１／３分周す
る。第３の分周回路７４３はｆｘ／ｎに分周された周波
数信号を１／２分周する。第４の分周回路７４４はＶＣ
Ｏ７３の発振周波数ｆｘを１／２分周する。

【０１００】位相比較器７５は、分周回路７４１と７４
２にてｆｘ／（３×ｎ）に分周された周波数信号ｆｘ／
（３×ｎ）を、上記シンボル同期検出回路７１から出力
されるシンボル同期クロックφｓと位相比較する。そし
て、この比較出力が所定の遅延時定数を有するＬＰＦ７
６を介して上記ＶＣＯ７３に周波数制御信号としてフィ
ードバックされることにより、上記ＶＣＯの発振周波数
ｆｘは、シンボルサイクルｆｓの３×ｎ倍の周波数に位
相ロックされるようになる。

【０１０１】ここで、シンボルサイクルｆｓ（＝１／Ｔ
ｓ）を６．４ｋＨｚとすれば、その３／２倍の周波数
９．６ｋＨｚ（すなわちシンボル周期Ｔｓの２／３の周
期）のサンプリングクロックφｐ（Ｉ，ＩＢ）を、上記
第３の分周回路７４３の分周出力から取り出すことがで
きる。これとともに、そのサンプリングクロックφｐ
（Ｉ，ＩＢ）のｎ倍の周波数のクロック信号ｎ・ｆｐ
を、上記第４の分周回路７４４の分周出力から取り出す
ことができる。

【０１０２】図１５および図１６は４ＦＳＫ信号とサン
プリング値の関係を示す。各図はそれぞれ、ベースバン
ド信号として入力される４ＦＳＫ信号ｆｂの周波数シフ
ト状態がシンボル期間Ｔｓごとに変遷していく状態と、
それぞれの変遷状態に応じてサンプリングされる２値デ
ータのビットパターンを示す。

【０１０３】この場合、図１５は、上記２相サンプリン
グクロックφｐ（Ｉ，ＩＢ）のうち、順相クロックＩの
立ち上がりにて行われるサンプリングの状態を示す。ま
た、図１６は、上記２相サンプリングクロックφｐ
（Ｉ，ＩＢ）のうち、逆相クロックＩＢの立ち上がりに
て行われる２値サンプリングの状態を示す。

【０１０４】このように、互いに逆相となる２相クロッ
クＩ，ＩＢのそれぞれの立ち上がりにて行われるサンプ
リングにより、ベースバンド４ＦＳＫ信号ｆｂは各シン
ボル周期Ｔｓごとに３回の割合で２値サンプリングされ
る。この２値サンプリング結果は逐次並列変換されなが
ら周波数シフト判別回路５へ送られ、そこで周波数シフ
ト状態の論理判別処理にかけられる。

【０１０５】図１７および図１８は２ＦＳＫ信号波形と
サンプリング値の関係を示す。各図はそれぞれ、ベース
バンド信号として入力される２ＦＳＫ信号ｆｂの周波数
シフト状態がシンボル期間ごとに変遷していく状態と、
それぞれの変遷状態に応じてサンプリングされる２値デ
ータのビットパターンを示す。図１７では順相クロック
Ｉの立ち上がりにてＦＳＫ信号ｆｂの２値論理値をサン
プリングし、図１８では逆相クロックＩＢの立ち上がり
にてＦＳＫ信号ｆｂの２値論理値をサンプリングしてい
る。

【０１０６】この場合も、互いに逆相となる２相クロッ
クＩ，ＩＢのそれぞれの立ち上がりにて行われるサンプ
リングにより、ベースバンド２ＦＳＫ信号ｆｂは各シン
ボル周期Ｔｓごとに３回の割合で２値サンプリングされ
る。そして、この２値サンプリング結果も逐次並列変換
されながら周波数シフト判別回路５へ送られ、そこで周
波数シフト状態の論理判別処理にかけられる。

【０１０７】図１９は周波数シフト状態とデータの関係
を表で示す。

【０１０８】同図に示すように、各シンボル期間での周
波数シフト状態（＋４．８ｋＨｚ，−４．８ｋＨｚ，＋
１．６ｋＨｚ，−１．６ｋＨｚ）はそれぞれ２ビットの
データ（“１０”，“００”，“０１”，“１１”）に
対応させられている。したがって、各シンボル期間での
周波数シフト状態を判別することができれば、その判別
結果化からシンボル期間ごとの復調データを論理的に生
成することができる。

【０１０９】図２０はサンプリング値と復調データの関
係を真理値表で示す。

【０１１０】同図に示すように、時系列上で隣り合う２
つのシンボル期間にてサンプリングされた２値データ列
のビットパターン（真理値）は、その２つのシンボル期
間でのシンボルパターンの組み合わせに対応させること
ができる。これにより、順次隣り合う２つのシンボル期
間でのサンプリン値からシンボル期間ごとの復調データ
を論理的に生成することができる。

【０１１１】以上、本発明者によってなされた発明を実
施態様にもとづき具体的に説明したが、本発明は上記実
施態様に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもない。

【０１１２】たとえば、１シンボル期間でのサンプリン
グ回数は６回または３回には限定されず、少なくとも２
回以上の任意の回数であれば良い。

【０１１３】また、周波数シフト判別回路などの論理処
理機能は、ＣＰＵ（マイクロコンピュータ）によるプロ
グラム処理によっても実現できる。

【０１１４】ＣＰＵによるプログラム処理の場合は、１
回のサンプリング値が入力されるごとに、フラグやカウ
ンタなどでその状態を残すことにより、直並列変換回路
による並列データの作成を必ずしも行わなくても、周波
数シフト状態の論理判別およびその判別結果による復調
データの生成が可能となる。

【０１１５】以上の説明では主として、本発明者によっ
てなされた発明をその背景となった利用分野であるペー
ジャ受信装置に適用した場合について説明したが、それ
に限定されるものではなく、たとえば有線によるＡＴＭ
データ通信システムにも適用できる。

【０１１６】

【発明の効果】本願において開示される発明のうち、代
表的なものの概要を簡単に説明すれば、下記のとおりで
ある。

【０１１７】すなわち、ＦＳＫ復調回路のデジタル化を
単純かつ小規模な構成でもって達成することができ、こ
れにより大幅な低消費電力化および低コスト化を実現す
る、という効果が得られる。

【０１１８】また、ＦＳＫ受信装置のデータ復調部を比
較的小規模な構成でデジタル化することができるととも
に、アナログ部の構成を簡略化することができる、とい
う効果が得られる。

【図面の簡単な説明】

【図１】本発明の技術が適用されたＦＳＫ復調回路の第
１の実施態様を示すブロック図

【図２】図１に示した回路の要部における動作波形チャ
ート

【図３】４ＦＳＫ信号のシンボルパターン図

【図４】２ＦＳＫ信号のシンボルパターン図

【図５】同期形成回路７の具体的な構成例を示すブロッ
ク図

【図６】本発明の技術が適用されたＦＳＫ受信装置の第
１の実施態様を示すブロック図

【図７】図６に示したＦＳＫ受信装置の要部における動
作波形チャート

【図８】ＧＭＳＫ変調された受信信号を復調する場合の
波形チャート

【図９】本発明によるＦＳＫ受信装置の第２の実施態様
を示すブロック図

【図１０】図９に示した受信装置の要部における動作波
形チャート

【図１１】本発明によるＦＳＫ復調回路の第２の実施態
様を示すブロック図

【図１２】多相クロック生成回路の構成例を示すブロッ
ク図

【図１３】多相クロックを示す波形チャート

【図１４】図１１の復調回路にて使用される同期形成回
路の具体的な構成例を示すブロック図

【図１５】４ＦＳＫ信号とそのサンプリング値の関係を
示す図

【図１６】４ＦＳＫ信号とそのサンプリング値の関係を
示す図

【図１７】２ＦＳＫ信号とそのサンプリング値の関係を
示す図

【図１８】２ＦＳＫ信号とそのサンプリング値の関係を
示す図

【図１９】周波数シフト状態とデータの関係を表で示
す。

【図２０】サンプリング値と復調データの関係を真理値
表で示す。

【符号の説明】

１ 無線受信部 １１ アンテナ １２ ＲＦ（高周波）プリアンプ １３ ＢＰＦ（バンドパス・フィルタ） １４ ミキサー １５ ＢＰＦ １６ ＩＦ（中間周波）部 １７ 同期検波部 １８ ローカル発振回路 １９ 基準発振回路 ２ データ復調部 ３ サンプリング回路 ３１ 波形整形回路 ３２，３３ シフトレジスタ ４ 直並列変換回路 ５ 周波数シフト判別回路 ６ データ生成回路 ７ 同期形成回路 ７１ シンボル同期検出回路 ７２ サンプリングクロック生成回路 ７３ ＶＣＯ（可変周波数発振器） ７４１，７４２，７４３，７４４ 分周回路 ７５ 位相比較器 ７６ ＬＰＦ（ローパスフィルタ） ８１ 周波数校正制御回路 ８２ 多相クロック生成回路 ８３ 位相選択回路 ８４ シフトレジスタ ｆｂ，ｆｂ’ ベースバンドＦＳＫ信号 ｆｓ シンボルサイクル Ｄｏｕｔ 周波数シフト判別回路 ｆｘ ＶＣＯ発振周波数 φｓ シンボル同期クロック ｆｓ シンボルサイクル φｐ サンプリングクロック ｆｐ クロック信号（サンプリング） Ｔｓ シンボル期間 ｆｒ 無線受信信号 ｆｉ ＩＦ（中間周波）信号 ｆＬ１ ローカル信号 ｆＬ２ 検波基準信号

Claims (8)

【特許請求の範囲】
1. 【請求項１】 ２値パルス信号に波形整形されたベース
   バンドＦＳＫ信号の２値論理データを１シンボル期間に
   ２回以上の割合でサンプリングするサンプリング手段
   と、少なくとも２シンボル期間にてサンプリングされた
   データ列の論理符号パターン状態からシンボル期間ごと
   の周波数シフト状態を論理判別する周波数シフト判別手
   段と、この周波数シフト判別手段での判別結果に基づい
   て復調データを生成するデータ生成手段とを備えたこと
   を特徴とするＦＳＫ復調回路。
2. 【請求項２】 １または複数のシンボル期間にてサンプ
   リングされた時系列上での直列データ列を１サンプリン
   グ回ごとに複数ビットの並列データに逐次変換する直並
   列変換回路と、上記並列データの論理符号パターン状態
   からシンボル期間ごとの周波数シフト状態を論理判別す
   る周波数シフト判別手段を備えたことを特徴とする請求
   項１に記載のＦＳＫ復調回路。
3. 【請求項３】 サンプリングされたデータ列の論理符号
   パターン状態からＦＳＫ信号のシンボル切り替わりタイ
   ミングを論理検出するシンボル同期検出手段と、このシ
   ンボル同期検出手段での検出結果に基づいてサンプリン
   グ手段にサンプリングクロックを与えるクロック生成手
   段を備えたことを特徴とする請求項１または２に記載の
   ＦＳＫ復調回路。
4. 【請求項４】 複数のシンボル期間にてサンプリングさ
   れた時系列上での直列データ列を１サンプリング回ごと
   に複数ビットの並列データに逐次変換する直並列変換回
   路と、上記並列データの論理符号パターン状態からＦＳ
   Ｋ信号のシンボル切り替わりタイミングを論理検出する
   シンボル同期検出手段を備えたことを特徴とする請求項
   １から３のいずれかに記載のＦＳＫ復調回路。
5. 【請求項５】 ＦＳＫ信号のシンボル切り替わりタイミ
   ングを論理検出するシンボル同期検出手段と、このシン
   ボル同期検出手段により検出されるシンボル切り替わり
   タイミングに同期して動作するＰＬＬと、このＰＬＬの
   同期動作により生じる信号に基づいてサンプリングクロ
   ックを生成するサンプリングクロック生成手段を備えた
   ことを特徴とする請求項１から４のいずれかに記載のＦ
   ＳＫ復調回路。
6. 【請求項６】 ＦＳＫ信号のシンボル切り替わりタイミ
   ングを論理検出するシンボル同期検出手段と、このシン
   ボル同期検出手段での検出結果に基づいて複数相のサン
   プリングクロックを生成する多相クロック生成手段と、
   上記複数相のサンプリングクロックの中から上記ＦＳＫ
   信号の各シンボル期間でのサンプリングデータ列が周波
   数シフト状態に応じた所定の論理符号パターン状態とな
   るような位相のサンプリングクロックを選択してサンプ
   リング手段に供給する位相選択手段を備えたことを特徴
   とする請求項１から５のいずれかに記載のＦＳＫ復調回
   路。
7. 【請求項７】 ＦＳＫ変調されている無線受信信号から
   ベースバンドＦＳＫ信号波形を復調する検波回路と、復
   調したベースバンドＦＳＫ信号を“１”と“０”の２値
   パルス信号に波形整形する波形整形回路と、波形整形し
   たベースバンドＦＳＫ信号を１シンボル期間に２回以上
   の割合でサンプリングするサンプリング手段と、少なく
   とも２シンボル期間にてサンプリングされたデータ列の
   論理符号パターン状態からシンボル期間ごとの周波数シ
   フト状態を論理判別する周波数シフト判別手段と、この
   周波数シフト判別手段での判別結果に基づいて復調デー
   タを生成するデータ生成手段とを備えたことを特徴とす
   るＦＳＫ受信装置。
8. 【請求項８】 ＦＳＫ変調されている無線受信信号を同
   期検波によりベースバンドＦＳＫ信号波形に復調する検
   波回路と、上記同期検波を行わせるための検波基準信号
   を発振する基準発振回路と、サンプリング手段にてサン
   プリングされたデータ列の論理符号パターン状態が所定
   の状態となるように上記基準発振回路の発振周波数を校
   正制御する周波数校正制御手段とを備えたことを特徴と
   する請求項７に記載のＦＳＫ受信装置。