JPH11281686A - 多連型チップ抵抗器における抵抗値測定装置 - Google Patents
多連型チップ抵抗器における抵抗値測定装置Info
- Publication number
- JPH11281686A JPH11281686A JP8125298A JP8125298A JPH11281686A JP H11281686 A JPH11281686 A JP H11281686A JP 8125298 A JP8125298 A JP 8125298A JP 8125298 A JP8125298 A JP 8125298A JP H11281686 A JPH11281686 A JP H11281686A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- probes
- chip resistor
- resistance
- resistance value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000523 sample Substances 0.000 claims abstract description 39
- 238000005259 measurement Methods 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】
【課題】 一つのチップ型絶縁基板Ａ１の上面に複数個
の抵抗体Ａ２，Ａ３，Ａ４，Ａ５を形成して成る多連型
チップ抵抗器Ａにおいて、その各抵抗体における抵抗値
を、同時に測定して、その抵抗値の測定に要する時間を
短縮する。 【要約】 前記多連型チップ抵抗器Ａにおける各抵抗体の両端の
各端子電極Ａ２′，Ａ２″，Ａ３′，Ａ３″，Ａ４′，
Ａ４″，Ａ５′，Ａ５″に、複数本のプローブ２，３，
４，５，６，７，８，９を同時に接触して、前記各抵抗
体において抵抗値を、当該抵抗体に対する複数個の各抵
抗値測定回路１１，１２，１３，１４にて同時に測定す
る。
の抵抗体Ａ２，Ａ３，Ａ４，Ａ５を形成して成る多連型
チップ抵抗器Ａにおいて、その各抵抗体における抵抗値
を、同時に測定して、その抵抗値の測定に要する時間を
短縮する。 【要約】 前記多連型チップ抵抗器Ａにおける各抵抗体の両端の
各端子電極Ａ２′，Ａ２″，Ａ３′，Ａ３″，Ａ４′，
Ａ４″，Ａ５′，Ａ５″に、複数本のプローブ２，３，
４，５，６，７，８，９を同時に接触して、前記各抵抗
体において抵抗値を、当該抵抗体に対する複数個の各抵
抗値測定回路１１，１２，１３，１４にて同時に測定す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、一つのチップ型絶
縁基板に、互いに独立する複数個の抵抗体を並べて設け
て成るいわゆる多連型チップ抵抗器において、その各抵
抗体における抵抗値を測定するための装置に関するもの
である。
縁基板に、互いに独立する複数個の抵抗体を並べて設け
て成るいわゆる多連型チップ抵抗器において、その各抵
抗体における抵抗値を測定するための装置に関するもの
である。
【０００２】
【従来の技術】一般に、多連型チップ抵抗器の製造に際
しては、その最終段階において、各抵抗体における抵抗
値を測定して、その各々の抵抗値が所定値になっている
か否かの検査を行う、これに合格したもののみを出荷す
るようにしている。そして、従来、多連型チップ抵抗器
における各抵抗体における抵抗値を測定するに際して、
以下に述べる方法を採用している。
しては、その最終段階において、各抵抗体における抵抗
値を測定して、その各々の抵抗値が所定値になっている
か否かの検査を行う、これに合格したもののみを出荷す
るようにしている。そして、従来、多連型チップ抵抗器
における各抵抗体における抵抗値を測定するに際して、
以下に述べる方法を採用している。
【０００３】すなわち、多連型チップ抵抗器における各
抵抗体のうち一つの抵抗体に対して、その両端における
端子電極に接触したプローブを介して所定の定格電圧・
電流を印加することによって抵抗値を測定し、これが終
わると、同様にして次の抵抗体における抵抗値を測定す
るようにしている。
抵抗体のうち一つの抵抗体に対して、その両端における
端子電極に接触したプローブを介して所定の定格電圧・
電流を印加することによって抵抗値を測定し、これが終
わると、同様にして次の抵抗体における抵抗値を測定す
るようにしている。
【０００４】
【発明が解決しようとする課題】このように、従来にお
ける抵抗値の測定方法は、多連型チップ抵抗器における
各抵抗体の一つずつについて行うものであるから、一つ
の多連型チップ抵抗器における抵抗値の測定することに
要する時間が長くなり、ひいては、これに要するコスト
が大幅にアップするばかりか、プローブを一つの多連型
チップ抵抗器における各抵抗体の両端における端子電極
に対して接触することにより、一つの多連型チップ抵抗
器についてプローブを接触することの回数が多いので、
前記プローブの耐久性が低くなると言う問題があった。
ける抵抗値の測定方法は、多連型チップ抵抗器における
各抵抗体の一つずつについて行うものであるから、一つ
の多連型チップ抵抗器における抵抗値の測定することに
要する時間が長くなり、ひいては、これに要するコスト
が大幅にアップするばかりか、プローブを一つの多連型
チップ抵抗器における各抵抗体の両端における端子電極
に対して接触することにより、一つの多連型チップ抵抗
器についてプローブを接触することの回数が多いので、
前記プローブの耐久性が低くなると言う問題があった。
【０００５】本発明は、これらの問題を解消した測定装
置を提供することを技術的課題とするものである。
置を提供することを技術的課題とするものである。
【０００６】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「多連型チップ抵抗器の各抵抗体にお
ける両端の端子電極の各々に同時に接触する複数本のプ
ローブを備え、この各フローブのうち一つの抵抗体の両
端における端子電極に接触する二つのプローブを一つの
対として、この一つの対を構成する両プローブの各々
を、別々の抵抗値測定回路に電気的に接続する。」と言
う構成にした。
るため本発明は、「多連型チップ抵抗器の各抵抗体にお
ける両端の端子電極の各々に同時に接触する複数本のプ
ローブを備え、この各フローブのうち一つの抵抗体の両
端における端子電極に接触する二つのプローブを一つの
対として、この一つの対を構成する両プローブの各々
を、別々の抵抗値測定回路に電気的に接続する。」と言
う構成にした。
【０００７】
【発明の効果】この構成において、複数本のプローブ
を、多連型チップ抵抗器の各抵抗体における両端の端子
電極の各々に同時に接触し、この状態で、前記多連型チ
ップ抵抗器における各抵抗体に対して、当該各抵抗体の
各々の対応する各抵抗値測定回路から所定の定格電圧・
電流を印加することにより、前記多連型チップ抵抗器に
おける各抵抗体の抵抗値を、前記各抵抗値測定回路にて
同時に一斉に測定できるのである。
を、多連型チップ抵抗器の各抵抗体における両端の端子
電極の各々に同時に接触し、この状態で、前記多連型チ
ップ抵抗器における各抵抗体に対して、当該各抵抗体の
各々の対応する各抵抗値測定回路から所定の定格電圧・
電流を印加することにより、前記多連型チップ抵抗器に
おける各抵抗体の抵抗値を、前記各抵抗値測定回路にて
同時に一斉に測定できるのである。
【０００８】従って、本発明によると、一つの多連型チ
ップ抵抗器における抵抗値の測定することに要する時間
を大幅に短縮できて、コストを確実に低減できると共
に、一つの多連型チップ抵抗器おける端子電極に対して
プローブを一回接触するだけで良く、プローブを接触す
ることの回数を大幅に少なくできるから、プローブの耐
久性を確実に向上できる効果を有する。
ップ抵抗器における抵抗値の測定することに要する時間
を大幅に短縮できて、コストを確実に低減できると共
に、一つの多連型チップ抵抗器おける端子電極に対して
プローブを一回接触するだけで良く、プローブを接触す
ることの回数を大幅に少なくできるから、プローブの耐
久性を確実に向上できる効果を有する。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を図１
の図面について説明する。この図ににおいて、符号Ａ
は、多連型チップ抵抗器を示し、この多連型チップ抵抗
器Ａは、チップ型に構成した絶縁基板Ａ１の上面に、複
数個の抵抗体Ａ２，Ａ３，Ａ４，Ａ５を並べて形成する
と共に、この各抵抗体Ａ２，Ａ３，Ａ４，Ａ５を覆うカ
バーコードＡ６を形成する一方、前記絶縁基板Ａ１の左
右両側面に、前記各抵抗体Ａ２，Ａ３，Ａ４，Ａ５の各
々の両端に対する端子電極Ａ２′，Ａ２″，Ａ３′，Ａ
３″，Ａ４′，Ａ４″，Ａ５′，Ａ５″を形成したもの
に構成れている。
の図面について説明する。この図ににおいて、符号Ａ
は、多連型チップ抵抗器を示し、この多連型チップ抵抗
器Ａは、チップ型に構成した絶縁基板Ａ１の上面に、複
数個の抵抗体Ａ２，Ａ３，Ａ４，Ａ５を並べて形成する
と共に、この各抵抗体Ａ２，Ａ３，Ａ４，Ａ５を覆うカ
バーコードＡ６を形成する一方、前記絶縁基板Ａ１の左
右両側面に、前記各抵抗体Ａ２，Ａ３，Ａ４，Ａ５の各
々の両端に対する端子電極Ａ２′，Ａ２″，Ａ３′，Ａ
３″，Ａ４′，Ａ４″，Ａ５′，Ａ５″を形成したもの
に構成れている。
【００１０】符号１は、上面に前記多連型チップ抵抗器
Ａの上面に載せたのち、この多連型チップ抵抗器Ａを着
脱自在に固着するようにしたテーブルを示し、このテー
ブル１には、前記多連型チップ抵抗器Ａにおける各端子
電極Ａ２′，Ａ２″，Ａ３′，Ａ３″，Ａ４′，Ａ
４″，Ａ５′，Ａ５″の各々に対する複数本のプローブ
２，３，４，５，６，７，８，９が、上下方向に往復動
自在に支持され、この各プローブ２，３，４，５，６，
７，８，９は、前記テーブル１の下方に上下動するよう
に設けたヘッド部材１０に取付けられ、このヘッド部材
１０のテーブル１に向かう前進動により、前記各２，
３，４，５，６，７，８，９の先端が多連型チップ抵抗
器Ａにおける各端子電極Ａ２′，Ａ２″，Ａ３′，Ａ
３″，Ａ４′，Ａ４″，Ａ５′，Ａ５″の各々に押圧接
触し、ヘッド部材１０の下降動により、前記の接触が解
除されるように構成されている。
Ａの上面に載せたのち、この多連型チップ抵抗器Ａを着
脱自在に固着するようにしたテーブルを示し、このテー
ブル１には、前記多連型チップ抵抗器Ａにおける各端子
電極Ａ２′，Ａ２″，Ａ３′，Ａ３″，Ａ４′，Ａ
４″，Ａ５′，Ａ５″の各々に対する複数本のプローブ
２，３，４，５，６，７，８，９が、上下方向に往復動
自在に支持され、この各プローブ２，３，４，５，６，
７，８，９は、前記テーブル１の下方に上下動するよう
に設けたヘッド部材１０に取付けられ、このヘッド部材
１０のテーブル１に向かう前進動により、前記各２，
３，４，５，６，７，８，９の先端が多連型チップ抵抗
器Ａにおける各端子電極Ａ２′，Ａ２″，Ａ３′，Ａ
３″，Ａ４′，Ａ４″，Ａ５′，Ａ５″の各々に押圧接
触し、ヘッド部材１０の下降動により、前記の接触が解
除されるように構成されている。
【００１１】そして、前記各プローブ２，３，４，５，
６，７，８，９のうち前記多連型チップ抵抗器Ａにおけ
る第１抵抗体Ａ２両端の端子電極Ａ２′，Ａ２″に接触
する二本のプローブ２，３を一つの対に構成して、これ
を第１の抵抗値測定回路１１に電気的に接続する。ま
た、前記各プローブ２，３，４，５，６，７，８，９の
うち前記多連型チップ抵抗器Ａにおける第２抵抗体Ａ３
両端の端子電極Ａ３′，Ａ３″に接触する二本のプロー
ブ３，５を一つの対に構成して、これを第２の抵抗値測
定回路１２に電気的に接続する。
６，７，８，９のうち前記多連型チップ抵抗器Ａにおけ
る第１抵抗体Ａ２両端の端子電極Ａ２′，Ａ２″に接触
する二本のプローブ２，３を一つの対に構成して、これ
を第１の抵抗値測定回路１１に電気的に接続する。ま
た、前記各プローブ２，３，４，５，６，７，８，９の
うち前記多連型チップ抵抗器Ａにおける第２抵抗体Ａ３
両端の端子電極Ａ３′，Ａ３″に接触する二本のプロー
ブ３，５を一つの対に構成して、これを第２の抵抗値測
定回路１２に電気的に接続する。
【００１２】更にまた、前記各プローブ２，３，４，
５，６，７，８，９のうち前記多連型チップ抵抗器Ａに
おける第３抵抗体Ａ４両端の端子電極Ａ４′，Ａ４″に
接触する二本のプローブ６，７を一つの対に構成して、
これを第３の抵抗値測定回路１３に電気的に接続する。
加えて、前記各プローブ２，３，４，５，６，７，８，
９のうち前記多連型チップ抵抗器Ａにおける第４抵抗体
Ａ５両端の端子電極Ａ５′，Ａ５″に接触する二本のプ
ローブ８，９を一つの対に構成して、これを第４の抵抗
値測定回路１４に電気的に接続する。
５，６，７，８，９のうち前記多連型チップ抵抗器Ａに
おける第３抵抗体Ａ４両端の端子電極Ａ４′，Ａ４″に
接触する二本のプローブ６，７を一つの対に構成して、
これを第３の抵抗値測定回路１３に電気的に接続する。
加えて、前記各プローブ２，３，４，５，６，７，８，
９のうち前記多連型チップ抵抗器Ａにおける第４抵抗体
Ａ５両端の端子電極Ａ５′，Ａ５″に接触する二本のプ
ローブ８，９を一つの対に構成して、これを第４の抵抗
値測定回路１４に電気的に接続する。
【００１３】なお、前記各プローブ２，３，４，５，
６，７，８，９と、各抵抗値測定回路１１，１２，１
３，１４との電気的接続は、前記ヘッド部材１０と各抵
抗値測定回路１１，１２，１３，１４との間に装架した
フレキシブルケーブル１５によって行う。この構成にお
いて、多連型チップ抵抗器Ａをテーブル１の上面に載せ
下向きに押圧したのち、ヘッド部材１０の上昇動するこ
とにより、各前記各プローブ２，３，４，５，６，７，
８，９が、多連型チップ抵抗器Ａの各抵抗体Ａ２，Ａ
３，Ａ４，Ａ５における両端の端子電極Ａ２′，Ａ
２″，Ａ３′，Ａ３″，Ａ４′，Ａ４″，Ａ５′，Ａ
５″の各々に同時に接触するから、この状態で、前記多
連型チップ抵抗器Ａにおける各抵抗体Ａ２，Ａ３，Ａ
４，Ａ５に対して、当該各抵抗体の各々の対応する各抵
抗値測定回路１１，１２，１３，１４から所定の定格電
圧・電流を印加することにより、前記多連型チップ抵抗
器Ａにおける各抵抗体Ａ２，Ａ３，Ａ４，Ａ５の抵抗値
を、前記各抵抗値測定回路１１，１２，１３，１４にて
同時に一斉に測定できるのである。
６，７，８，９と、各抵抗値測定回路１１，１２，１
３，１４との電気的接続は、前記ヘッド部材１０と各抵
抗値測定回路１１，１２，１３，１４との間に装架した
フレキシブルケーブル１５によって行う。この構成にお
いて、多連型チップ抵抗器Ａをテーブル１の上面に載せ
下向きに押圧したのち、ヘッド部材１０の上昇動するこ
とにより、各前記各プローブ２，３，４，５，６，７，
８，９が、多連型チップ抵抗器Ａの各抵抗体Ａ２，Ａ
３，Ａ４，Ａ５における両端の端子電極Ａ２′，Ａ
２″，Ａ３′，Ａ３″，Ａ４′，Ａ４″，Ａ５′，Ａ
５″の各々に同時に接触するから、この状態で、前記多
連型チップ抵抗器Ａにおける各抵抗体Ａ２，Ａ３，Ａ
４，Ａ５に対して、当該各抵抗体の各々の対応する各抵
抗値測定回路１１，１２，１３，１４から所定の定格電
圧・電流を印加することにより、前記多連型チップ抵抗
器Ａにおける各抵抗体Ａ２，Ａ３，Ａ４，Ａ５の抵抗値
を、前記各抵抗値測定回路１１，１２，１３，１４にて
同時に一斉に測定できるのである。
【００１４】なお、前記各抵抗値測定回路１１，１２，
１３，１４は、上下動するヘッド部材１０とは別の箇所
に設けて、この間をフレキシブルケーブル１５にて電気
的に接続することに代えて、上下動するヘッド部材１０
に設けても良いのである。
１３，１４は、上下動するヘッド部材１０とは別の箇所
に設けて、この間をフレキシブルケーブル１５にて電気
的に接続することに代えて、上下動するヘッド部材１０
に設けても良いのである。
【図１】本発明の実施の形態を示す斜視図である。
Ａ 多連型チップ抵
抗器 Ａ１ チップ型絶縁基
板 Ａ２，Ａ３，Ａ４，Ａ５ 抵抗体 Ａ２′，Ａ２″，Ａ３′，Ａ３″ 端子電極 Ａ４′，Ａ４″，Ａ５′，Ａ５″ 端子電極 １ テーブル ２，３，４，５，６，７，８，９ プローブ １０ ヘッド部材 １１，１２，１３，１４ 抵抗値測定回路
抗器 Ａ１ チップ型絶縁基
板 Ａ２，Ａ３，Ａ４，Ａ５ 抵抗体 Ａ２′，Ａ２″，Ａ３′，Ａ３″ 端子電極 Ａ４′，Ａ４″，Ａ５′，Ａ５″ 端子電極 １ テーブル ２，３，４，５，６，７，８，９ プローブ １０ ヘッド部材 １１，１２，１３，１４ 抵抗値測定回路
Claims (1)
- 【請求項１】多連型チップ抵抗器の各抵抗体における両
端の端子電極の各々に同時に接触する複数本のプローブ
を備え、この各フローブのうち一つの抵抗体の両端にお
ける端子電極に接触する二つのプローブを一つの対とし
て、この一つの対を構成する両プローブの各々を、別々
の抵抗値測定回路に電気的に接続したことを特徴とする
多連型チップ抵抗器における抵抗値測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8125298A JPH11281686A (ja) | 1998-03-27 | 1998-03-27 | 多連型チップ抵抗器における抵抗値測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8125298A JPH11281686A (ja) | 1998-03-27 | 1998-03-27 | 多連型チップ抵抗器における抵抗値測定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11281686A true JPH11281686A (ja) | 1999-10-15 |
Family
ID=13741209
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8125298A Pending JPH11281686A (ja) | 1998-03-27 | 1998-03-27 | 多連型チップ抵抗器における抵抗値測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11281686A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006179829A (ja) * | 2004-12-24 | 2006-07-06 | Tdk Corp | 永久磁石体の製造方法、製造装置 |
-
1998
- 1998-03-27 JP JP8125298A patent/JPH11281686A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006179829A (ja) * | 2004-12-24 | 2006-07-06 | Tdk Corp | 永久磁石体の製造方法、製造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07167812A (ja) | 着脱自在センサと共に使用される測定器 | |
| JP3166028B2 (ja) | 抵抗値測定装置 | |
| JP4998004B2 (ja) | 抵抗測定方法 | |
| JPH11281686A (ja) | 多連型チップ抵抗器における抵抗値測定装置 | |
| JP2025501976A5 (ja) | ||
| CN113109696A (zh) | 一种pcb板导电孔性能测试方法 | |
| JP2003270267A (ja) | プローブユニット、プローブカード、測定装置及びプローブカードの製造方法 | |
| JPH0829475A (ja) | 実装基板検査装置のコンタクトプローブ | |
| CN107209219B (zh) | 用于测试电池模块中的连接的方法和装置 | |
| JP2001013166A (ja) | 半導体装置評価用プローブ構造体及びその製造方法 | |
| JP4474874B2 (ja) | アルミ電解コンデンサの製造方法及びこれを用いた接続抵抗検査装置 | |
| JP2000074975A (ja) | 基板検査装置および基板検査方法 | |
| JPS63154970A (ja) | 抵抗測定用端子 | |
| JPH06103708B2 (ja) | 半導体ペレットの電気特性測定方法 | |
| JPH0740577B2 (ja) | プロ−ブカ−ド | |
| JP2005241426A (ja) | 電子部品検査装置 | |
| JP2021182584A (ja) | 半導体装置の評価装置および半導体装置の評価方法 | |
| JPH06295942A (ja) | 基板検査装置 | |
| JPH0427134A (ja) | 半導体ｄｃパラメータ測定装置 | |
| JPWO2024106052A5 (ja) | ||
| JP2526212Y2 (ja) | Ｉｃソケット | |
| JPH0524061Y2 (ja) | ||
| JPH0592749U (ja) | スルーホール抵抗測定用プローブ | |
| JPH10335032A (ja) | Ｉｃソケット装置 | |
| JPS5830757B2 (ja) | コネクタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041210 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20050426 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20050624 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20050809 Free format text: JAPANESE INTERMEDIATE CODE: A02 |