JPH11287807A - バンクメモリ方式を利用した分析データ収集方式 - Google Patents
バンクメモリ方式を利用した分析データ収集方式Info
- Publication number
- JPH11287807A JPH11287807A JP10089113A JP8911398A JPH11287807A JP H11287807 A JPH11287807 A JP H11287807A JP 10089113 A JP10089113 A JP 10089113A JP 8911398 A JP8911398 A JP 8911398A JP H11287807 A JPH11287807 A JP H11287807A
- Authority
- JP
- Japan
- Prior art keywords
- analysis data
- bank
- data collection
- address
- analysis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Analysing Materials By The Use Of Radiation (AREA)
- Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
- Automatic Analysis And Handling Materials Therefor (AREA)
Abstract
(57)【要約】
【課題】 分析データ収集CPUとホストシステムとの
間でハンドシェークなしでデータ収集を行えるようにす
る。 【解決手段】 分析装置1から分析データを収集してメ
モリバンク6、7のいずれか一方に書き込む分析データ
収集手段2と、メモリバンクのいずれか一方に書き込ま
れた分析データを読み出し分析処理を実行するホスト処
理手段3と、データバス及びアドレスバスの接続をバン
クの切換信号に基づき切り換えるバンク切換手段5と、
分析データを書き込んだメモリバンクの最終アドレスを
保持すると共に、ホスト処理手段のアドレスバスにおけ
る最終アドレスとの一致を検出して一致信号を出力する
アドレス保持一致検出手段4とを備え、アドレス保持一
致検出手段4の一致信号に基づきバンク切換手段5にバ
ンクの切換信号を送出してメモリバンクの接続を切り換
える。
間でハンドシェークなしでデータ収集を行えるようにす
る。 【解決手段】 分析装置1から分析データを収集してメ
モリバンク6、7のいずれか一方に書き込む分析データ
収集手段2と、メモリバンクのいずれか一方に書き込ま
れた分析データを読み出し分析処理を実行するホスト処
理手段3と、データバス及びアドレスバスの接続をバン
クの切換信号に基づき切り換えるバンク切換手段5と、
分析データを書き込んだメモリバンクの最終アドレスを
保持すると共に、ホスト処理手段のアドレスバスにおけ
る最終アドレスとの一致を検出して一致信号を出力する
アドレス保持一致検出手段4とを備え、アドレス保持一
致検出手段4の一致信号に基づきバンク切換手段5にバ
ンクの切換信号を送出してメモリバンクの接続を切り換
える。
Description
【0001】
【発明の属する技術分野】本発明は、複数のメモリバン
クを用い分析装置から分析データを収集するバンクメモ
リ方式を利用した分析データ収集方式に関する。
クを用い分析装置から分析データを収集するバンクメモ
リ方式を利用した分析データ収集方式に関する。
【0002】
【従来の技術】図3はバンクメモリ方式を利用した分析
データ収集方式の従来例を説明するための図である。コ
ンピュータシステムでは、1つのメモリ空間に2つ以上
のメモリ(メモリバンク)を割り当て、必要に応じて切
り換えて利用するバンクメモリ方式を採用する場合が多
い。バンクメモリ方式を採用した場合、例えばホストシ
ステムが外部の情報を読み出すためには、外部データを
収集するCPUとそれらの間でハンドシェークを行う回
路が必要となる。例えば図3に示すように分析条件を設
定して分析装置1から分析データ収集CPU2により分
析データを繰り返して収集しホストシステム3でその分
析データの分析処理を実行する場合、分析データ収集C
PU2が収集した分析データを1つのメモリバンク6又
は7に書き込むと、切換ハンドシェーク回路21を介し
てホストシステム3に対して割り込みを発生させ、バン
ク切換が可能になったことを知らせる。ホストシステム
3は、この割り込みを受け付けると、バンク切換回路5
に対してメモリバンク6、7の切換命令を発行してメモ
リバンクを切り換える。この切り換えにより、分析デー
タ収集CPU2がメモリバンクに書き込んだ分析データ
をホストシステム3から読み込むことができるようにな
る。
データ収集方式の従来例を説明するための図である。コ
ンピュータシステムでは、1つのメモリ空間に2つ以上
のメモリ(メモリバンク)を割り当て、必要に応じて切
り換えて利用するバンクメモリ方式を採用する場合が多
い。バンクメモリ方式を採用した場合、例えばホストシ
ステムが外部の情報を読み出すためには、外部データを
収集するCPUとそれらの間でハンドシェークを行う回
路が必要となる。例えば図3に示すように分析条件を設
定して分析装置1から分析データ収集CPU2により分
析データを繰り返して収集しホストシステム3でその分
析データの分析処理を実行する場合、分析データ収集C
PU2が収集した分析データを1つのメモリバンク6又
は7に書き込むと、切換ハンドシェーク回路21を介し
てホストシステム3に対して割り込みを発生させ、バン
ク切換が可能になったことを知らせる。ホストシステム
3は、この割り込みを受け付けると、バンク切換回路5
に対してメモリバンク6、7の切換命令を発行してメモ
リバンクを切り換える。この切り換えにより、分析デー
タ収集CPU2がメモリバンクに書き込んだ分析データ
をホストシステム3から読み込むことができるようにな
る。
【0003】
【発明が解決しようとする課題】しかし、従来の方式で
は、上記のようにホストシステム3が切換ハンドシェー
ク回路21を介して分析データ収集CPU2からの割り
込み受け付けを行ってバンクの切換命令を発行している
ので、ホストシステム3がそれらをハンドリングをしな
ければならず、ホストシステム3が分析データを分析処
理するだけでなくハンドリングの分の負担が増える。し
たがって、ホストシステムが、単にメモリバンクが割り
当てられているメモリ領域のみを適宜アクセスしデータ
を読み出して所定の仕事をするだけで、バンク切り換え
のハンドリングができない場合には、上記のようなシス
テムに適応できないという問題が生じる。
は、上記のようにホストシステム3が切換ハンドシェー
ク回路21を介して分析データ収集CPU2からの割り
込み受け付けを行ってバンクの切換命令を発行している
ので、ホストシステム3がそれらをハンドリングをしな
ければならず、ホストシステム3が分析データを分析処
理するだけでなくハンドリングの分の負担が増える。し
たがって、ホストシステムが、単にメモリバンクが割り
当てられているメモリ領域のみを適宜アクセスしデータ
を読み出して所定の仕事をするだけで、バンク切り換え
のハンドリングができない場合には、上記のようなシス
テムに適応できないという問題が生じる。
【0004】
【課題を解決するための手段】本発明は、上記課題を解
決するものであって、分析データ収集CPUとホストシ
ステムとの間でハンドシェークなしでデータ収集を行え
るようにするものである。
決するものであって、分析データ収集CPUとホストシ
ステムとの間でハンドシェークなしでデータ収集を行え
るようにするものである。
【0005】そのために本発明は、複数のメモリバンク
を用い分析装置から分析データを収集するバンクメモリ
方式を利用した分析データ収集方式であって、前記分析
装置から分析データを収集して前記メモリバンクのいず
れか一方に書き込む分析データ収集手段と、前記メモリ
バンクのいずれか一方に書き込まれた分析データを読み
出し分析処理を実行するホスト処理手段と、前記分析デ
ータ収集手段及びホスト処理手段のデータバス及びアド
レスバスと前記複数のメモリバンクのデータバス及びア
ドレスバスとの接続をバンクの切換信号に基づき交互に
切り換えるバンク切換手段と、前記分析データ収集手段
により分析データを書き込んだメモリバンクの最終アド
レスを保持すると共に、メモリバンクから分析データを
読み出す前記ホスト処理手段のアドレスバスにおける最
終アドレスとの一致を検出して一致信号を出力するアド
レス保持一致検出手段とを備え、前記アドレス保持一致
検出手段の一致信号に基づき前記バンク切換手段にバン
クの切換信号を送出するように構成したことを特徴とす
るものである。
を用い分析装置から分析データを収集するバンクメモリ
方式を利用した分析データ収集方式であって、前記分析
装置から分析データを収集して前記メモリバンクのいず
れか一方に書き込む分析データ収集手段と、前記メモリ
バンクのいずれか一方に書き込まれた分析データを読み
出し分析処理を実行するホスト処理手段と、前記分析デ
ータ収集手段及びホスト処理手段のデータバス及びアド
レスバスと前記複数のメモリバンクのデータバス及びア
ドレスバスとの接続をバンクの切換信号に基づき交互に
切り換えるバンク切換手段と、前記分析データ収集手段
により分析データを書き込んだメモリバンクの最終アド
レスを保持すると共に、メモリバンクから分析データを
読み出す前記ホスト処理手段のアドレスバスにおける最
終アドレスとの一致を検出して一致信号を出力するアド
レス保持一致検出手段とを備え、前記アドレス保持一致
検出手段の一致信号に基づき前記バンク切換手段にバン
クの切換信号を送出するように構成したことを特徴とす
るものである。
【0006】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照しつつ説明する。図1は本発明に係るバンクメモ
リ方式を利用した分析データ収集方式の実施の形態を示
す図であり、1は分析装置、2は分析データ収集CP
U、3はホストシステム、4はアドレス保持一致回路、
5はバンク切換回路、6、7はメモリバンク、8〜11
はデータバス、12〜15はアドレスバスを示す。
を参照しつつ説明する。図1は本発明に係るバンクメモ
リ方式を利用した分析データ収集方式の実施の形態を示
す図であり、1は分析装置、2は分析データ収集CP
U、3はホストシステム、4はアドレス保持一致回路、
5はバンク切換回路、6、7はメモリバンク、8〜11
はデータバス、12〜15はアドレスバスを示す。
【0007】図1において、分析装置1は、例えば電子
線分析装置、質量分析装置、NMR(核磁気共鳴)装置
その他、予め設定された所定の分析条件で試料を分析す
るものである。分析データ収集CPU2は、分析装置1
による試料の分析データを分析条件にしたがって例えば
所定のインターバルで収集し、収集した分析データをメ
モリバンク6、7の一方に書き込むものである。そし
て、アドレス保持一致回路4から一致信号を受信する
と、分析データを書き込んだメモリバンク6、7の最終
アドレスをアドレス保持一致回路4に保持すると共に、
バンク切換回路5にバンクの切換信号を送出する。切換
信号により新たに他方のメモリバンク6、7に切り換え
られると、次のサイクルの分析データの収集を行って他
方のメモリバンク6、7に書き込むことができる。
線分析装置、質量分析装置、NMR(核磁気共鳴)装置
その他、予め設定された所定の分析条件で試料を分析す
るものである。分析データ収集CPU2は、分析装置1
による試料の分析データを分析条件にしたがって例えば
所定のインターバルで収集し、収集した分析データをメ
モリバンク6、7の一方に書き込むものである。そし
て、アドレス保持一致回路4から一致信号を受信する
と、分析データを書き込んだメモリバンク6、7の最終
アドレスをアドレス保持一致回路4に保持すると共に、
バンク切換回路5にバンクの切換信号を送出する。切換
信号により新たに他方のメモリバンク6、7に切り換え
られると、次のサイクルの分析データの収集を行って他
方のメモリバンク6、7に書き込むことができる。
【0008】ホストシステム3は、分析データ収集CP
U2により収集してメモリバンク6、7に書き込まれる
と、その分析データを読み出して積算処理によりノイズ
除去を行ったり、定性分析、定量分析その他の分析処理
(解析処理)を行うものである。アドレス保持一致回路
4は、分析データ収集CPU2によりメモリバンク6、
7に書き込まれた分析データの最終アドレスを保持する
と共に、メモリバンク6、7からホストシステム3が読
み出す分析データの最終アドレスを検出して、それらの
最終アドレスが一致すると、一致信号を分析データ収集
CPU2に送出するものである。バンク切換回路5は、
分析データ収集CPU2からバンクの切換信号を受信し
てメモリバンク6、7のデータバス10、11、アドレ
スバス14、15と分析データ収集CPU2のデータバ
ス8、アドレスバス12、ホストシステム3のデータバ
ス9、アドレスバス13とのバス接続を切り換えるもの
である。
U2により収集してメモリバンク6、7に書き込まれる
と、その分析データを読み出して積算処理によりノイズ
除去を行ったり、定性分析、定量分析その他の分析処理
(解析処理)を行うものである。アドレス保持一致回路
4は、分析データ収集CPU2によりメモリバンク6、
7に書き込まれた分析データの最終アドレスを保持する
と共に、メモリバンク6、7からホストシステム3が読
み出す分析データの最終アドレスを検出して、それらの
最終アドレスが一致すると、一致信号を分析データ収集
CPU2に送出するものである。バンク切換回路5は、
分析データ収集CPU2からバンクの切換信号を受信し
てメモリバンク6、7のデータバス10、11、アドレ
スバス14、15と分析データ収集CPU2のデータバ
ス8、アドレスバス12、ホストシステム3のデータバ
ス9、アドレスバス13とのバス接続を切り換えるもの
である。
【0009】次に、分析データ収集CPUにより分析装
置から試料の分析データを収集する処理を説明する。図
2は分析データ収集CPUによる処理の流れを説明する
ための図である。まず、バンク切換回路5によりメモリ
バンク6のデータバス10、アドレスバス14を、例え
ば分析データ収集CPU2のデータバス8、アドレスバ
ス12に接続し、分析条件を設定して(ステップS1
1)、分析装置1による試料の分析を開始すると(ステ
ップS12)、分析データ収集CPU2は、収集した分
析データをメモリバンク6に書き込む(ステップS1
3)。分析データ収集CPU2が分析条件の設定にした
がい1回、あるいは分割された1単位の分析に相当する
分析データを収集しメモリバンク6に書き込むと、デー
タ収集が終了か否かを判定し(ステップS14)、さら
に続けて分析データの収集がある(ステップS14でN
O)場合には、アドレス保持一致回路4の一致信号があ
るか否かを判定する(ステップS15)。そして一致信
号が出るのを待って、つまり、ホストシステム3が分析
データの読み出しが終了するのを待って、バンク切換回
路5に切換信号を送出する(ステップS16)。切換信
号の送出によりバンク切換回路5がメモリバンク6のバ
スをホストシステム3のバスに切り換え、メモリバンク
7のバスを分析データ収集CPU2のバスに切り換え
る。分析データを書き込んだメモリバンク6の最終アド
レスをアドレス保持一致回路4に保持して(ステップS
17)、再度ステップS13に戻り、分析データの収集
が終了するまで繰り返しメモリバンクに分析データの書
き込みを行う。
置から試料の分析データを収集する処理を説明する。図
2は分析データ収集CPUによる処理の流れを説明する
ための図である。まず、バンク切換回路5によりメモリ
バンク6のデータバス10、アドレスバス14を、例え
ば分析データ収集CPU2のデータバス8、アドレスバ
ス12に接続し、分析条件を設定して(ステップS1
1)、分析装置1による試料の分析を開始すると(ステ
ップS12)、分析データ収集CPU2は、収集した分
析データをメモリバンク6に書き込む(ステップS1
3)。分析データ収集CPU2が分析条件の設定にした
がい1回、あるいは分割された1単位の分析に相当する
分析データを収集しメモリバンク6に書き込むと、デー
タ収集が終了か否かを判定し(ステップS14)、さら
に続けて分析データの収集がある(ステップS14でN
O)場合には、アドレス保持一致回路4の一致信号があ
るか否かを判定する(ステップS15)。そして一致信
号が出るのを待って、つまり、ホストシステム3が分析
データの読み出しが終了するのを待って、バンク切換回
路5に切換信号を送出する(ステップS16)。切換信
号の送出によりバンク切換回路5がメモリバンク6のバ
スをホストシステム3のバスに切り換え、メモリバンク
7のバスを分析データ収集CPU2のバスに切り換え
る。分析データを書き込んだメモリバンク6の最終アド
レスをアドレス保持一致回路4に保持して(ステップS
17)、再度ステップS13に戻り、分析データの収集
が終了するまで繰り返しメモリバンクに分析データの書
き込みを行う。
【0010】分析データ収集CPU2が次に収集した分
析データをメモリバンク7に書き込んでいる間、前回分
析データ収集CPU2がメモリバンク6に書き込んだ分
析データをホストシステム3が読み出して分析処理を実
行する。ホストシステム3がメモリバンク6からアドレ
ス保持一致回路4に保持した最終アドレスまで分析デー
タを読み出すと、アドレス保持一致回路4が一致信号を
分析データ収集CPU2に送出する。したがって、ホス
トシステム3は、最終アドレス、読み出すメモリバンク
を意識しなくてもよい。
析データをメモリバンク7に書き込んでいる間、前回分
析データ収集CPU2がメモリバンク6に書き込んだ分
析データをホストシステム3が読み出して分析処理を実
行する。ホストシステム3がメモリバンク6からアドレ
ス保持一致回路4に保持した最終アドレスまで分析デー
タを読み出すと、アドレス保持一致回路4が一致信号を
分析データ収集CPU2に送出する。したがって、ホス
トシステム3は、最終アドレス、読み出すメモリバンク
を意識しなくてもよい。
【0011】上記のように分析データ収集CPU2は、
分析データを収集してメモリバンクに書き込みが終了す
ると、アドレス保持一致回路4からの一致信号によりホ
ストシステム3が分析データを読み出し終わっているこ
とを確認し、バンク切換回路5に切換信号を送出すると
共に、分析データを書き込んだメモリバンクの最終アド
レスをアドレス保持一致回路4に保持し、さらに所定の
タイミングで次の分析データの収集を行えばよい。これ
に対して、ホストシステム3は、所定のタイミングでメ
モリバンクを意識することなく、分析データをメモリバ
ンクから読み出し、所定の分析、解析処理を実行すれば
よい。通常、分析データ収集CPU2による分析データ
の収集、書き込みに対し、ホストシステム3による分析
データの読み出しが終了する方が遅いが、逆に早い場合
もある。
分析データを収集してメモリバンクに書き込みが終了す
ると、アドレス保持一致回路4からの一致信号によりホ
ストシステム3が分析データを読み出し終わっているこ
とを確認し、バンク切換回路5に切換信号を送出すると
共に、分析データを書き込んだメモリバンクの最終アド
レスをアドレス保持一致回路4に保持し、さらに所定の
タイミングで次の分析データの収集を行えばよい。これ
に対して、ホストシステム3は、所定のタイミングでメ
モリバンクを意識することなく、分析データをメモリバ
ンクから読み出し、所定の分析、解析処理を実行すれば
よい。通常、分析データ収集CPU2による分析データ
の収集、書き込みに対し、ホストシステム3による分析
データの読み出しが終了する方が遅いが、逆に早い場合
もある。
【0012】ホストシステム3では、例えば読み出し終
了したメモリバンクにフラグを設定すると、そのフラグ
が残っている限り既に読み出し済みのメモリバンクと認
識することができ、読み出し終了のフラグでなくなった
ことを条件にメモリバンクが切り換わったと認識して次
の分析データの読み出しを開始することができる。ま
た、分析データ収集CPU2から次の分析データの収集
開始の信号を受信することにより、それをトリガとして
メモリバンクが切り換わったと認識して次の分析データ
の読み出しを開始することができる。逆に、メモリバン
クが読み出し終了のフラグでない場合、分析データ収集
CPU2から次の分析データの収集開始の信号が受信さ
れない場合には、メモリバンクから次の分析データを読
み出すのを待つことができる。
了したメモリバンクにフラグを設定すると、そのフラグ
が残っている限り既に読み出し済みのメモリバンクと認
識することができ、読み出し終了のフラグでなくなった
ことを条件にメモリバンクが切り換わったと認識して次
の分析データの読み出しを開始することができる。ま
た、分析データ収集CPU2から次の分析データの収集
開始の信号を受信することにより、それをトリガとして
メモリバンクが切り換わったと認識して次の分析データ
の読み出しを開始することができる。逆に、メモリバン
クが読み出し終了のフラグでない場合、分析データ収集
CPU2から次の分析データの収集開始の信号が受信さ
れない場合には、メモリバンクから次の分析データを読
み出すのを待つことができる。
【0013】また、分析データ収集CPU2では、設定
された分析条件にしたがって試料を分析して分析装置か
ら収集された分析データを一方のメモリバンクに書き込
み、アドレス保持一致回路4の一致信号からホストシス
テム3が前回に収集し他方のメモリバンクに書き込んだ
分析データの読み出しを終了しているかどうかを認識し
て、ホストシステム3が他方のメモリバンクから分析デ
ータの読み出しを終了していれば、バンク切換回路5に
切換信号を送出し、アドレス保持一致回路4に最終アド
レスを保持することができる。このことにより、バンク
の切換が実行されるので、次の分析データの収集に移行
することができる。分析データ収集CPU2でも、分析
データを一方のメモリバンクに書き込んだときに、ま
だ、アドレス保持一致回路4の一致信号がない場合に
は、バンク切換回路5に切換信号を送出し、アドレス保
持一致回路4に新たな最終アドレスを保持するのを待つ
ことができる。
された分析条件にしたがって試料を分析して分析装置か
ら収集された分析データを一方のメモリバンクに書き込
み、アドレス保持一致回路4の一致信号からホストシス
テム3が前回に収集し他方のメモリバンクに書き込んだ
分析データの読み出しを終了しているかどうかを認識し
て、ホストシステム3が他方のメモリバンクから分析デ
ータの読み出しを終了していれば、バンク切換回路5に
切換信号を送出し、アドレス保持一致回路4に最終アド
レスを保持することができる。このことにより、バンク
の切換が実行されるので、次の分析データの収集に移行
することができる。分析データ収集CPU2でも、分析
データを一方のメモリバンクに書き込んだときに、ま
だ、アドレス保持一致回路4の一致信号がない場合に
は、バンク切換回路5に切換信号を送出し、アドレス保
持一致回路4に新たな最終アドレスを保持するのを待つ
ことができる。
【0014】これらに対して、アドレス保持一致回路4
では、ホストシステム3のアドレスバス13を常時監視
し、そのアドレスを分析データ収集CPU2によって保
持された最終アドレスと比較して、一致を検出したとき
のみ、その一致信号を分析データ収集CPU2に送出す
ればよい。また、バンク切換回路5では、分析データ収
集CPU2から切換信号を受信したとき、分析データ収
集CPU2のバスとメモリバンク6、7のバス、ホスト
システム3とメモリバンク6、7のバスとの接続を切り
換えればよい。
では、ホストシステム3のアドレスバス13を常時監視
し、そのアドレスを分析データ収集CPU2によって保
持された最終アドレスと比較して、一致を検出したとき
のみ、その一致信号を分析データ収集CPU2に送出す
ればよい。また、バンク切換回路5では、分析データ収
集CPU2から切換信号を受信したとき、分析データ収
集CPU2のバスとメモリバンク6、7のバス、ホスト
システム3とメモリバンク6、7のバスとの接続を切り
換えればよい。
【0015】また、ホストシステム1は、メモリバンク
6、7の内容を不定期に読み出すようにし、この場合、
メモリバンク6、7のメモリ領域の始めから終わりまで
連続して読み出すようにすると、DMAなどを利用する
ことができるので、ホストシステム1の負荷を軽減する
ことができる。しかも、ホストシステム1は、いずれの
メモリバンク5、6を読み出しているか意識しなくても
よい。
6、7の内容を不定期に読み出すようにし、この場合、
メモリバンク6、7のメモリ領域の始めから終わりまで
連続して読み出すようにすると、DMAなどを利用する
ことができるので、ホストシステム1の負荷を軽減する
ことができる。しかも、ホストシステム1は、いずれの
メモリバンク5、6を読み出しているか意識しなくても
よい。
【0016】なお、本発明は、上記実施の形態に限定さ
れるものではなく、種々の変形が可能である。例えば上
記実施の形態では、バンク切換回路に対して、アドレス
保持一致回路の一致信号に基づき分析データ収集CPU
がバンクの切換信号を送出したが、アドレス保持一致回
路の一致信号に基づきホストシステムがバンクの切換信
号を送出して、分析データ収集CPUにメモリバンクを
意識させないようにしてもよい。
れるものではなく、種々の変形が可能である。例えば上
記実施の形態では、バンク切換回路に対して、アドレス
保持一致回路の一致信号に基づき分析データ収集CPU
がバンクの切換信号を送出したが、アドレス保持一致回
路の一致信号に基づきホストシステムがバンクの切換信
号を送出して、分析データ収集CPUにメモリバンクを
意識させないようにしてもよい。
【0017】
【発明の効果】以上の説明から明らかなように、本発明
によれば、分析データを収集してメモリバンクに書き込
む分析データ収集CPUからその最終アドレスをアドレ
ス保持一致回路に保持しておき、その分析データをホス
トシステムが読み出す際、ホストシステムの読み出し最
終アドレスがアドレス保持一致回路に保持した最終アド
レスと一致したとき、その一致信号に基づき分析データ
収集CPU及びホストシステムのバスとバンクのバスと
の接続を切り換えるようにするので、分析データ収集C
PUとホストシステムとの間でハンドシェークすること
なくバンクの切り換えを行うことができる。
によれば、分析データを収集してメモリバンクに書き込
む分析データ収集CPUからその最終アドレスをアドレ
ス保持一致回路に保持しておき、その分析データをホス
トシステムが読み出す際、ホストシステムの読み出し最
終アドレスがアドレス保持一致回路に保持した最終アド
レスと一致したとき、その一致信号に基づき分析データ
収集CPU及びホストシステムのバスとバンクのバスと
の接続を切り換えるようにするので、分析データ収集C
PUとホストシステムとの間でハンドシェークすること
なくバンクの切り換えを行うことができる。
【図1】 本発明に係るバンクメモリ方式を利用した分
析データ収集方式の実施の形態を示す図である。
析データ収集方式の実施の形態を示す図である。
【図2】 分析データ収集CPUによる処理の流れを説
明するための図である。
明するための図である。
【図3】 バンクメモリ方式を利用した分析データ収集
方式の従来例を説明するための図である。
方式の従来例を説明するための図である。
1…分析装置、2…分析データ収集CPU、3…ホスト
システム、4…アドレス保持一致回路、5…バンク切換
回路、6、7…メモリバンク、8〜11…データバス、
12〜15…アドレスバス
システム、4…アドレス保持一致回路、5…バンク切換
回路、6、7…メモリバンク、8〜11…データバス、
12〜15…アドレスバス
Claims (1)
- 【請求項1】 複数のメモリバンクを用い分析装置から
分析データを収集するバンクメモリ方式を利用した分析
データ収集方式であって、前記分析装置から分析データ
を収集して前記メモリバンクのいずれか一方に書き込む
分析データ収集手段と、前記メモリバンクのいずれか一
方に書き込まれた分析データを読み出し分析処理を実行
するホスト処理手段と、前記分析データ収集手段及びホ
スト処理手段のデータバス及びアドレスバスと前記複数
のメモリバンクのデータバス及びアドレスバスとの接続
をバンクの切換信号に基づき交互に切り換えるバンク切
換手段と、前記分析データ収集手段により分析データを
書き込んだメモリバンクの最終アドレスを保持すると共
に、メモリバンクから分析データを読み出す前記ホスト
処理手段のアドレスバスにおける最終アドレスとの一致
を検出して一致信号を出力するアドレス保持一致検出手
段とを備え、前記アドレス保持一致検出手段の一致信号
に基づき前記バンク切換手段にバンクの切換信号を送出
するように構成したことを特徴とするバンクメモリ方式
を利用した分析データ収集方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10089113A JPH11287807A (ja) | 1998-04-02 | 1998-04-02 | バンクメモリ方式を利用した分析データ収集方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10089113A JPH11287807A (ja) | 1998-04-02 | 1998-04-02 | バンクメモリ方式を利用した分析データ収集方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11287807A true JPH11287807A (ja) | 1999-10-19 |
Family
ID=13961848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10089113A Withdrawn JPH11287807A (ja) | 1998-04-02 | 1998-04-02 | バンクメモリ方式を利用した分析データ収集方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11287807A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7928365B2 (en) | 2005-02-25 | 2011-04-19 | Hitachi High-Technologies Corporation | Method and apparatus for mass spectrometry |
-
1998
- 1998-04-02 JP JP10089113A patent/JPH11287807A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7928365B2 (en) | 2005-02-25 | 2011-04-19 | Hitachi High-Technologies Corporation | Method and apparatus for mass spectrometry |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01109466A (ja) | コプロセッサの並行動作制御方式 | |
| JPH11287807A (ja) | バンクメモリ方式を利用した分析データ収集方式 | |
| JPH11110214A (ja) | 命令制御システム及びその方法 | |
| EP0546354A2 (en) | Interprocessor communication system and method for multiprocessor circuitry | |
| KR100615694B1 (ko) | 복수개의 기능블럭을 제어하는 제어시스템 | |
| JP2952896B2 (ja) | マルチタスク・マルチプロセッサシステムにおける共有メモリアクセス方式 | |
| US7647532B2 (en) | Trace controller, microprocessor, and trace control method | |
| US6085297A (en) | Single-chip memory system including buffer | |
| JPH0962633A (ja) | ネットワーク制御装置 | |
| JPH08249289A (ja) | メモリ制御装置およびその制御方法 | |
| CN117762836A (zh) | 加速单元、专用数据处理器、主机和读写信号传递方法 | |
| EP1193606B1 (en) | Apparatus and method for a host port interface unit in a digital signal processing unit | |
| EP1193605A2 (en) | Apparatus and method for the transfer of signal groups between digital signal processors in a digital signal processing unit | |
| JPH03241442A (ja) | ストアバッファ制御方式 | |
| JP2531207B2 (ja) | チャネル装置 | |
| JPH0281254A (ja) | マルチプロセッサ制御装置 | |
| JPH0644193A (ja) | I/oレジスタアクセス方式 | |
| JPH04302346A (ja) | マルチプロセッサシステム | |
| JPH06301632A (ja) | Dma制御装置および制御方法 | |
| JPH03156659A (ja) | ダイレクトメモリアクセスコントローラ | |
| JPH07262053A (ja) | 情報処理装置 | |
| JPH06266630A (ja) | トレース機能付き入出力制御装置 | |
| JPS6339034A (ja) | デ−タ処理方式 | |
| JPH09171493A (ja) | データ転送装置 | |
| JPS6146545A (ja) | 入出力命令制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |