JPH11289164A - 高配線密度回路基板 - Google Patents
高配線密度回路基板Info
- Publication number
- JPH11289164A JPH11289164A JP11000094A JP9499A JPH11289164A JP H11289164 A JPH11289164 A JP H11289164A JP 11000094 A JP11000094 A JP 11000094A JP 9499 A JP9499 A JP 9499A JP H11289164 A JPH11289164 A JP H11289164A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric film
- metal
- circuit
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
- H05K3/16—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation by cathodic sputtering
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 積層および高配線密度の複数の内平面を有す
る回路構造を製作する方法を提供すること。 【解決手段】 回路１４をその上に有する有機基板１２
を設けるステップと、前記有機基板上に誘電膜３０を塗
布するステップと、前記誘電膜内にマイクロバイアを形
成するステップと、前記誘電膜上および前記マイクロバ
イア内に金属シード層２０をスパッタするステップと、
前記金属シード層上に金属層２７をめっきするステップ
と、その上に回路パターンを形成するステップとを含
む、回路構造を製作する方法が提供される。
る回路構造を製作する方法を提供すること。 【解決手段】 回路１４をその上に有する有機基板１２
を設けるステップと、前記有機基板上に誘電膜３０を塗
布するステップと、前記誘電膜内にマイクロバイアを形
成するステップと、前記誘電膜上および前記マイクロバ
イア内に金属シード層２０をスパッタするステップと、
前記金属シード層上に金属層２７をめっきするステップ
と、その上に回路パターンを形成するステップとを含
む、回路構造を製作する方法が提供される。
Description
【０００１】
【発明の属する技術分野】本発明は、積層技術を基板技
術と組み合わせることによって回路構造、たとえば回路
基板、積層チップ・キャリヤ、またはカードを製作する
方法に関する。詳細には、本明細書に記載のようにこの
２つの技術を結合して単一のプロセスにすることによっ
て、細密フィーチャと高配線密度を有する回路構造を形
成する。
術と組み合わせることによって回路構造、たとえば回路
基板、積層チップ・キャリヤ、またはカードを製作する
方法に関する。詳細には、本明細書に記載のようにこの
２つの技術を結合して単一のプロセスにすることによっ
て、細密フィーチャと高配線密度を有する回路構造を形
成する。
【０００２】
【従来の技術】従来のプリント回路カードおよび基板
は、基板の両面と基板の中間層の間、および基板の両面
に形成された配線への連絡のために、穿孔してめっきし
たスルーホールを使用する。めっきスルーホールには、
様々なタイプの回路構成要素の接続のためのピンも収め
られることが多い。通常、めっきスルーホールは、モジ
ュールのためのはんだソケットとして機能することがで
きる必要があり、適切な大きさであることと、はんだ接
続が可能なように回路基板の表面上のめっきスルーホー
ルの周囲にはんだ付け可能な金属のリングまたはランド
を設ける必要がある。
は、基板の両面と基板の中間層の間、および基板の両面
に形成された配線への連絡のために、穿孔してめっきし
たスルーホールを使用する。めっきスルーホールには、
様々なタイプの回路構成要素の接続のためのピンも収め
られることが多い。通常、めっきスルーホールは、モジ
ュールのためのはんだソケットとして機能することがで
きる必要があり、適切な大きさであることと、はんだ接
続が可能なように回路基板の表面上のめっきスルーホー
ルの周囲にはんだ付け可能な金属のリングまたはランド
を設ける必要がある。
【０００３】このタイプの構造は必然的に、個々の配線
間および配線とはんだリングとの間に空きを残してホー
ル間の空間に配線を行わなければならないため、二点間
配線のためにカードまたは基板の多くの空間を使用する
ことができない。
間および配線とはんだリングとの間に空きを残してホー
ル間の空間に配線を行わなければならないため、二点間
配線のためにカードまたは基板の多くの空間を使用する
ことができない。
【０００４】最近、ピンがなく他のタイプの接続パッド
を有する、表面モジュールおよび薄膜チップ配線素子が
導入されている。このタイプの構造では、ホールに必要
な空間を若干削減することができる。それにもかかわら
ず、この技法を使用しても、かなりの面積がホールに使
用され、その面積を表面配線に使用することができな
い。
を有する、表面モジュールおよび薄膜チップ配線素子が
導入されている。このタイプの構造では、ホールに必要
な空間を若干削減することができる。それにもかかわら
ず、この技法を使用しても、かなりの面積がホールに使
用され、その面積を表面配線に使用することができな
い。
【０００５】基板上にめっきスルーホールがある様々な
タイプの配線相互接続のための様々な技法が提案されて
いる。たとえば、米国特許第３３５６７８６号には、様
々な開口または穴を横切って延びる導線を設けることが
できる技法が記載されている。しかし、この技法は使用
可能な構造とホールの使用の両方に多くの限界がある。
配線密度を多少向上させる技法が記載されている他の特
許は、米国特許第４５５４４０５号、第４５８１６７９
号、第４５３５３８８号、第４５９８１６６号、第４１
７９８００号である。これらのいずれも、積層技術を基
板技術と併用していない。したがって、従来技術の方法
は、単一のプロセスを使用して回路構造上に細密線フィ
ーチャを容易に実現することができない。
タイプの配線相互接続のための様々な技法が提案されて
いる。たとえば、米国特許第３３５６７８６号には、様
々な開口または穴を横切って延びる導線を設けることが
できる技法が記載されている。しかし、この技法は使用
可能な構造とホールの使用の両方に多くの限界がある。
配線密度を多少向上させる技法が記載されている他の特
許は、米国特許第４５５４４０５号、第４５８１６７９
号、第４５３５３８８号、第４５９８１６６号、第４１
７９８００号である。これらのいずれも、積層技術を基
板技術と併用していない。したがって、従来技術の方法
は、単一のプロセスを使用して回路構造上に細密線フィ
ーチャを容易に実現することができない。
【０００６】上述の欠点に鑑みて、回路構造の配線密度
を向上させる新規な方法を開発する必要が依然としてあ
る。
を向上させる新規な方法を開発する必要が依然としてあ
る。
【０００７】
【発明が解決しようとする課題】本発明の目的は、積層
および高配線密度の複数の内平面を有する回路構造を製
作する方法を提供することである。
および高配線密度の複数の内平面を有する回路構造を製
作する方法を提供することである。
【０００８】本発明の他の目的は、細密線回路を含む回
路構造を製作する方法を提供することである。
路構造を製作する方法を提供することである。
【０００９】本発明の他の目的は、接続された基礎面の
複数の部分にわたって一様な線インピーダンスを有し、
それによって電子雑音が低減されたシステムを提供する
回路構造を製作するプロセスを提供することである。
複数の部分にわたって一様な線インピーダンスを有し、
それによって電子雑音が低減されたシステムを提供する
回路構造を製作するプロセスを提供することである。
【００１０】
【課題を解決するための手段】上記およびその他の目的
は、積層技術と基板技術を組み合わせて単一のプロセス
にする本発明の方法によって達成される。具体的には、
本発明は、細密線回路をその上に有する回路構造、たと
えば回路基板、積層チップ・キャリヤまたはカードを製
作する方法に関する。より詳細には、本発明は、（ａ）
回路をその上に有する有機基板の少なくとも１つの表面
に誘電膜を塗布するステップと、（ｂ）前記誘電膜の選
択部分にマイクロバイアを形成するステップと、（ｃ）
前記誘電膜および前記マイクロバイア上に金属シード層
をスパッタするステップと、（ｄ）前記金属シード層上
に金属層をめっきするステップと、（ｅ）前記めっき金
属層上に外面回路を形成するステップとを含む。
は、積層技術と基板技術を組み合わせて単一のプロセス
にする本発明の方法によって達成される。具体的には、
本発明は、細密線回路をその上に有する回路構造、たと
えば回路基板、積層チップ・キャリヤまたはカードを製
作する方法に関する。より詳細には、本発明は、（ａ）
回路をその上に有する有機基板の少なくとも１つの表面
に誘電膜を塗布するステップと、（ｂ）前記誘電膜の選
択部分にマイクロバイアを形成するステップと、（ｃ）
前記誘電膜および前記マイクロバイア上に金属シード層
をスパッタするステップと、（ｄ）前記金属シード層上
に金属層をめっきするステップと、（ｅ）前記めっき金
属層上に外面回路を形成するステップとを含む。
【００１１】本発明で使用する好ましい誘電膜は、光結
像可能層を含む誘電膜、またはレーザ照射にさらすとマ
イクロバイアを形成することができる誘電膜を含むが、
それだけに限定されるものではない。
像可能層を含む誘電膜、またはレーザ照射にさらすとマ
イクロバイアを形成することができる誘電膜を含むが、
それだけに限定されるものではない。
【００１２】光結像可能層を含む誘電膜を使用する一実
施形態では、本発明の方法は、（ａ）光結像可能層をそ
の中に有する誘電膜を形成するステップと、（ｂ）回路
をその上に有する有機基板の少なくとも１つの表面に前
記誘電膜の前記光結像可能層を積層するステップと、
（ｃ）前記誘電膜の前記光結像可能層を放射のパターン
で露光し、前記光結像可能層の一部分を選択的に硬化さ
せるステップと、（ｄ）ステップ（ｃ）によって硬化し
ない前記光結像可能層にマイクロバイアを形成するステ
ップと、（ｅ）ステップ（ｄ）で設けた前記構造をキュ
アするステップと、（ｆ）前記キュアした構造上および
前記マイクロバイア内に金属シード層をスパッタするス
テップと、（ｇ）前記金属シード層上に金属層をめっき
するステップと、（ｈ）ステップ（ｇ）で形成された前
記金属層から外面回路を形成するステップとを含む。
施形態では、本発明の方法は、（ａ）光結像可能層をそ
の中に有する誘電膜を形成するステップと、（ｂ）回路
をその上に有する有機基板の少なくとも１つの表面に前
記誘電膜の前記光結像可能層を積層するステップと、
（ｃ）前記誘電膜の前記光結像可能層を放射のパターン
で露光し、前記光結像可能層の一部分を選択的に硬化さ
せるステップと、（ｄ）ステップ（ｃ）によって硬化し
ない前記光結像可能層にマイクロバイアを形成するステ
ップと、（ｅ）ステップ（ｄ）で設けた前記構造をキュ
アするステップと、（ｆ）前記キュアした構造上および
前記マイクロバイア内に金属シード層をスパッタするス
テップと、（ｇ）前記金属シード層上に金属層をめっき
するステップと、（ｈ）ステップ（ｇ）で形成された前
記金属層から外面回路を形成するステップとを含む。
【００１３】一方、本発明で、レーザ照射にさらすとマ
イクロバイアを形成することができる誘電膜を使用した
場合は、（ａ）回路をその上に有する有機基板の少なく
とも１つの表面に、レーザ・エネルギーで露光されると
マイクロバイアを形成することができる誘電膜を塗布す
るステップと、（ｂ）前記誘電膜の選択部分にレーザ・
エネルギーを照射することによって前記選択部分にマイ
クロバイアを形成するステップと、（ｃ）前記マイクロ
バイアを洗浄してレーザ・デブリを除去するステップ
と、（ｄ）前記誘電膜上および前記マイクロバイア内に
金属シード層をスパッタするステップと、（ｅ）前記金
属シード層上に金属層をめっきするステップと、（ｆ）
ステップ（ｅ）で形成された前記金属層から外面回路を
形成するステップとを使用する。
イクロバイアを形成することができる誘電膜を使用した
場合は、（ａ）回路をその上に有する有機基板の少なく
とも１つの表面に、レーザ・エネルギーで露光されると
マイクロバイアを形成することができる誘電膜を塗布す
るステップと、（ｂ）前記誘電膜の選択部分にレーザ・
エネルギーを照射することによって前記選択部分にマイ
クロバイアを形成するステップと、（ｃ）前記マイクロ
バイアを洗浄してレーザ・デブリを除去するステップ
と、（ｄ）前記誘電膜上および前記マイクロバイア内に
金属シード層をスパッタするステップと、（ｅ）前記金
属シード層上に金属層をめっきするステップと、（ｆ）
ステップ（ｅ）で形成された前記金属層から外面回路を
形成するステップとを使用する。
【００１４】本発明で上記のどの方法を使用する場合
も、誘電膜の表面とマイクロバイア内にＣｒ、Ｃｕなど
の金属を含むシード層をスパッタすることを強調してお
く。「シード層」とは、約２０００Å未満のきわめて薄
い金属層を前記誘電膜の表面上とマイクロバイア内にス
パッタすることを意味する。このシード層は、厚さが典
型的には約０．２ｍｉｌ以上の完全金属層から区別され
る。
も、誘電膜の表面とマイクロバイア内にＣｒ、Ｃｕなど
の金属を含むシード層をスパッタすることを強調してお
く。「シード層」とは、約２０００Å未満のきわめて薄
い金属層を前記誘電膜の表面上とマイクロバイア内にス
パッタすることを意味する。このシード層は、厚さが典
型的には約０．２ｍｉｌ以上の完全金属層から区別され
る。
【００１５】
【発明の実施の形態】回路基板、カード、パネル、積層
チップ・キャリヤなどの回路構造を製作する方法を提供
する本発明について、添付図面を参照しながら以下に詳
述する。図面では、図面の同様の要素および対応する要
素には同じ参照番号を使用する。
チップ・キャリヤなどの回路構造を製作する方法を提供
する本発明について、添付図面を参照しながら以下に詳
述する。図面では、図面の同様の要素および対応する要
素には同じ参照番号を使用する。
【００１６】まず、図１および図６を参照すると、その
上面と下面に形成された回路要素１４（以下、「回路１
４」と呼ぶ）を有する有機基板１２が図示されている。
本発明の図面では、回路１４は有機基板１２のいくつか
の部分が回路１４で被われ、その他の部分は露出したま
ま残されている、不連続の層として図示されている。基
板１２が内面１３を含む様子も図示されている。
上面と下面に形成された回路要素１４（以下、「回路１
４」と呼ぶ）を有する有機基板１２が図示されている。
本発明の図面では、回路１４は有機基板１２のいくつか
の部分が回路１４で被われ、その他の部分は露出したま
ま残されている、不連続の層として図示されている。基
板１２が内面１３を含む様子も図示されている。
【００１７】本発明で使用する有機基板は、回路基板、
積層チップ・キャリヤ、または回路カードの製作に通常
使用される従来の有機基板である。典型的には、有機基
板は臭素化エポキシ樹脂を含浸させたガラス繊維布で作
られる。本発明によって企図されるその他の有機基板と
しては、回路板またはカードとして一般に使用されてい
るあらゆる熱硬化性または熱可塑性材料などが含まれる
が、それだけに限定されるものではない。
積層チップ・キャリヤ、または回路カードの製作に通常
使用される従来の有機基板である。典型的には、有機基
板は臭素化エポキシ樹脂を含浸させたガラス繊維布で作
られる。本発明によって企図されるその他の有機基板と
しては、回路板またはカードとして一般に使用されてい
るあらゆる熱硬化性または熱可塑性材料などが含まれる
が、それだけに限定されるものではない。
【００１８】有機基板１２上の回路１４は、当業者に周
知の従来の方法を使用して形成される。そのような方法
の一例は、「Printed Circuits Handbook」（C. Combs
第２版、1979年、MacGraw Hill発行）の、特にSection
2、Chapter５〜８に記載されている。その内容を以下に
要約する。具体的には、当業者に周知の技法を使用して
有機基板にＣｕ、Ｃｒなどの金属箔を積層することによ
って、有機基板１２に回路１４が形成される。希望する
ならば、金属箔は当業者に周知の従来のエッチング技法
を使用して薄くすることができる。
知の従来の方法を使用して形成される。そのような方法
の一例は、「Printed Circuits Handbook」（C. Combs
第２版、1979年、MacGraw Hill発行）の、特にSection
2、Chapter５〜８に記載されている。その内容を以下に
要約する。具体的には、当業者に周知の技法を使用して
有機基板にＣｕ、Ｃｒなどの金属箔を積層することによ
って、有機基板１２に回路１４が形成される。希望する
ならば、金属箔は当業者に周知の従来のエッチング技法
を使用して薄くすることができる。
【００１９】基板を貫通させてホールをあけ、基板の両
面と中間層の間の連絡手段とする。次に、当業者に周知
の従来のめっき技法を使用して基板とホールをＣｕ、Ｃ
ｒ、Ｗなどの金属元素でめっきする。めっきしたスルー
ホールをＣｕペーストを含むエポキシ樹脂で充填し、そ
の後、当業者に周知の技法、たとえばナブ除去や化学機
械研磨を使用して、構造を平坦化する。希望するなら、
Ｃｕを薄くしたり除去したりすることもできる。基板を
平坦化した後、再度めっきして充填されためっきスルー
ホールの上に金属を形成する。めっきスルーホールの充
填部分を図面に番号１５で示す。
面と中間層の間の連絡手段とする。次に、当業者に周知
の従来のめっき技法を使用して基板とホールをＣｕ、Ｃ
ｒ、Ｗなどの金属元素でめっきする。めっきしたスルー
ホールをＣｕペーストを含むエポキシ樹脂で充填し、そ
の後、当業者に周知の技法、たとえばナブ除去や化学機
械研磨を使用して、構造を平坦化する。希望するなら、
Ｃｕを薄くしたり除去したりすることもできる。基板を
平坦化した後、再度めっきして充填されためっきスルー
ホールの上に金属を形成する。めっきスルーホールの充
填部分を図面に番号１５で示す。
【００２０】次に、従来のフォトリソグラフィ技法を使
用して、上記の部分複合構造上に細密フィーチャを形成
する。このフォトリソグラフィ技法には、部分複合構造
の表面にフォトレジストを塗布し、フォトレジスト・パ
ターンで露光し、フォトレジストを現像し、ＣｕＣｌ2
を使用してエッチングし、フォトレジストを剥離除去す
るステップなどが含まれるが、それだけに限定されるも
のではない。
用して、上記の部分複合構造上に細密フィーチャを形成
する。このフォトリソグラフィ技法には、部分複合構造
の表面にフォトレジストを塗布し、フォトレジスト・パ
ターンで露光し、フォトレジストを現像し、ＣｕＣｌ2
を使用してエッチングし、フォトレジストを剥離除去す
るステップなどが含まれるが、それだけに限定されるも
のではない。
【００２１】次に、図１または図６に示す構造の上面金
属層を処理して、誘電膜に対する回路１４の接着性を高
める。この処理は当業者に周知のプロセスからなり、こ
れには軽石および蒸気ブラストによる機械的粗面化、エ
ッチャント、酸化物処理、およびシラン・カップリング
剤などの化学的接着促進剤による化学的粗面化などが含
まれるが、それだけに限定されるものではない。Ｃｕの
好ましい処理剤は、亜塩素酸ナトリウムなどの酸化剤と
Ｃｕとの作用によって形成される黒色酸化物である。
属層を処理して、誘電膜に対する回路１４の接着性を高
める。この処理は当業者に周知のプロセスからなり、こ
れには軽石および蒸気ブラストによる機械的粗面化、エ
ッチャント、酸化物処理、およびシラン・カップリング
剤などの化学的接着促進剤による化学的粗面化などが含
まれるが、それだけに限定されるものではない。Ｃｕの
好ましい処理剤は、亜塩素酸ナトリウムなどの酸化剤と
Ｃｕとの作用によって形成される黒色酸化物である。
【００２２】次に、当業者に周知の従来の技法を使用し
て、回路１４を上に有する基板１２の一方の表面に誘電
膜を塗布する。基板１２に誘電膜を塗布する好ましい技
法は、真空積層（乾性膜の場合）と、スクリーン・コー
ティング、スプレー・コーティング、またはカーテン・
コーティング（液状誘電膜の場合）である。
て、回路１４を上に有する基板１２の一方の表面に誘電
膜を塗布する。基板１２に誘電膜を塗布する好ましい技
法は、真空積層（乾性膜の場合）と、スクリーン・コー
ティング、スプレー・コーティング、またはカーテン・
コーティング（液状誘電膜の場合）である。
【００２３】本発明で使用する誘電膜は、当業者に周知
の従来の誘電体材料である。これらの誘電材料は、水性
組成物、溶剤処理可能な組成物、およびレーザ融除、す
なわちレーザ照射にさらすことによってバイアを形成す
る組成物を含むことができる。まず、図１から図５に示
す光結像可能層を有する誘電膜を使用する実施形態につ
いて説明し、次に（図６から図８に示す）レーザ融除可
能な誘電膜を使用する実施形態について説明する。
の従来の誘電体材料である。これらの誘電材料は、水性
組成物、溶剤処理可能な組成物、およびレーザ融除、す
なわちレーザ照射にさらすことによってバイアを形成す
る組成物を含むことができる。まず、図１から図５に示
す光結像可能層を有する誘電膜を使用する実施形態につ
いて説明し、次に（図６から図８に示す）レーザ融除可
能な誘電膜を使用する実施形態について説明する。
【００２４】図１から図５に示す実施形態を参照する
と、誘電膜が光結像可能層を含む場合、好ましくは真空
積層によって、有機基板１２の片面に前記誘電膜の光結
像可能層を積層する。本発明で使用する好ましい誘電膜
は、ポリオレフィン層と剥離可能なポリエステル層との
間に挟まれた光結像可能エポキシ・ベースの樹脂層であ
る。ポリオレフィン層、たとえばポリプロピレン、ポリ
エチレン、ポリブチレンなどは、使用前に除去され、し
たがって、本発明のプロセス中には存在しないことに留
意されたい。剥離可能層として本発明で使用可能なポリ
エステル樹脂は、透明でなければならない。使用できる
透明な剥離可能ポリエステル樹脂の一例は、ＭＹＬＡＲ
（Ｒ）である。剥離可能ポリエステル層は、基板１２に
誘電膜を積層した後で除去されるため、図１から図５に
は図示されていない。
と、誘電膜が光結像可能層を含む場合、好ましくは真空
積層によって、有機基板１２の片面に前記誘電膜の光結
像可能層を積層する。本発明で使用する好ましい誘電膜
は、ポリオレフィン層と剥離可能なポリエステル層との
間に挟まれた光結像可能エポキシ・ベースの樹脂層であ
る。ポリオレフィン層、たとえばポリプロピレン、ポリ
エチレン、ポリブチレンなどは、使用前に除去され、し
たがって、本発明のプロセス中には存在しないことに留
意されたい。剥離可能層として本発明で使用可能なポリ
エステル樹脂は、透明でなければならない。使用できる
透明な剥離可能ポリエステル樹脂の一例は、ＭＹＬＡＲ
（Ｒ）である。剥離可能ポリエステル層は、基板１２に
誘電膜を積層した後で除去されるため、図１から図５に
は図示されていない。
【００２５】本願の図１から図５の図面および以下の説
明は、光結像可能なエポキシ・ベースの樹脂層を含む誘
電膜を使用する場合に特有のものであるが、本発明では
光結像可能な層を含む他の誘電膜も使用可能である。
明は、光結像可能なエポキシ・ベースの樹脂層を含む誘
電膜を使用する場合に特有のものであるが、本発明では
光結像可能な層を含む他の誘電膜も使用可能である。
【００２６】誘電膜の光結像可能なカチオン重合可能エ
ポキシ・ベース樹脂層は、固体と溶剤を含む。固体は、
エポキシ樹脂系からなることが好ましく、このエポキシ
樹脂系は、分子量が約４０，０００〜１３０，０００の
間、好ましくは約６０，０００〜約９０，０００まで、
より好ましくは約６０，０００以上の、エピクロロヒド
リンとビスフェノールＡとの縮合生成物であるフェノキ
シポリオール樹脂を約１０重量％〜約８０重量％、好ま
しくは２０重量％〜４０重量％、より好ましくは約３０
重量％と、分子量が約４，０００〜約１０，０００、好
ましくは約５，０００〜約７，０００の、エポキシ化多
官能性ビスフェノールＡホルムアルデヒド・ノボラック
樹脂を約２０重量％〜約９０重量％、より好ましくは約
２５重量％〜約３０重量％、最も好ましくは約２５重量
％と、分子量が約６００〜約２，５００、好ましくは約
１，０００〜約１，７００の、ビスフェノールＡのハロ
ゲン化、好ましくは臭素化ジグリシジル・エーテルを約
０重量％〜約５０重量％、好ましくは約３５重量％〜約
５０重量％、より好ましくは約４５％と、前記エポキシ
・ベース樹脂系の重合を開始するカチオン光開始剤を全
エポキシ・ベース樹脂系の約０．１重量部〜約１５重量
部、好ましくは約５重量部含む。本発明で使用するエポ
キシ・ベース樹脂系の溶剤成分は、プロピレングリコー
ルモノメチルエーテルアセテートと、０〜約１０％未満
までのプロピレンカーボネートとからなる。プロピレン
カーボネートは、光開始剤の担体であることが好まし
い。
ポキシ・ベース樹脂層は、固体と溶剤を含む。固体は、
エポキシ樹脂系からなることが好ましく、このエポキシ
樹脂系は、分子量が約４０，０００〜１３０，０００の
間、好ましくは約６０，０００〜約９０，０００まで、
より好ましくは約６０，０００以上の、エピクロロヒド
リンとビスフェノールＡとの縮合生成物であるフェノキ
シポリオール樹脂を約１０重量％〜約８０重量％、好ま
しくは２０重量％〜４０重量％、より好ましくは約３０
重量％と、分子量が約４，０００〜約１０，０００、好
ましくは約５，０００〜約７，０００の、エポキシ化多
官能性ビスフェノールＡホルムアルデヒド・ノボラック
樹脂を約２０重量％〜約９０重量％、より好ましくは約
２５重量％〜約３０重量％、最も好ましくは約２５重量
％と、分子量が約６００〜約２，５００、好ましくは約
１，０００〜約１，７００の、ビスフェノールＡのハロ
ゲン化、好ましくは臭素化ジグリシジル・エーテルを約
０重量％〜約５０重量％、好ましくは約３５重量％〜約
５０重量％、より好ましくは約４５％と、前記エポキシ
・ベース樹脂系の重合を開始するカチオン光開始剤を全
エポキシ・ベース樹脂系の約０．１重量部〜約１５重量
部、好ましくは約５重量部含む。本発明で使用するエポ
キシ・ベース樹脂系の溶剤成分は、プロピレングリコー
ルモノメチルエーテルアセテートと、０〜約１０％未満
までのプロピレンカーボネートとからなる。プロピレン
カーボネートは、光開始剤の担体であることが好まし
い。
【００２７】フェノキシポリオール樹脂は、エポキシ価
が好ましくは約０．００１〜約３キログラム当量、より
好ましくは約０．０３キログラム当量で、エポキシド当
たり分子量が約１０，０００〜約６０，０００、より好
ましくは約２０，０００〜約５０，０００、最も好まし
くは約３７，０００、ガラス転移温度が約８０℃〜約１
５０℃、より好ましくは約９０℃〜約１１０℃、最も好
ましくは約９８℃である。
が好ましくは約０．００１〜約３キログラム当量、より
好ましくは約０．０３キログラム当量で、エポキシド当
たり分子量が約１０，０００〜約６０，０００、より好
ましくは約２０，０００〜約５０，０００、最も好まし
くは約３７，０００、ガラス転移温度が約８０℃〜約１
５０℃、より好ましくは約９０℃〜約１１０℃、最も好
ましくは約９８℃である。
【００２８】好ましくは、多官能性エポキシ・ビスフェ
ノールＡホルムアルデヒド・ノボラック樹脂は、エポキ
シ価が約１〜約１０、より好ましくは約３〜約６、最も
好ましくは約４．７キログラム当量で、１エポキシド当
たり分子量が約１８０〜約３００、より好ましくは約１
９０〜約２３０、最も好ましくは約２１５、融点が約６
０℃〜約１５０℃、より好ましくは約７０℃〜約９０
℃、最も好ましくは約８２℃である。
ノールＡホルムアルデヒド・ノボラック樹脂は、エポキ
シ価が約１〜約１０、より好ましくは約３〜約６、最も
好ましくは約４．７キログラム当量で、１エポキシド当
たり分子量が約１８０〜約３００、より好ましくは約１
９０〜約２３０、最も好ましくは約２１５、融点が約６
０℃〜約１５０℃、より好ましくは約７０℃〜約９０
℃、最も好ましくは約８２℃である。
【００２９】好ましくは、ハロゲン化ビスフェノールＡ
のジグリシジル・エーテルは、エポキシ価が約０．１〜
約５、より好ましくは約１〜約３、最も好ましくは約
１．５当量キログラムで、１エポキシド当たり分子量が
約２００〜約１０００、より好ましくは約５００〜約７
５０、最も好ましくは６７５、融点が約７０℃〜約１５
０℃、より好ましくは約８０℃〜約１１０℃、最も好ま
しくは９７℃である。
のジグリシジル・エーテルは、エポキシ価が約０．１〜
約５、より好ましくは約１〜約３、最も好ましくは約
１．５当量キログラムで、１エポキシド当たり分子量が
約２００〜約１０００、より好ましくは約５００〜約７
５０、最も好ましくは６７５、融点が約７０℃〜約１５
０℃、より好ましくは約８０℃〜約１１０℃、最も好ま
しくは９７℃である。
【００３０】適切なフェノキシポリオール樹脂は、「Ｐ
ＫＨＣ」という商標で、以前はUnion Carbide Corporat
ionから、現在はPhenoxy Resin Associatesから市販さ
れている。適切な多官能性ビスフェノールＡは、以前は
High Tek Polymersから「Ｅｐｉｒｅｚ−ＳＵ−８」と
いう商標で、現在はShell Oil Companyから「Ｅｐｏｎ
１１８３」という商標で市販されている。適切な錯体ヘ
キサフルオロアンチモン酸トリアリルスルホニウム塩光
開始剤は、以前はGeneral Electric Companyから「１０
１４」という商標で、現在はUnion Carbideから「ＵＶ
Ｉ−６９７４」という商標で市販されている。
ＫＨＣ」という商標で、以前はUnion Carbide Corporat
ionから、現在はPhenoxy Resin Associatesから市販さ
れている。適切な多官能性ビスフェノールＡは、以前は
High Tek Polymersから「Ｅｐｉｒｅｚ−ＳＵ−８」と
いう商標で、現在はShell Oil Companyから「Ｅｐｏｎ
１１８３」という商標で市販されている。適切な錯体ヘ
キサフルオロアンチモン酸トリアリルスルホニウム塩光
開始剤は、以前はGeneral Electric Companyから「１０
１４」という商標で、現在はUnion Carbideから「ＵＶ
Ｉ−６９７４」という商標で市販されている。
【００３１】本発明のエポキシ・ベース樹脂系は、現像
前のステップでは、取り扱い中に誘電膜の亀裂を防止
し、誘電膜に可塑性を与え、部分複合材による積層中に
誘電膜の流れを助けるのに十分な量の、高溶剤含有量を
有することに留意されたい。「高溶剤含有量」とは、エ
ポキシ・ベースの樹脂系中の溶剤量が約５重量％〜約３
０重量％、好ましくは約９重量％〜約１５重量％、より
好ましくは約１１．５重量％〜約１３％であることを意
味する。
前のステップでは、取り扱い中に誘電膜の亀裂を防止
し、誘電膜に可塑性を与え、部分複合材による積層中に
誘電膜の流れを助けるのに十分な量の、高溶剤含有量を
有することに留意されたい。「高溶剤含有量」とは、エ
ポキシ・ベースの樹脂系中の溶剤量が約５重量％〜約３
０重量％、好ましくは約９重量％〜約１５重量％、より
好ましくは約１１．５重量％〜約１３％であることを意
味する。
【００３２】基板１２に誘電膜を積層した後、剥離可能
な支持膜を除去し、誘電膜を約７０度〜約１１０度の温
度で約１０分〜約４５分間ベークし、次に、光結像可能
エポキシ・ベース樹脂層を、光結像可能エポキシ・ベー
ス樹脂層の各部分を選択的に硬化させるのに有効な条件
下で放射パターンで露光する。本発明で使用する好まし
いベーク条件は、温度＝約９０℃、時間＝３０分であ
る。
な支持膜を除去し、誘電膜を約７０度〜約１１０度の温
度で約１０分〜約４５分間ベークし、次に、光結像可能
エポキシ・ベース樹脂層を、光結像可能エポキシ・ベー
ス樹脂層の各部分を選択的に硬化させるのに有効な条件
下で放射パターンで露光する。本発明で使用する好まし
いベーク条件は、温度＝約９０℃、時間＝３０分であ
る。
【００３３】選択的硬化プロセスは、光結像可能エポキ
シ・ベース樹脂層の上にフォトマスタを重ね、次に、３
６５ナノメートル・アーク８キロワットのランプを使用
し、約３〜約８ｐｓｉのフォトマスタ接触圧力で、約８
００〜２０００ミリジュール／ｃｍ2のエネルギーで動
作する従来の露光装置を使用して行う。より好ましく
は、露光は、約４〜約６ｐｓｉのフォトマスタ接触圧
力、約１０００〜約１５００ミリジュール／ｃｍ2で、
３６５ナノメートル・アーク８キロワットのランプを使
用して行う。光結像可能層に選択的硬化作用を起こさせ
る最も好ましい条件は、５ｐｓｉ、１５００ミリジュー
ル／ｃｍ2で、８キロワットのランプを使用することで
ある。
シ・ベース樹脂層の上にフォトマスタを重ね、次に、３
６５ナノメートル・アーク８キロワットのランプを使用
し、約３〜約８ｐｓｉのフォトマスタ接触圧力で、約８
００〜２０００ミリジュール／ｃｍ2のエネルギーで動
作する従来の露光装置を使用して行う。より好ましく
は、露光は、約４〜約６ｐｓｉのフォトマスタ接触圧
力、約１０００〜約１５００ミリジュール／ｃｍ2で、
３６５ナノメートル・アーク８キロワットのランプを使
用して行う。光結像可能層に選択的硬化作用を起こさせ
る最も好ましい条件は、５ｐｓｉ、１５００ミリジュー
ル／ｃｍ2で、８キロワットのランプを使用することで
ある。
【００３４】次に、構造の、放射パターンで露光されな
かった領域にマイクロバイアを形成する。典型的には、
非露光光結像可能層のベークと現像を行うことによっ
て、回路１４を含む領域にマイクロバイアを形成する。
かった領域にマイクロバイアを形成する。典型的には、
非露光光結像可能層のベークと現像を行うことによっ
て、回路１４を含む領域にマイクロバイアを形成する。
【００３５】具体的には、光結像可能層を架橋し靱性を
高めるのに有効な温度で、光結像可能エポキシ・ベース
樹脂層をベークする。具体的には、ベークは約１００℃
〜約１４０℃の温度で、約１５分〜約１２０分間行う。
より好ましくは、ベークは約１２０℃〜約１３０℃の温
度で、約３０〜約６０分間行う。本発明のこのステップ
で、光結像可能層の部分キュアが得られる。上記の条件
によって、光結像可能層内にある溶剤の量が減少するこ
とに留意されたい。
高めるのに有効な温度で、光結像可能エポキシ・ベース
樹脂層をベークする。具体的には、ベークは約１００℃
〜約１４０℃の温度で、約１５分〜約１２０分間行う。
より好ましくは、ベークは約１２０℃〜約１３０℃の温
度で、約３０〜約６０分間行う。本発明のこのステップ
で、光結像可能層の部分キュアが得られる。上記の条件
によって、光結像可能層内にある溶剤の量が減少するこ
とに留意されたい。
【００３６】次に、ベークした構造を当技術分野で周知
の条件を用いて現像する。典型的には、この構造、特に
光結像可能層を、どの非露光材料も溶解させる有機溶剤
を使用して現像する。一般には、プロピレンカーボネー
ト、ガンマブチロラクトン、ジグリム、またはこれらの
混合剤を使用するなどの従来の方法によってパターンを
現像するが、それだけに限定されるものではない。本発
明において光結像可能層を現像するきわめて好ましい方
法は、米国特許第５２６８２６０号に記載されており、
その内容を参照により本明細書に組み込まれる。
の条件を用いて現像する。典型的には、この構造、特に
光結像可能層を、どの非露光材料も溶解させる有機溶剤
を使用して現像する。一般には、プロピレンカーボネー
ト、ガンマブチロラクトン、ジグリム、またはこれらの
混合剤を使用するなどの従来の方法によってパターンを
現像するが、それだけに限定されるものではない。本発
明において光結像可能層を現像するきわめて好ましい方
法は、米国特許第５２６８２６０号に記載されており、
その内容を参照により本明細書に組み込まれる。
【００３７】現像プロセスによって、光結像可能層に、
直径約１〜約５ｍｉｌ、より好ましくは約３〜約５ｍｉ
ｌのマイクロバイア１８が形成されることを強調してお
く。したがって、本発明の構造は、基板１２の表面上に
ある回路１４まで延びる微細ホールを含む。
直径約１〜約５ｍｉｌ、より好ましくは約３〜約５ｍｉ
ｌのマイクロバイア１８が形成されることを強調してお
く。したがって、本発明の構造は、基板１２の表面上に
ある回路１４まで延びる微細ホールを含む。
【００３８】現像の後、光結像可能層を、高紫外エネル
ギーで動作する紫外線キュア装置を使用したブランケッ
ト露光プロセスにかける。「高紫外エネルギー」とは、
ブランケット露光ステップを、約２〜約６ジュール／ｃ
ｍ2のエネルギー、より好ましくは約４ジュール／ｃｍ2
のエネルギーで行うことを意味する。
ギーで動作する紫外線キュア装置を使用したブランケッ
ト露光プロセスにかける。「高紫外エネルギー」とは、
ブランケット露光ステップを、約２〜約６ジュール／ｃ
ｍ2のエネルギー、より好ましくは約４ジュール／ｃｍ2
のエネルギーで行うことを意味する。
【００３９】この構造の永久キュアは、約１５０℃〜１
９０℃の温度で約３０〜約１２０分間行う。より好まし
くはこの最終キュアを約１６０℃〜約１８０℃の温度で
約４５〜約９０分間行う。マイクロバイア１８とキュア
した光結像可能層１６とを含む本発明の永久キュアされ
た構造を図２に示す。
９０℃の温度で約３０〜約１２０分間行う。より好まし
くはこの最終キュアを約１６０℃〜約１８０℃の温度で
約４５〜約９０分間行う。マイクロバイア１８とキュア
した光結像可能層１６とを含む本発明の永久キュアされ
た構造を図２に示す。
【００４０】本発明の次のステップを行う前に、当業者
に周知の従来の方法を使用して、図２に示す構造を粗面
化して、構造表面への金属層の接着性を向上させること
ができる。このような粗面化技法は前述した粗面化技法
と同じである。
に周知の従来の方法を使用して、図２に示す構造を粗面
化して、構造表面への金属層の接着性を向上させること
ができる。このような粗面化技法は前述した粗面化技法
と同じである。
【００４１】次に、光結像可能膜１６の表面上とマイク
ロバイア１８内に金属シード層２０をスパッタする。本
発明のこのステップを図３に示す。本発明のこのステッ
プでスパッタ可能な適切な金属には、Ｃｒ、Ｃｕ、Ａｌ
などがあるが、それだけに限定されるものではない。本
明細書ではこれらの金属の混合物または合金も企図され
る。また、本明細書では２つの異なる金属層の使用も企
図される。このような実施形態を使用する場合、Ｃｒの
層を先にし、Ｃｕの層を後にすることが好ましい。
ロバイア１８内に金属シード層２０をスパッタする。本
発明のこのステップを図３に示す。本発明のこのステッ
プでスパッタ可能な適切な金属には、Ｃｒ、Ｃｕ、Ａｌ
などがあるが、それだけに限定されるものではない。本
明細書ではこれらの金属の混合物または合金も企図され
る。また、本明細書では２つの異なる金属層の使用も企
図される。このような実施形態を使用する場合、Ｃｒの
層を先にし、Ｃｕの層を後にすることが好ましい。
【００４２】本発明で使用するスパッタ条件は、現像さ
れたフォトレジスト膜の表面上とマイクロバイア内とに
金属シード層が形成されるのに有効なものである。前述
のように、「金属シード層」という用語は約１００〜２
０００Åの厚さを有する金属層を指す。より好ましく
は、金属シード層の厚さは約５００〜１５００Åであ
る。ここでも、金属シード層は、典型的には約０．２〜
約０．５ｍｉｌの厚さの完全金属層とは区別されること
を強調しておく。キュアした光結像可能層の表面にこの
ような完全金属層を付着すると、その完全金属層を形成
する際に高温のスパッタ温度と全スパッタ・サイクル時
間が必要になるため、上述のステップで形成された構造
にとって有害となる。
れたフォトレジスト膜の表面上とマイクロバイア内とに
金属シード層が形成されるのに有効なものである。前述
のように、「金属シード層」という用語は約１００〜２
０００Åの厚さを有する金属層を指す。より好ましく
は、金属シード層の厚さは約５００〜１５００Åであ
る。ここでも、金属シード層は、典型的には約０．２〜
約０．５ｍｉｌの厚さの完全金属層とは区別されること
を強調しておく。キュアした光結像可能層の表面にこの
ような完全金属層を付着すると、その完全金属層を形成
する際に高温のスパッタ温度と全スパッタ・サイクル時
間が必要になるため、上述のステップで形成された構造
にとって有害となる。
【００４３】金属シード層を形成する際に有効な本発明
で使用するスパッタ条件は、エネルギーが約０．４８〜
約０．７２ｋＷ、温度が約１００℃〜約１５０℃、時間
が約１２〜約１８分間である。より好ましくは、スパッ
タをエネルギー約０．５４〜約０．６６ｋＷ、温度約１
１２℃〜１３８℃で、約１３分〜約１７分間行う。
で使用するスパッタ条件は、エネルギーが約０．４８〜
約０．７２ｋＷ、温度が約１００℃〜約１５０℃、時間
が約１２〜約１８分間である。より好ましくは、スパッ
タをエネルギー約０．５４〜約０．６６ｋＷ、温度約１
１２℃〜１３８℃で、約１３分〜約１７分間行う。
【００４４】本発明の次のステップを図４に示す。具体
的には、図４には、スパッタされた金属シード層２０上
に金属層２２をめっきする様子を示す。典型的には、め
っき金属層２２は、Ｃｕ、Ａｌ、Ｃｒ、Ｗなどからなる
グループから選択された金属からなる。これらの金属の
うち、本発明では金属層２２を形成するのにＣｕがきわ
めて好ましい。
的には、図４には、スパッタされた金属シード層２０上
に金属層２２をめっきする様子を示す。典型的には、め
っき金属層２２は、Ｃｕ、Ａｌ、Ｃｒ、Ｗなどからなる
グループから選択された金属からなる。これらの金属の
うち、本発明では金属層２２を形成するのにＣｕがきわ
めて好ましい。
【００４５】この金属メッキは、当業者に周知のめっき
技法および条件を使用して行う。たとえば、金属層２２
としてＣｕを使用する場合は、典型的には水性硫酸に溶
かした硫酸銅を含む酸電気めっき浴からめっきする。本
発明によると、めっきプロセスによって、金属シード層
の上に約０．２〜０．５ｍｉｌの厚さの金属層が形成さ
れる。
技法および条件を使用して行う。たとえば、金属層２２
としてＣｕを使用する場合は、典型的には水性硫酸に溶
かした硫酸銅を含む酸電気めっき浴からめっきする。本
発明によると、めっきプロセスによって、金属シード層
の上に約０．２〜０．５ｍｉｌの厚さの金属層が形成さ
れる。
【００４６】次に、当業者に周知の基板技法を使用して
金属層２２に回路パターンを形成する。これには、めっ
き金属層２０および２２にフォトレジスト膜（乾式また
は液体塗布）を形成し、フォトレジスト膜の露光と現像
を行い、めっき金属層２０および２２を下まで完全にエ
ッチングするステップとを含む。めっき金属層２２と金
属シード層２０とを含む外面回路を含む最終構造を図５
に示す。
金属層２２に回路パターンを形成する。これには、めっ
き金属層２０および２２にフォトレジスト膜（乾式また
は液体塗布）を形成し、フォトレジスト膜の露光と現像
を行い、めっき金属層２０および２２を下まで完全にエ
ッチングするステップとを含む。めっき金属層２２と金
属シード層２０とを含む外面回路を含む最終構造を図５
に示す。
【００４７】金属層２２に回路パターンを形成する際に
使用するフォトレジストは、当業者に周知の従来のフォ
トレジストである。本発明のこのステップにとって好ま
しいフォトレジストは、液体フォトレジストであるＷＡ
ＹＣＯＡＴ ＳＣ−１００である。
使用するフォトレジストは、当業者に周知の従来のフォ
トレジストである。本発明のこのステップにとって好ま
しいフォトレジストは、液体フォトレジストであるＷＡ
ＹＣＯＡＴ ＳＣ−１００である。
【００４８】金属層２２に回路パターンを形成する際に
使用するフォトレジストは、当業者に周知の同じ条件お
よび技法を使用して露光し、現像する。次いで、通常の
エッチング技法を使用して回路パターンを形成する。
使用するフォトレジストは、当業者に周知の同じ条件お
よび技法を使用して露光し、現像する。次いで、通常の
エッチング技法を使用して回路パターンを形成する。
【００４９】この構造に回路を形成する他の方法は、ま
ず金属層２２上にＣｒの層をスパッタすることによって
行う。次に、スパッタしたＣｒ層の表面に液体フォトレ
ジストを塗布し、当業者に周知の従来の技法を使用して
露光と現像を行い、それによってフォトレジストにパタ
ーンを形成する。その後、スパッタしたＣｒと金属層２
２および２０の露出領域を前述のようにエッチングす
る。エッチングの後、スパッタされたＣｒからフォトレ
ジストを剥離除去する。図を見やすくするために、本発
明の図面にはこの実施形態が図示されていない。
ず金属層２２上にＣｒの層をスパッタすることによって
行う。次に、スパッタしたＣｒ層の表面に液体フォトレ
ジストを塗布し、当業者に周知の従来の技法を使用して
露光と現像を行い、それによってフォトレジストにパタ
ーンを形成する。その後、スパッタしたＣｒと金属層２
２および２０の露出領域を前述のようにエッチングす
る。エッチングの後、スパッタされたＣｒからフォトレ
ジストを剥離除去する。図を見やすくするために、本発
明の図面にはこの実施形態が図示されていない。
【００５０】本発明のステップ（ｈ）で金属層２２に回
路パターンを形成するために使用するエッチング・ステ
ップは、ドライ・エッチングまたはウェット・エッチン
グを使用して行う。本発明で使用可能な適切なドライ・
エッチング技法には、反応性イオン・エッチング（ＲＩ
Ｅ）、化学ドライ・エッチング、イオン・ビーム・エッ
チング（ＩＢＥ）、およびプラズマ・エッチングが含ま
れる。
路パターンを形成するために使用するエッチング・ステ
ップは、ドライ・エッチングまたはウェット・エッチン
グを使用して行う。本発明で使用可能な適切なドライ・
エッチング技法には、反応性イオン・エッチング（ＲＩ
Ｅ）、化学ドライ・エッチング、イオン・ビーム・エッ
チング（ＩＢＥ）、およびプラズマ・エッチングが含ま
れる。
【００５１】ウェット・エッチングを使用して金属層を
エッチングする場合、Ｈ2Ｏ2、クロム酸、塩化銅、塩化
鉄、過マンガン酸カリウムなどからなるグループから選
択した化学エッチャントを使用する。これらの化学エッ
チャントと水との混合液も、本願で企図される。化学エ
ッチャントは、周知の緩衝剤を使用して所望のｐＨに調
整することもできる。本発明で使用する好ましい化学エ
ッチャントは、塩化銅、塩化鉄、または過マンガン酸カ
リウムである。
エッチングする場合、Ｈ2Ｏ2、クロム酸、塩化銅、塩化
鉄、過マンガン酸カリウムなどからなるグループから選
択した化学エッチャントを使用する。これらの化学エッ
チャントと水との混合液も、本願で企図される。化学エ
ッチャントは、周知の緩衝剤を使用して所望のｐＨに調
整することもできる。本発明で使用する好ましい化学エ
ッチャントは、塩化銅、塩化鉄、または過マンガン酸カ
リウムである。
【００５２】本発明の第２の実施形態では、前述のプロ
セス・ステップ（ａ）〜（ｇ）をまず基板１２の両面上
で行い、その両面にキュアした光結像可能エポキシ・ベ
ースの層１６と、マイクロバイア１８と、金属シード層
２０と、メッキ金属層２２を形成する。この構造は、層
１６、２０、および２２が構造の下面と上面に存在する
ことになることを除けば、図２に示すものと同様の構造
になることに留意されたい。
セス・ステップ（ａ）〜（ｇ）をまず基板１２の両面上
で行い、その両面にキュアした光結像可能エポキシ・ベ
ースの層１６と、マイクロバイア１８と、金属シード層
２０と、メッキ金属層２２を形成する。この構造は、層
１６、２０、および２２が構造の下面と上面に存在する
ことになることを除けば、図２に示すものと同様の構造
になることに留意されたい。
【００５３】次に、以下の実施形態の１つを使用して、
金属層２０および２２に回路層を形成する。一実施形態
では、外面回路は、金属層２０および２２の両面にフォ
トレジストを塗布し、構造の両面の露光と現像を行い、
次に露出した領域にエッチングを施すことによって形成
する。他の実施形態では、回路は、構造の両面にフォト
レジストを塗布し、回路の一方の面を露光し、他方の面
をブランケット露光し、構造を現像し、構造の現像面を
エッチングし、現像したフォトレジストを剥離除去し、
次に反対側でこれらのステップを繰り返すことによって
形成する。
金属層２０および２２に回路層を形成する。一実施形態
では、外面回路は、金属層２０および２２の両面にフォ
トレジストを塗布し、構造の両面の露光と現像を行い、
次に露出した領域にエッチングを施すことによって形成
する。他の実施形態では、回路は、構造の両面にフォト
レジストを塗布し、回路の一方の面を露光し、他方の面
をブランケット露光し、構造を現像し、構造の現像面を
エッチングし、現像したフォトレジストを剥離除去し、
次に反対側でこれらのステップを繰り返すことによって
形成する。
【００５４】前述のように、以上の説明および図１から
図５は、誘電膜が光結像可能層を含む場合に本発明で使
用する処理ステップを図示したものである。以下の説明
は、誘電膜が、レーザ照射にさらすとマイクロバイアを
形成することができる誘電膜である場合に適用される。
本発明のこの態様を、図６から図８に示す。
図５は、誘電膜が光結像可能層を含む場合に本発明で使
用する処理ステップを図示したものである。以下の説明
は、誘電膜が、レーザ照射にさらすとマイクロバイアを
形成することができる誘電膜である場合に適用される。
本発明のこの態様を、図６から図８に示す。
【００５５】まず図６を参照すると、上面と下面に形成
された回路１４を有する有機基板１２が図示されてい
る。この有機基板と、回路を形成する際に使用する手段
は、図１に関して前述したものと同じである。
された回路１４を有する有機基板１２が図示されてい
る。この有機基板と、回路を形成する際に使用する手段
は、図１に関して前述したものと同じである。
【００５６】次に、レーザ照射にさらすとマイクロバイ
アを形成することができる誘電層を有機基板１２の少な
くとも１つの表面に塗布する。本発明の一実施形態で
は、無支持のエポキシまたはアラミド樹脂などの適切な
誘電体をＣｕ箔上に被覆する。次に、この箔を積層プレ
スでコア層の片面または両面に積層する。次に、箔をエ
ッチングして誘電層を露出させ、この構造内にマイクロ
バイアを形成するのに有効な条件で、誘電層の選択され
た部分にレーザ・エネルギーのビームを照射する。その
ような条件は当業者には周知である。次に誘電膜の表面
に、マイクロバイアがその中に形成されるまでレーザを
照射する。典型的には、１８×２４インチ（４６×６１
センチメートル）の基板は毎分バイア約３０００個の率
で光結像可能である。本発明で使用可能な好ましいレー
ザ発生源は、ＣＯ2レーザ、Ｎｄ−ＹＡＧレーザ、エキ
シマ・レーザなどである。ＣＯ2レーザとＵＶレーザは
両方とも、ガラス繊維と有機誘電材料を融除する。した
がって、標準ＦＲ−４およびその他の適切なガラス強化
誘電材料を同様の方式で使用することができる。
アを形成することができる誘電層を有機基板１２の少な
くとも１つの表面に塗布する。本発明の一実施形態で
は、無支持のエポキシまたはアラミド樹脂などの適切な
誘電体をＣｕ箔上に被覆する。次に、この箔を積層プレ
スでコア層の片面または両面に積層する。次に、箔をエ
ッチングして誘電層を露出させ、この構造内にマイクロ
バイアを形成するのに有効な条件で、誘電層の選択され
た部分にレーザ・エネルギーのビームを照射する。その
ような条件は当業者には周知である。次に誘電膜の表面
に、マイクロバイアがその中に形成されるまでレーザを
照射する。典型的には、１８×２４インチ（４６×６１
センチメートル）の基板は毎分バイア約３０００個の率
で光結像可能である。本発明で使用可能な好ましいレー
ザ発生源は、ＣＯ2レーザ、Ｎｄ−ＹＡＧレーザ、エキ
シマ・レーザなどである。ＣＯ2レーザとＵＶレーザは
両方とも、ガラス繊維と有機誘電材料を融除する。した
がって、標準ＦＲ−４およびその他の適切なガラス強化
誘電材料を同様の方式で使用することができる。
【００５７】図７に、レーザ・エネルギーで露光した後
に形成される構造を示す。図に示すように、金属層１４
の上の誘電膜３０にマイクロバイア１８が形成される。
図７に示す構造を次に従来のホール洗浄プロセスにか
け、それによってマイクロバイアやめっきスルーホール
内に存在する可能性のあるレーザ・デブリを除去する。
前記回路は典型的には、融除ストップ層として機能する
Ｃｕなどの金属層を含むため、レーザ融除は回路１４で
停止することに留意されたい。
に形成される構造を示す。図に示すように、金属層１４
の上の誘電膜３０にマイクロバイア１８が形成される。
図７に示す構造を次に従来のホール洗浄プロセスにか
け、それによってマイクロバイアやめっきスルーホール
内に存在する可能性のあるレーザ・デブリを除去する。
前記回路は典型的には、融除ストップ層として機能する
Ｃｕなどの金属層を含むため、レーザ融除は回路１４で
停止することに留意されたい。
【００５８】洗浄後、構造にまず金属シード層２０を形
成した後、金属層２２を形成する。金属シード層２０お
よび金属層２２の形成に使用する条件および元素は、前
述のものと同じである。次に、やはり前述したように、
金属層上に回路パターンを形成する。これらのステップ
を使用して形成された最終構造を図８に示す。
成した後、金属層２２を形成する。金属シード層２０お
よび金属層２２の形成に使用する条件および元素は、前
述のものと同じである。次に、やはり前述したように、
金属層上に回路パターンを形成する。これらのステップ
を使用して形成された最終構造を図８に示す。
【００５９】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００６０】（１）回路構造を製作する方法であって、
（ａ）その上に回路を有する有機基板の少なくとも１つ
の表面に誘電膜を塗布するステップと、（ｂ）前記誘電
膜の選択部分にマイクロバイアを形成するステップと、
（ｃ）前記誘電膜上および前記マイクロバイア内に金属
シード層をスパッタするステップと、（ｄ）前記金属シ
ード層上に金属層をめっきするステップと、（ｅ）前記
めっき金属層上に外面回路を形成するステップとを含む
方法。 （２）前記基板上の前記回路が、（ｉ）前記有機基板に
金属箔を設けるステップと、（ii）前記金属箔をエッチ
ングするステップと、（iii）前記基板内にホールを形
成するステップと、（iv）前記基板および前記ホールに
金属元素をめっきするステップと、（ｖ）前記めっきス
ルーホールにＣｕを含むエポキシ樹脂を充填するステッ
プと、（vi）前記構造を平坦化するステップとによって
得られる、上記（１）に記載の方法。 （３）前記誘電膜が、少なくとも１つの光結像可能層を
含む誘電膜と、レーザ・エネルギーで露光したときにマ
イクロバイアを形成する誘電膜とからなるグループから
選択される、上記（１）に記載の方法。 （４）前記金属シード層が、約１００〜約２０００Åの
厚さを有するシード層を形成するのに有効な条件下でス
パッタされる、上記（１）に記載の方法。 （５）前記金属シード層が約５００〜約１５００Åの厚
さを有する、上記（４）に記載の方法。 （６）前記金属シード層が、Ｃｕ、Ｃｒ、Ａｌ、その混
合物、およびその合金からなるグループから選択された
金属である、上記（１）に記載の方法。 （７）前記金属シード層がＣｒの層とその後のＣｕ層で
ある、上記（６）に記載の方法。 （８）前記スパッタ・ステップが、約０．４８〜約０．
７２ｋＷのスパッタ・エネルギーで約１００℃〜約１５
０℃の温度で約１２〜約１８分間行われる、上記（１）
に記載の方法。 （９）前記金属層が約０．２〜約０．５ｍｉｌの厚さを
有する、上記（１）に記載の方法。 （１０）前記金属層が、Ｃｕ、Ａｌ、Ｃｒ、およびＷか
らなるグループから選択された金属からなる、上記
（１）に記載の方法。 （１１）前記金属層がＣｕからなる、上記（１０）に記
載の方法。 （１２）前記外面回路が、（ｉ）前記金属層にフォトレ
ジストを塗布するステップと、（ii）前記フォトレジス
トの露光と現像を行うステップと、（iii）前記金属層
をエッチングするステップとによって形成される、上記
（１）に記載の方法。 （１３）前記有機基板がその両方の表面上に回路を有
し、ステップ（ａ）から（ｄ）を前記基板の両方の面に
対して使用する、上記（１）に記載の方法。 （１４）前記金属層の両方の金属層上に回路パターンを
形成するステップをさらに含む、上記（１３）に記載の
方法。 （１５）前記基板の一方の側に回路パターンを形成し、
その後で反対側に回路パターンを形成するステップをさ
らに含む、上記（１３）に記載の方法。 （１６）回路構造を製作する方法であって、（ａ）光結
像可能層を有する誘電膜を設けるステップと、（ｂ）回
路をその上に有する有機基板の少なくとも１つの表面に
前記誘電膜の前記光結像可能層を積層するステップと、
（ｃ）前記光結像可能層を、前記光結像可能層の一部分
を選択的に硬化させるのに有効な条件下で放射のパター
ンで露光するステップと、（ｄ）ステップ（ｃ）によっ
て硬化しない領域にマイクロバイアを形成するステップ
と、（ｅ）ステップ（ｄ）で形成された構造をキュアす
るステップと、（ｆ）前記キュアした構造上および前記
マイクロバイア内に金属シード層をスパッタするステッ
プと、（ｇ）前記金属シード層上に金属層をめっきする
ステップと、（ｈ）ステップ（ｇ）で形成された前記金
属層に回路パターンを形成するステップとを含む方法。 （１７）前記光結像可能層がエポキシ・ベースの樹脂系
からなり、前記エポキシ・ベースの樹脂系が、（ａ）分
子量が約４０，０００〜約１３０，０００のエピクロロ
ヒドリンとビスフェノールＡとの縮合生成物であるポリ
オール樹脂約１０重量％〜約８０重量％と、（ｂ）分子
量が約４，０００〜約１０，０００のエポキシ化多官能
性ビスフェノールＡホルムアルデヒド・ノボラック樹脂
約２０重量％〜約９０重量％と、（ｃ）分子量が約６０
０〜約２，５００のビスフェノールＡのハロゲン化エポ
キシ化ジグリシジル・エーテル約０重量％〜約５０重量
％と、（ｄ）前記エポキシ樹脂系の総重量の０．１〜約
１５重量部のカチオン光開始剤とを含む、上記（１６）
に記載の方法。 （１８）前記エポキシ・ベース樹脂系が溶剤成分を含
み、前記溶剤成分が、プロピレングリコールモノメチル
エーテルアセテートと、０〜約１０％未満のプロピレン
カーボネートとを含む、上記（１７）に記載の方法。 （１９）ステップ（ｃ）が、３６５ナノメートル・アー
ク８キロワットのランプを使用して、約３〜約８ｐｓｉ
のフォトマスタ圧力で約８００〜約２０００ミリジュー
ル／ｃｍ2のエネルギーで行われる、上記（１６）に記
載の方法。 （２０）ステップ（ｃ）が、３６５ナノメートル・アー
ク８キロワットのランプを使用して、約４〜約６ｐｓｉ
のフォトマスタ圧力で約１０００〜約１５００ミリジュ
ール／ｃｍ2のエネルギーで行われる、上記（１９）に
記載の方法。 （２１）ステップ（ｄ）がベーキング・ステップと現像
ステップを含む、上記（１６）に記載の方法。 （２２）前記ベーキング・ステップが、約１００℃〜約
１４０℃の温度で約３０〜約１２０分間行われる、上記
（２１）に記載の方法。 （２３）前記ベーキング・ステップが、約１２０℃〜約
１３０℃の温度で約３０〜約６０分間行われる、上記
（２２）に記載の方法。 （２４）前記現像ステップが、プロピレンカーボネー
ト、ガンマブチロラクトン、ジグリム、またはこれらの
混合物を使用して行われる、上記（２１）に記載の方
法。 （２５）ステップ（ｅ）が約２〜約６ジュール／ｃｍ2
のエネルギーで行われる、上記（１６）に記載の方法。 （２６）ステップ（ｅ）が約１５０℃〜約１９０℃の温
度で約３０〜約１２０分間行われる、上記（１６）に記
載の方法。 （２７）ステップ（ｅ）が約１６０℃〜約１８０℃の温
度で約４５〜約９０分間行われる、上記（２６）に記載
の方法。 （２８）回路構造を製作する方法であって、（ａ）回路
をその上に有する有機基板の少なくとも１つの表面に、
レーザ・エネルギーで露光されるとマイクロバイアを形
成することができる誘電膜を塗布するステップと、
（ｂ）前記誘電膜の選択部分にレーザ・エネルギーを照
射することによってマイクロバイアを形成するステップ
と、（ｃ）前記マイクロバイアを洗浄してレーザ・デブ
リを除去するステップと、（ｄ）前記レーザ融除した誘
電膜上と前記マイクロバイア内に金属シード層をスパッ
タするステップと、（ｅ）前記金属シード層上に金属層
をめっきするステップと、（ｆ）ステップ（ｅ）で形成
された前記金属層から外面回路を形成するステップとを
含む方法。 （２９）誘電膜が積層によって付加される上記（２８）
に記載の方法。 （３０）前記レーザ・エネルギーが、ＣＯ2レーザ、Ｎ
ｄ−ＹＡＧレーザ、およびエキシマ・レーザからなるグ
ループから選択されたレーザ発生源によって供給され
る、上記（２８）に記載の方法。
（ａ）その上に回路を有する有機基板の少なくとも１つ
の表面に誘電膜を塗布するステップと、（ｂ）前記誘電
膜の選択部分にマイクロバイアを形成するステップと、
（ｃ）前記誘電膜上および前記マイクロバイア内に金属
シード層をスパッタするステップと、（ｄ）前記金属シ
ード層上に金属層をめっきするステップと、（ｅ）前記
めっき金属層上に外面回路を形成するステップとを含む
方法。 （２）前記基板上の前記回路が、（ｉ）前記有機基板に
金属箔を設けるステップと、（ii）前記金属箔をエッチ
ングするステップと、（iii）前記基板内にホールを形
成するステップと、（iv）前記基板および前記ホールに
金属元素をめっきするステップと、（ｖ）前記めっきス
ルーホールにＣｕを含むエポキシ樹脂を充填するステッ
プと、（vi）前記構造を平坦化するステップとによって
得られる、上記（１）に記載の方法。 （３）前記誘電膜が、少なくとも１つの光結像可能層を
含む誘電膜と、レーザ・エネルギーで露光したときにマ
イクロバイアを形成する誘電膜とからなるグループから
選択される、上記（１）に記載の方法。 （４）前記金属シード層が、約１００〜約２０００Åの
厚さを有するシード層を形成するのに有効な条件下でス
パッタされる、上記（１）に記載の方法。 （５）前記金属シード層が約５００〜約１５００Åの厚
さを有する、上記（４）に記載の方法。 （６）前記金属シード層が、Ｃｕ、Ｃｒ、Ａｌ、その混
合物、およびその合金からなるグループから選択された
金属である、上記（１）に記載の方法。 （７）前記金属シード層がＣｒの層とその後のＣｕ層で
ある、上記（６）に記載の方法。 （８）前記スパッタ・ステップが、約０．４８〜約０．
７２ｋＷのスパッタ・エネルギーで約１００℃〜約１５
０℃の温度で約１２〜約１８分間行われる、上記（１）
に記載の方法。 （９）前記金属層が約０．２〜約０．５ｍｉｌの厚さを
有する、上記（１）に記載の方法。 （１０）前記金属層が、Ｃｕ、Ａｌ、Ｃｒ、およびＷか
らなるグループから選択された金属からなる、上記
（１）に記載の方法。 （１１）前記金属層がＣｕからなる、上記（１０）に記
載の方法。 （１２）前記外面回路が、（ｉ）前記金属層にフォトレ
ジストを塗布するステップと、（ii）前記フォトレジス
トの露光と現像を行うステップと、（iii）前記金属層
をエッチングするステップとによって形成される、上記
（１）に記載の方法。 （１３）前記有機基板がその両方の表面上に回路を有
し、ステップ（ａ）から（ｄ）を前記基板の両方の面に
対して使用する、上記（１）に記載の方法。 （１４）前記金属層の両方の金属層上に回路パターンを
形成するステップをさらに含む、上記（１３）に記載の
方法。 （１５）前記基板の一方の側に回路パターンを形成し、
その後で反対側に回路パターンを形成するステップをさ
らに含む、上記（１３）に記載の方法。 （１６）回路構造を製作する方法であって、（ａ）光結
像可能層を有する誘電膜を設けるステップと、（ｂ）回
路をその上に有する有機基板の少なくとも１つの表面に
前記誘電膜の前記光結像可能層を積層するステップと、
（ｃ）前記光結像可能層を、前記光結像可能層の一部分
を選択的に硬化させるのに有効な条件下で放射のパター
ンで露光するステップと、（ｄ）ステップ（ｃ）によっ
て硬化しない領域にマイクロバイアを形成するステップ
と、（ｅ）ステップ（ｄ）で形成された構造をキュアす
るステップと、（ｆ）前記キュアした構造上および前記
マイクロバイア内に金属シード層をスパッタするステッ
プと、（ｇ）前記金属シード層上に金属層をめっきする
ステップと、（ｈ）ステップ（ｇ）で形成された前記金
属層に回路パターンを形成するステップとを含む方法。 （１７）前記光結像可能層がエポキシ・ベースの樹脂系
からなり、前記エポキシ・ベースの樹脂系が、（ａ）分
子量が約４０，０００〜約１３０，０００のエピクロロ
ヒドリンとビスフェノールＡとの縮合生成物であるポリ
オール樹脂約１０重量％〜約８０重量％と、（ｂ）分子
量が約４，０００〜約１０，０００のエポキシ化多官能
性ビスフェノールＡホルムアルデヒド・ノボラック樹脂
約２０重量％〜約９０重量％と、（ｃ）分子量が約６０
０〜約２，５００のビスフェノールＡのハロゲン化エポ
キシ化ジグリシジル・エーテル約０重量％〜約５０重量
％と、（ｄ）前記エポキシ樹脂系の総重量の０．１〜約
１５重量部のカチオン光開始剤とを含む、上記（１６）
に記載の方法。 （１８）前記エポキシ・ベース樹脂系が溶剤成分を含
み、前記溶剤成分が、プロピレングリコールモノメチル
エーテルアセテートと、０〜約１０％未満のプロピレン
カーボネートとを含む、上記（１７）に記載の方法。 （１９）ステップ（ｃ）が、３６５ナノメートル・アー
ク８キロワットのランプを使用して、約３〜約８ｐｓｉ
のフォトマスタ圧力で約８００〜約２０００ミリジュー
ル／ｃｍ2のエネルギーで行われる、上記（１６）に記
載の方法。 （２０）ステップ（ｃ）が、３６５ナノメートル・アー
ク８キロワットのランプを使用して、約４〜約６ｐｓｉ
のフォトマスタ圧力で約１０００〜約１５００ミリジュ
ール／ｃｍ2のエネルギーで行われる、上記（１９）に
記載の方法。 （２１）ステップ（ｄ）がベーキング・ステップと現像
ステップを含む、上記（１６）に記載の方法。 （２２）前記ベーキング・ステップが、約１００℃〜約
１４０℃の温度で約３０〜約１２０分間行われる、上記
（２１）に記載の方法。 （２３）前記ベーキング・ステップが、約１２０℃〜約
１３０℃の温度で約３０〜約６０分間行われる、上記
（２２）に記載の方法。 （２４）前記現像ステップが、プロピレンカーボネー
ト、ガンマブチロラクトン、ジグリム、またはこれらの
混合物を使用して行われる、上記（２１）に記載の方
法。 （２５）ステップ（ｅ）が約２〜約６ジュール／ｃｍ2
のエネルギーで行われる、上記（１６）に記載の方法。 （２６）ステップ（ｅ）が約１５０℃〜約１９０℃の温
度で約３０〜約１２０分間行われる、上記（１６）に記
載の方法。 （２７）ステップ（ｅ）が約１６０℃〜約１８０℃の温
度で約４５〜約９０分間行われる、上記（２６）に記載
の方法。 （２８）回路構造を製作する方法であって、（ａ）回路
をその上に有する有機基板の少なくとも１つの表面に、
レーザ・エネルギーで露光されるとマイクロバイアを形
成することができる誘電膜を塗布するステップと、
（ｂ）前記誘電膜の選択部分にレーザ・エネルギーを照
射することによってマイクロバイアを形成するステップ
と、（ｃ）前記マイクロバイアを洗浄してレーザ・デブ
リを除去するステップと、（ｄ）前記レーザ融除した誘
電膜上と前記マイクロバイア内に金属シード層をスパッ
タするステップと、（ｅ）前記金属シード層上に金属層
をめっきするステップと、（ｆ）ステップ（ｅ）で形成
された前記金属層から外面回路を形成するステップとを
含む方法。 （２９）誘電膜が積層によって付加される上記（２８）
に記載の方法。 （３０）前記レーザ・エネルギーが、ＣＯ2レーザ、Ｎ
ｄ−ＹＡＧレーザ、およびエキシマ・レーザからなるグ
ループから選択されたレーザ発生源によって供給され
る、上記（２８）に記載の方法。
【図１】光結像可能層をその中に有する誘電膜を使用す
る本発明の様々なプロセス・ステップ後の回路構造を示
す断面図である。
る本発明の様々なプロセス・ステップ後の回路構造を示
す断面図である。
【図２】光結像可能層をその中に有する誘電膜を使用す
る本発明の様々なプロセス・ステップ後の回路構造を示
す断面図である。
る本発明の様々なプロセス・ステップ後の回路構造を示
す断面図である。
【図３】光結像可能層をその中に有する誘電膜を使用す
る本発明の様々なプロセス・ステップ後の回路構造を示
す断面図である。
る本発明の様々なプロセス・ステップ後の回路構造を示
す断面図である。
【図４】光結像可能層をその中に有する誘電膜を使用す
る本発明の様々なプロセス・ステップ後の回路構造を示
す断面図である。
る本発明の様々なプロセス・ステップ後の回路構造を示
す断面図である。
【図５】光結像可能層をその中に有する誘電膜を使用す
る本発明の様々なプロセス・ステップ後の回路構造を示
す断面図である。
る本発明の様々なプロセス・ステップ後の回路構造を示
す断面図である。
【図６】レーザ照射にさらされるとマイクロバイアを形
成することができる誘電膜を使用する本発明の様々なプ
ロセス・ステップの後の回路構造を示す断面図である。
成することができる誘電膜を使用する本発明の様々なプ
ロセス・ステップの後の回路構造を示す断面図である。
【図７】レーザ照射にさらされるとマイクロバイアを形
成することができる誘電膜を使用する本発明の様々なプ
ロセス・ステップの後の回路構造を示す断面図である。
成することができる誘電膜を使用する本発明の様々なプ
ロセス・ステップの後の回路構造を示す断面図である。
【図８】レーザ照射にさらされるとマイクロバイアを形
成することができる誘電膜を使用する本発明の様々なプ
ロセス・ステップの後の回路構造を示す断面図である。
成することができる誘電膜を使用する本発明の様々なプ
ロセス・ステップの後の回路構造を示す断面図である。
１２ 有機基板 １４ 回路 １６ キュアした光結像可能層 １８ マイクロバイア ２０ 金蔵シード層 ２２ めっき金属層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロス・ウィリアム・キースラー アメリカ合衆国13760 ニューヨーク州エ ンディコット マンスフィールド・ドライ ブ ８ (72)発明者 ヴォイヤ・リスタ・マルコヴィッチ アメリカ合衆国13760 ニューヨーク州エ ンドウェル ジョエル・ドライブ 3611 (72)発明者 ウイリアム・ジョン・ルーディック アメリカ合衆国13850 ニューヨーク州ヴ ェストル シーディ・ロード 227 (72)発明者 ジェームズ・ウォレン・ウィルソン アメリカ合衆国13850 ニューヨーク州ヴ ェストル メイン・ストリート 409 (72)発明者 ウィリアム・アール・ウィルソン アメリカ合衆国14892 ニューヨーク州ウ ェイヴァリー エーカーズ・アヴェニュー 410
Claims (10)
- 【請求項１】回路構造を製作する方法であって、 （ａ）その上に回路を有する有機基板の少なくとも１つ
の表面に誘電膜を塗布するステップと、 （ｂ）前記誘電膜の選択部分にマイクロバイアを形成す
るステップと、 （ｃ）前記誘電膜上および前記マイクロバイア内に金属
シード層をスパッタするステップと、 （ｄ）前記金属シード層上に金属層をめっきするステッ
プと、 （ｅ）前記めっき金属層上に外面回路を形成するステッ
プとを含む方法。 - 【請求項２】前記基板上の前記回路が、（ｉ）前記有機
基板に金属箔を設けるステップと、（ii）前記金属箔を
エッチングするステップと、（iii）前記基板内にスル
ーホールを形成するステップと、（iv）前記基板および
前記スルーホールに金属元素をめっきするステップと、
（ｖ）前記めっきされたスルーホールにＣｕを含むエポ
キシ樹脂を充填するステップと、（vi）前記構造を平坦
化するステップとによって得られる、請求項１に記載の
方法。 - 【請求項３】前記誘電膜が、少なくとも１つの光結像可
能層を含む誘電膜と、レーザ・エネルギーで露光したと
きにマイクロバイアを形成する誘電膜とからなるグルー
プから選択される、請求項１に記載の方法。 - 【請求項４】前記外面回路が、（ｉ）前記金属層にフォ
トレジストを塗布するステップと、（ii）前記フォトレ
ジストの露光と現像を行うステップと、（iii）前記金
属層をエッチングするステップとによって形成される、
請求項１に記載の方法。 - 【請求項５】回路構造を製作する方法であって、 （ａ）光結像可能層を有する誘電膜を設けるステップ
と、 （ｂ）回路をその上に有する有機基板の少なくとも１つ
の表面に前記誘電膜の前記光結像可能層を積層するステ
ップと、 （ｃ）前記光結像可能層を、前記光結像可能層の一部分
を選択的に硬化させるのに有効な条件下で放射のパター
ンで露光するステップと、 （ｄ）ステップ（ｃ）によって硬化しない領域にマイク
ロバイアを形成するステップと、 （ｅ）ステップ（ｄ）で形成された構造をキュアするス
テップと、 （ｆ）前記キュアした構造上および前記マイクロバイア
内に金属シード層をスパッタするステップと、 （ｇ）前記金属シード層上に金属層をめっきするステッ
プと、 （ｈ）ステップ（ｇ）で形成された前記金属層に回路パ
ターンを形成するステップとを含む方法。 - 【請求項６】前記光結像可能層がエポキシ・ベースの樹
脂系からなり、前記エポキシ・ベースの樹脂系が、 （ａ）分子量が約４０，０００〜約１３０，０００のエ
ピクロロヒドリンとビスフェノールＡとの縮合生成物で
あるポリオール樹脂約１０重量％〜約８０重量％と、 （ｂ）分子量が約４，０００〜約１０，０００のエポキ
シ化多官能性ビスフェノールＡホルムアルデヒド・ノボ
ラック樹脂約２０重量％〜約９０重量％と、 （ｃ）分子量が約６００〜約２，５００のビスフェノー
ルＡのハロゲン化エポキシ化ジグリシジル・エーテル約
０重量％〜約５０重量％と、 （ｄ）前記エポキシ樹脂系の総重量の０．１〜約１５重
量部のカチオン光開始剤とを含む、請求項５に記載の方
法。 - 【請求項７】前記エポキシ・ベース樹脂系が溶剤成分を
含み、前記溶剤成分が、プロピレングリコールモノメチ
ルエーテルアセテートと、０〜約１０％未満のプロピレ
ンカーボネートとを含む、請求項５に記載の方法。 - 【請求項８】ステップ（ｄ）がベーキング・ステップと
現像ステップを含む、請求項５に記載の方法。 - 【請求項９】前記現像ステップが、プロピレンカーボネ
ート、ガンマブチロラクトン、ジグリム、またはこれら
の混合物を使用して行われる、請求項８に記載の方法。 - 【請求項１０】回路構造を製作する方法であって、 （ａ）回路をその上に有する有機基板の少なくとも１つ
の表面に、レーザ・エネルギーで露光されるとマイクロ
バイアを形成することができる誘電膜を塗布するステッ
プと、 （ｂ）前記誘電膜の選択部分にレーザ・エネルギーを照
射することによってマイクロバイアを形成するステップ
と、 （ｃ）前記マイクロバイアを洗浄してレーザ・デブリを
除去するステップと、 （ｄ）前記レーザ融除した誘電膜上と前記マイクロバイ
ア内に金属シード層をスパッタするステップと、 （ｅ）前記金属シード層上に金属層をめっきするステッ
プと、 （ｆ）ステップ（ｅ）で形成された前記金属層から外面
回路を形成するステップとを含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/005182 | 1998-01-08 | ||
| US09/005,182 US6131279A (en) | 1998-01-08 | 1998-01-08 | Integrated manufacturing packaging process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11289164A true JPH11289164A (ja) | 1999-10-19 |
| JP3197875B2 JP3197875B2 (ja) | 2001-08-13 |
Family
ID=21714588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00009499A Expired - Fee Related JP3197875B2 (ja) | 1998-01-08 | 1999-01-04 | 高配線密度回路基板 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6131279A (ja) |
| JP (1) | JP3197875B2 (ja) |
| CN (1) | CN1184869C (ja) |
| MY (1) | MY123948A (ja) |
| SG (1) | SG75906A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6361923B1 (en) * | 1999-08-17 | 2002-03-26 | International Business Machines Corporation | Laser ablatable material and its use |
| US6407341B1 (en) * | 2000-04-25 | 2002-06-18 | International Business Machines Corporation | Conductive substructures of a multilayered laminate |
| US6518516B2 (en) | 2000-04-25 | 2003-02-11 | International Business Machines Corporation | Multilayered laminate |
| DE60234281D1 (de) * | 2001-03-14 | 2009-12-17 | Ibiden Co Ltd | Mehrschichtige Leiterplatte |
| US20040012097A1 (en) * | 2002-07-17 | 2004-01-22 | Chien-Wei Chang | Structure and method for fine pitch flip chip substrate |
| TWI240402B (en) * | 2004-05-28 | 2005-09-21 | Via Tech Inc | Package substrate without plating bar and a method of forming the same |
| KR100757907B1 (ko) * | 2006-07-06 | 2007-09-11 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| JP4887232B2 (ja) * | 2007-07-24 | 2012-02-29 | 日東電工株式会社 | 配線回路基板の製造方法 |
| US20130118794A1 (en) * | 2011-11-15 | 2013-05-16 | Bo-Yu Tseng | Package Substrate Structure |
| CN104090451B (zh) * | 2014-07-28 | 2016-08-10 | 王佐良 | 单反照相机外接电子取景器 |
| EP3211976A1 (en) * | 2016-02-29 | 2017-08-30 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Printed circuit board with antenna structure and method for its production |
Family Cites Families (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US906042A (en) * | 1904-03-16 | 1908-12-08 | Howard S Kennedy | Die for folding-machines. |
| US3356786A (en) * | 1964-10-07 | 1967-12-05 | Texas Instruments Inc | Modular circuit boards |
| AU506288B2 (en) * | 1975-10-20 | 1979-12-20 | Nippon Electric Co., Ltd | Printed circuit board |
| US4554405A (en) * | 1982-06-28 | 1985-11-19 | International Business Machines Corporation | High density encapsulated wire circuit board |
| US4581679A (en) * | 1983-05-31 | 1986-04-08 | Trw Inc. | Multi-element circuit construction |
| US4535388A (en) * | 1984-06-29 | 1985-08-13 | International Business Machines Corporation | High density wired module |
| US4598166A (en) * | 1984-08-06 | 1986-07-01 | Gte Communication Systems Corporation | High density multi-layer circuit arrangement |
| US5302494A (en) * | 1985-06-10 | 1994-04-12 | The Foxboro Company | Multilayer circuit board having microporous layers and process for making same |
| US4863808A (en) * | 1985-09-13 | 1989-09-05 | Gould Inc. | Copper-chromium-polyimide composite |
| US4965218A (en) | 1985-10-21 | 1990-10-23 | Itt Corporation | Self-aligned gate realignment employing planarizing overetch |
| ATE56050T1 (de) | 1987-04-24 | 1990-09-15 | Siemens Ag | Verfahren zur herstellung von leiterplatten. |
| US4780177A (en) * | 1988-02-05 | 1988-10-25 | General Electric Company | Excimer laser patterning of a novel resist |
| US5153987A (en) | 1988-07-15 | 1992-10-13 | Hitachi Chemical Company, Ltd. | Process for producing printed wiring boards |
| US4943346A (en) | 1988-09-29 | 1990-07-24 | Siemens Aktiengesellschaft | Method for manufacturing printed circuit boards |
| US5097593A (en) * | 1988-12-16 | 1992-03-24 | International Business Machines Corporation | Method of forming a hybrid printed circuit board |
| JP2739726B2 (ja) * | 1990-09-27 | 1998-04-15 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | 多層プリント回路板 |
| US5461203A (en) * | 1991-05-06 | 1995-10-24 | International Business Machines Corporation | Electronic package including lower water content polyimide film |
| JPH04348595A (ja) | 1991-05-27 | 1992-12-03 | Hitachi Ltd | 多層印刷回路基板の修復方法 |
| US5209817A (en) * | 1991-08-22 | 1993-05-11 | International Business Machines Corporation | Selective plating method for forming integral via and wiring layers |
| JP2658661B2 (ja) | 1991-09-18 | 1997-09-30 | 日本電気株式会社 | 多層印刷配線板の製造方法 |
| US5268260A (en) * | 1991-10-22 | 1993-12-07 | International Business Machines Corporation | Photoresist develop and strip solvent compositions and method for their use |
| US5367764A (en) | 1991-12-31 | 1994-11-29 | Tessera, Inc. | Method of making a multi-layer circuit assembly |
| JP2707903B2 (ja) | 1992-01-28 | 1998-02-04 | 日本電気株式会社 | 多層プリント配線板の製造方法 |
| JPH05218645A (ja) * | 1992-02-05 | 1993-08-27 | Ngk Insulators Ltd | 薄膜多層配線基板の製造方法 |
| US5259110A (en) | 1992-04-03 | 1993-11-09 | International Business Machines Corporation | Method for forming a multilayer microelectronic wiring module |
| US5899709A (en) | 1992-04-07 | 1999-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor device using anodic oxidation |
| JPH06260757A (ja) * | 1993-03-05 | 1994-09-16 | Meikoo:Kk | プリント回路板の製造方法 |
| JPH0828580B2 (ja) * | 1993-04-21 | 1996-03-21 | 日本電気株式会社 | 配線基板構造及びその製造方法 |
| US5419038A (en) * | 1993-06-17 | 1995-05-30 | Fujitsu Limited | Method for fabricating thin-film interconnector |
| WO1995002312A1 (de) | 1993-07-07 | 1995-01-19 | Dyconex Patente Ag | Strukturierte leiterplatten und folienleiterplatten und verfahren zu deren herstellung |
| JPH0745948A (ja) * | 1993-07-28 | 1995-02-14 | Ibiden Co Ltd | 多層配線板及びその製造方法 |
| US5892282A (en) * | 1995-05-31 | 1999-04-06 | Texas Instruments Incorporated | Barrier-less plug structure |
| US5800726A (en) | 1995-07-26 | 1998-09-01 | International Business Machines Corporation | Selective chemical etching in microelectronics fabrication |
| US5699613A (en) | 1995-09-25 | 1997-12-23 | International Business Machines Corporation | Fine dimension stacked vias for a multiple layer circuit board structure |
| KR100215846B1 (ko) * | 1996-05-16 | 1999-08-16 | 구본준 | 반도체장치의 배선형성방법 |
| JPH09331152A (ja) * | 1996-06-11 | 1997-12-22 | Tokuyama Corp | 回路基板の製造方法 |
-
1998
- 1998-01-08 US US09/005,182 patent/US6131279A/en not_active Expired - Fee Related
- 1998-09-30 MY MYPI98004475A patent/MY123948A/en unknown
- 1998-12-04 CN CNB981223966A patent/CN1184869C/zh not_active Expired - Fee Related
- 1998-12-22 SG SG1998005900A patent/SG75906A1/en unknown
-
1999
- 1999-01-04 JP JP00009499A patent/JP3197875B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-27 US US09/491,755 patent/US6739048B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6739048B2 (en) | 2004-05-25 |
| SG75906A1 (en) | 2000-10-24 |
| CN1222825A (zh) | 1999-07-14 |
| CN1184869C (zh) | 2005-01-12 |
| US20020078562A1 (en) | 2002-06-27 |
| MY123948A (en) | 2006-06-30 |
| US6131279A (en) | 2000-10-17 |
| JP3197875B2 (ja) | 2001-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5891528A (en) | Printed circuit board process using plasma spraying of conductive metal | |
| US5914179A (en) | Flexible circuit board and production method therefor | |
| US4211603A (en) | Multilayer circuit board construction and method | |
| US6255039B1 (en) | Fabrication of high density multilayer interconnect printed circuit boards | |
| JP3197875B2 (ja) | 高配線密度回路基板 | |
| JP3232292B2 (ja) | チップ・キャリア、回路板を形成する方法 | |
| EA003263B1 (ru) | Способ изготовления многослойной печатной платы и предназначенная для этого композиционная фольга | |
| CA2345829C (en) | Process to manufacture tight tolerance embedded elements for printed circuit boards | |
| JPH10513314A (ja) | 金属層を非金属基板から選択的に除去する方法 | |
| JPH0590756A (ja) | リジツドフレキ基板の製造方法 | |
| US8409982B2 (en) | Method of forming solid blind vias through the dielectric coating on high density interconnect (HDI) substrate materials | |
| US7169313B2 (en) | Plating method for circuitized substrates | |
| US5464662A (en) | Fabrication method of printed wiring board | |
| US6027858A (en) | Process for tenting PTH's with PID dry film | |
| JP3217381B2 (ja) | 多層配線基板の製造方法 | |
| JP3080366B2 (ja) | 無電解金属めっき法及び回路化構造体 | |
| US6037096A (en) | Film composition and method for a planar surface atop a plated through hole | |
| US6020049A (en) | Product for producing viaholes in reinforced laminates and the related method for manufacturing viaholes | |
| US20020127494A1 (en) | Process for preparing a multi-layer circuit assembly | |
| JPH07212045A (ja) | 電子部品及びその製造方法 | |
| EP0467945A1 (en) | PRINTED CIRCUIT BOARDS. | |
| JPH1075063A (ja) | ポスト接続型プリント配線板の製造方法 | |
| JP3593351B2 (ja) | 多層配線基板の製造方法 | |
| KR100619349B1 (ko) | 인쇄회로기판의 회로패턴 형성방법 | |
| JP3178677B2 (ja) | 多層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |