JPH11297754A - 基 板 - Google Patents
基 板Info
- Publication number
- JPH11297754A JPH11297754A JP9491698A JP9491698A JPH11297754A JP H11297754 A JPH11297754 A JP H11297754A JP 9491698 A JP9491698 A JP 9491698A JP 9491698 A JP9491698 A JP 9491698A JP H11297754 A JPH11297754 A JP H11297754A
- Authority
- JP
- Japan
- Prior art keywords
- test pad
- substrate
- pitch
- width
- product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000011295 pitch Substances 0.000 claims abstract description 19
- 238000003780 insertion Methods 0.000 claims abstract description 7
- 230000037431 insertion Effects 0.000 claims abstract description 7
- 238000011156 evaluation Methods 0.000 abstract description 6
- 238000000059 patterning Methods 0.000 abstract description 4
- 239000002184 metal Substances 0.000 abstract description 3
- 229910052751 metal Inorganic materials 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 2
- 239000010931 gold Substances 0.000 abstract description 2
- 229910052737 gold Inorganic materials 0.000 abstract description 2
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半導体製品の評価・解析用基板に関する。最終
形状に切断された後のＴＣＰ製品を評価・解析する場
合、製品毎に端子のピッチと幅が異なるため、製品仕様
に応じて基板を開発していた。 【解決手段】プリント基板の表・裏両面に複数のピッチ
と幅を有するテストパットを直列にコネクター挿入部ま
で結線し、コネクターを介して電気信号を与えることの
できる構造とした。ベース基板１０１にテストパット１
０２を形成するが、テストパットの幅１０３とテストパ
ットのピッチ１０４の異なるパターンを形成し、テスト
パット１０２を直列に結線１０５する。テストパットの
幅１０３とテストパットのピッチ１０４は、製品仕様に
合わせて設定しベース基板１０１上に複数パターニング
することで、汎用性を持たせることが可能となる。テス
トパット１０２と結線１０５は電気的な導通の取り易い
金属（はんだや金）などとする。
形状に切断された後のＴＣＰ製品を評価・解析する場
合、製品毎に端子のピッチと幅が異なるため、製品仕様
に応じて基板を開発していた。 【解決手段】プリント基板の表・裏両面に複数のピッチ
と幅を有するテストパットを直列にコネクター挿入部ま
で結線し、コネクターを介して電気信号を与えることの
できる構造とした。ベース基板１０１にテストパット１
０２を形成するが、テストパットの幅１０３とテストパ
ットのピッチ１０４の異なるパターンを形成し、テスト
パット１０２を直列に結線１０５する。テストパットの
幅１０３とテストパットのピッチ１０４は、製品仕様に
合わせて設定しベース基板１０１上に複数パターニング
することで、汎用性を持たせることが可能となる。テス
トパット１０２と結線１０５は電気的な導通の取り易い
金属（はんだや金）などとする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製品の評価
・解析用基板に関する。
・解析用基板に関する。
【０００２】
【従来の技術】従来、最終形状に切断されたＴＣＰ（テ
ープキャリアーパッケージ）製品の評価・解析を行う場
合、製品毎に入力信号用端子のピッチとパターン幅が異
なるため、個々の製品に対して評価用基板を開発してい
た。
ープキャリアーパッケージ）製品の評価・解析を行う場
合、製品毎に入力信号用端子のピッチとパターン幅が異
なるため、個々の製品に対して評価用基板を開発してい
た。
【０００３】
【発明が解決しようとする課題】しかし、従来の基板
は、製品毎に基板を製造していたため、基板１枚で複数
の製品を評価することができず汎用性が全く無いといっ
た問題点を有していた。
は、製品毎に基板を製造していたため、基板１枚で複数
の製品を評価することができず汎用性が全く無いといっ
た問題点を有していた。
【０００４】
【課題を解決するための手段】上記課題を解決するた
め、本発明の基板は、１枚の基板に複数のピッチと幅を
有したテストパットを設け、それらを電気的に結線する
ことを特長とする。また、基板両面にパターンを形成す
ることで２倍の汎用性が得られる。
め、本発明の基板は、１枚の基板に複数のピッチと幅を
有したテストパットを設け、それらを電気的に結線する
ことを特長とする。また、基板両面にパターンを形成す
ることで２倍の汎用性が得られる。
【０００５】
【作用】上記のようにパターニングされた基板を製造す
ると、ＴＣＰのような半導体製品を評価する際、あらか
じめ製品仕様に合わせた複数のピッチと幅を形成してお
くことで１枚の基板を用いて複数の製品評価・解析が出
来るのである。
ると、ＴＣＰのような半導体製品を評価する際、あらか
じめ製品仕様に合わせた複数のピッチと幅を形成してお
くことで１枚の基板を用いて複数の製品評価・解析が出
来るのである。
【０００６】
【発明の実施の形態】以下に本発明の実施例を図面にも
とづいて説明する。
とづいて説明する。
【０００７】図１は、本発明の平面図（表面図）であ
り、１０１はベース基板、１０２はテストパット、１０
３はテストパットの幅、１０４はテストパットのピッ
チ、１０５はテストパット間の結線、１０６はコネクタ
ー挿入部である。
り、１０１はベース基板、１０２はテストパット、１０
３はテストパットの幅、１０４はテストパットのピッ
チ、１０５はテストパット間の結線、１０６はコネクタ
ー挿入部である。
【０００８】ここでベース基板１０１にテストパット１
０２を形成するが、テストパットの幅１０３とテストパ
ットのピッチ１０４の異なるパターンを形成し、テスト
パット１０２を直列に結線１０５する。テストパットの
幅１０３とテストパットのピッチ１０４は、製品仕様に
合わせて設定しベース基板１０１上に複数パターニング
することで、汎用性を持たせることが可能となる。テス
トパット１０２と結線１０５は電気的な導通の取り易い
金属（はんだや金）などとするが、これ以外の金属
（銅）を用いることも可能である。
０２を形成するが、テストパットの幅１０３とテストパ
ットのピッチ１０４の異なるパターンを形成し、テスト
パット１０２を直列に結線１０５する。テストパットの
幅１０３とテストパットのピッチ１０４は、製品仕様に
合わせて設定しベース基板１０１上に複数パターニング
することで、汎用性を持たせることが可能となる。テス
トパット１０２と結線１０５は電気的な導通の取り易い
金属（はんだや金）などとするが、これ以外の金属
（銅）を用いることも可能である。
【０００９】図２は本発明の平面図（裏面図）であり、
２０１、２０２、２０３は表側とは異なるピッチと幅を
有したテストパットであり、裏面側にもパターニングす
ることで２倍の汎用性を持たすことが出来る。
２０１、２０２、２０３は表側とは異なるピッチと幅を
有したテストパットであり、裏面側にもパターニングす
ることで２倍の汎用性を持たすことが出来る。
【００１０】また、コネクター挿入部１０６を設けるこ
とによって、コネクターを介して外部から電気信号を与
えることで評価・解析が容易に行うことができる。
とによって、コネクターを介して外部から電気信号を与
えることで評価・解析が容易に行うことができる。
【００１１】図３は本発明の平面図（評価・解析状態を
表した図）であり、３０１はＴＣＰのＩＣチップ、３０
２はＴＣＰの信号入力用端子、３０３は液晶パネルであ
る。
表した図）であり、３０１はＴＣＰのＩＣチップ、３０
２はＴＣＰの信号入力用端子、３０３は液晶パネルであ
る。
【００１２】本発明は、ＴＣＰの信号入力用端子３０２
をテストパット１０２にはんだ付けし、液晶パネル駆動
用ＴＣＰの場合、本発明のコネクター挿入部１０６から
電気信号を与えることで液晶パネルの表示品質の確認が
可能となる。
をテストパット１０２にはんだ付けし、液晶パネル駆動
用ＴＣＰの場合、本発明のコネクター挿入部１０６から
電気信号を与えることで液晶パネルの表示品質の確認が
可能となる。
【００１３】このように、種々のピッチ、幅を有したテ
ストパットをあらかじめプリント基板上にパターニング
しておくことによって、最終形状に切断されたＴＣＰ製
品の評価・解析を可能とし、ＴＣＰ製品の信頼性向上を
図ることができる。
ストパットをあらかじめプリント基板上にパターニング
しておくことによって、最終形状に切断されたＴＣＰ製
品の評価・解析を可能とし、ＴＣＰ製品の信頼性向上を
図ることができる。
【００１４】
【発明の効果】本発明の基板は、以上説明したように、
複数のピッチと幅のテストパットを直列に結線するとい
う簡単な構造によって、製品毎に基板を製造することな
く１枚の基板で複数製品の評価・解析を実施できる効果
がある。
複数のピッチと幅のテストパットを直列に結線するとい
う簡単な構造によって、製品毎に基板を製造することな
く１枚の基板で複数製品の評価・解析を実施できる効果
がある。
【００１５】また、基板のコネクター挿入部の形状を規
格化されたものと同一にすることによってコネクターを
介して外部から容易に電気信号を取り入れることが可能
となり非常に便利である。
格化されたものと同一にすることによってコネクターを
介して外部から容易に電気信号を取り入れることが可能
となり非常に便利である。
【図１】本発明の基板の平面図（表面図）である。
【図２】本発明の基板の平面図（裏面図）である。
【図３】本発明の基板の平面図（評価・解析状態を表し
た図）である。
た図）である。
１０１・・・ベース基板 １０２・・・テストパット １０３・・・テストパットの幅 １０４・・・テストパットのピッチ １０５・・・テストパット間の結線 １０６・・・コネクター挿入部 ２０１・・・テストパット（ピッチ、幅 大） ２０２・・・テストパット（ピッチ、幅 中） ２０３・・・テストパット（ピッチ、幅 小） ３０１・・・ＴＣＰのＩＣチップ ３０２・・・ＴＣＰの信号入力用端子 ３０３・・・液晶パネル
Claims (4)
- 【請求項１】プリント基板上に複数のピッチと幅を有す
るテストパットを設け、各々のテストパットを結線する
ことを特長とする基板。 - 【請求項２】複数のピッチと幅を有するテストパットが
直列に結線させることを特長とする基板。 - 【請求項３】請求項２記載の直列に結線されたテストパ
ットが基板の表裏両面にパターニングされていることを
特長とする基板。 - 【請求項４】請求項２記載の直列に結線されたテストパ
ットに、外部から電気信号を与えられるようコネクター
差し込み構造を設けたことを特長とする基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9491698A JPH11297754A (ja) | 1998-04-07 | 1998-04-07 | 基 板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9491698A JPH11297754A (ja) | 1998-04-07 | 1998-04-07 | 基 板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11297754A true JPH11297754A (ja) | 1999-10-29 |
Family
ID=14123333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9491698A Withdrawn JPH11297754A (ja) | 1998-04-07 | 1998-04-07 | 基 板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11297754A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030043599A (ko) * | 2001-11-27 | 2003-06-02 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
| KR100443906B1 (ko) * | 2000-10-02 | 2004-08-09 | 삼성전자주식회사 | 칩 스케일 패키지, 인쇄 회로 기판, 및 인쇄 회로 기판의설계 방법 |
| CN115166375A (zh) * | 2022-07-27 | 2022-10-11 | 景旺电子科技(珠海)有限公司 | 插入损耗测试端口 |
-
1998
- 1998-04-07 JP JP9491698A patent/JPH11297754A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100443906B1 (ko) * | 2000-10-02 | 2004-08-09 | 삼성전자주식회사 | 칩 스케일 패키지, 인쇄 회로 기판, 및 인쇄 회로 기판의설계 방법 |
| KR20030043599A (ko) * | 2001-11-27 | 2003-06-02 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
| CN115166375A (zh) * | 2022-07-27 | 2022-10-11 | 景旺电子科技(珠海)有限公司 | 插入损耗测试端口 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4716500A (en) | Probe cable assembly | |
| EP1035759A2 (en) | Edge-mountable integrated circuit package and method of attaching the same to a printed wiring board | |
| JPH08293529A (ja) | 半導体装置およびその製造方法およびそれを用いた電子装置 | |
| JPH11297754A (ja) | 基 板 | |
| JPH04196555A (ja) | Ｔａｂパッケージ | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JPS6380595A (ja) | プリント配線板 | |
| JP3019497B2 (ja) | 半導体装置とその製造方法 | |
| JP2588956B2 (ja) | ジグザグインライン型モジュ−ルおよびジグザグインライン型モジュ−ルの製造方法 | |
| JP3510743B2 (ja) | 配線接続構造及びそれを用いた電子部品 | |
| JPH09307024A (ja) | チップキャリア | |
| JP2822446B2 (ja) | 混成集積回路装置 | |
| JPH0737335Y2 (ja) | Ｌｓｉ（ｉｃ）端子の接続基板 | |
| JPS5815245A (ja) | プロ−ブカ−ド | |
| JPS6228783Y2 (ja) | ||
| JPH01150332A (ja) | プリント回路基板 | |
| JPH0450820A (ja) | 配線接続装置 | |
| JPS60201692A (ja) | 配線回路装置 | |
| JPH0527252A (ja) | 液晶表示装置 | |
| JPH04241447A (ja) | 半導体モジュール | |
| JPH04144147A (ja) | フィルムキャリヤテープおよびこのフィルムキャリヤテープを用いた半導体装置 | |
| JP3212640B2 (ja) | 半導体装置 | |
| KR20040092537A (ko) | 반도체 칩 검사용 테이프 배선 기판 | |
| JPH07106375A (ja) | 半導体装置のｔａｂテープ | |
| JPH09139440A (ja) | チップスケールパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050607 |