JPH11297984A - Ｌｄｄ型ｍｏｓトランジスタの構造および形成方法 - Google Patents

Abstract

(57)【要約】 【課題】基板−ゲート容量を抑えたＬＤＤトランジスタ
において、電流駆動能力を向上させる構造とその製造方
法を提供する。 【解決手段】 ＬＤＤトランジスタのゲート電極３の側
面に具備されるサイドウォール６が低濃度層と同一の導
電型を有する多結晶シリコンであり、かつこのサイドウ
ォールがゲート電極に対し電気的に絶縁されていること
を特徴とする 【効果】 ＬＤＤ領域の表面ポテンシャルが、酸化膜サ
イドウォールＬＤＤ型ＭＯＳトランジスタに比して、そ
の仕事関数差によって高められ、ＬＤＤ領域のインピー
ダンスが低減できる。また、多結晶シリコンからなるサ
イドウォールは電気的にゲート電極と絶縁されているた
め、ゲートオーバーラップＬＤＤに比して基板−ゲート
電極間容量を低く押さえることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置内のＬＤ
Ｄ型ＭＯＳトランジスタの形成方法に関する。

【０００２】

【従来の技術】従来、ＭＯＳ型トランジスタではその微
細化に伴ない、ドレイン近傍でのドレインアバランシェ
により発生するホットキャリアがゲート酸化膜に注入し
酸化膜中にトラップされたり、電子と正孔との再結合に
より放出されたエネルギーによりシリコンの結合を切る
ことでシリコン／酸化膜界面付近に準位を形成したりす
るため、トランジスタの電流特性が劣化するという問題
がある。その対策としてドレイン近傍の電界を弱めるた
めソース・ドレインの拡散層のチャネル側に低濃度の拡
散領域を形成するＬＤＤ構造のトランジスタが採用され
るようになった。

【０００３】しかし、ＬＤＤトランジスタでは電界を弱
める低濃度層（ＬＤＤ領域）に起因する抵抗によりトラ
ンジスタの電流が低下する。特に、ゲート長が短いトラ
ンジスタではチャネル領域のインピーダンスがＬＤＤ領
域のインピーダンスの同程度となり、その影響が無視で
きない。

【０００４】そこで、ＬＤＤ領域をゲート電極直下に形
成したオーバーラップＬＤＤ構造が検討されている。こ
の構造によればゲート電圧が高いバイアス域ではゲート
バイアスによりキャリアが誘起されるため、ＬＤＤ領域
に起因する抵抗が減少し、電流特性を余り劣化させずに
ホットキャリアの劣化を抑えることができる。

【０００５】特開平５−２１８０６６号公報から引用し
たオーバーラップＬＤＤ型ＭＯＳトランジスタの形成方
法を示す工程順の断面図である図２を参照すると、オー
バーラップＬＤＤ型ＭＯＳトランジスタは、まず、１〜
２×１０^１５ｃｍ^−３のホウ素がドープされたＰ型シリ
コン基板の一主表面１にホウ素をイオン注入し、１１０
０〜１２００℃の熱処理により、一主表面のホウ素の不
純物濃度を１〜５×１０^１６ｃｍ^−３に設定する。ＬＯ
ＣＯＳ法により、選択的に素子分離領域を形成し、その
後、８００〜９００℃でシリコン表面を酸化し、素子形
成領域に１０〜２０ｎｍの膜厚のゲート絶縁膜２を形成
する。３００〜４００ｎｍの膜厚のリンがドープされた
多結晶シリコンを成長し、リソグラフィーにより、ゲー
ト電極３を形成する。リンを７×１０^１２〜３×１０
^１３ｃｍ^−２のドーズ量でイオン注入し、低濃度層５を
形成する。その後、リンがドープされた１００〜２００
ｎｍの膜厚の多結晶シリコンを堆積し、全面をエッチバ
ックすることにより、ゲート電極の側面にのみ、ｎ型の
導電性を有するサイドウォール６を形成する。１〜５×
１０^１５ｃｍ^−２のヒ素をイオン注入し、高濃度層７を
形成する。その後は、層間絶縁膜として、４００〜８０
０ｎｍの膜厚のＢＰＳＧを成長し、コンタクトホールを
開孔し、配線金属を堆積される工程により、オーバーラ
ップＬＤＤ型ＭＯＳトランジスタの形成が完了する。

【０００６】

【発明が解決しようとする課題】上記の従来例では、実
際の基板−ゲート電極間容量がゲート電極３および多結
晶シリコンサイドウォール６の対基板面積に依存し、実
行チャネル長に比して極めて大きくなる。これは、ＬＤ
Ｄ部のインピーダンス低減効果を考慮しても、多段イン
バータなどの伝達遅延に与える影響が大きく、実効的な
半導体集積回路の性能改善にいたらないばかりか、近年
の微細化に伴う短チャネルデバイスにおいては、実質的
な性能低下を招く。

【０００７】

【課題を解決するための手段】本発明のＬＤＤ型ＭＯＳ
トランジスタは、半導体の一主表面上に、絶縁膜を介し
て、ゲート電極を有するＭＯＳトランジスタにおいて、
低濃度層及び高濃度層からなるドレインを有する、いわ
ゆるＬＤＤトランジスタであって、そのゲート電極の側
面に具備されるサイドウォールが低濃度層と同一の導電
型を有する多結晶シリコンであり、かつこのサイドウォ
ールがゲート電極に対し電気的に絶縁されていることを
特徴とする。

【０００８】

【発明の実施の形態】次に、本発明について図面を参照
して説明する。

【０００９】ＬＤＤ型ＭＯＳトランジスタの形成方法を
工程順に示す断面図である図１を参照すると、本発明の
第１の実施例は、まず、Ｐ型シリコン基板１の表面を熱
酸化してゲート絶縁膜２を形成し、Ｎ型多結晶シリコン
からなるゲート電極をフォト・エッチング技術を用いて
形成し、さらに熱酸化法または気相成長法によりゲート
電極の表面に絶縁膜４を形成する。その後、Ｎ型不純物
のイオン注入を行ない、ＬＤＤ領域となる低濃度層５を
形成する〔図１（ａ）〕。

【００１０】次に、不純物無添加の多結晶シリコン膜を
形成した後、この多結晶シリコンに対し異方性エッチン
グを行い、多結晶シリコンからなるサイドウォール６ａ
を形成する。〔図１（ｂ）〕。

【００１１】その後、このサイドウォールをマスクとし
たＮ型不純物のイオン注入により、ソース・ドレイン領
域となる高濃度層７を形成し、同時に多結晶シリコンか
らなるサイドウォールをＮ型多結晶シリコンサイドウォ
ール６ｂとする。これにより、ＬＤＤ構造が形成される
〔図１（ｃ）〕。

【００１２】次に、層間絶縁膜８を形成し〔図１
（ｄ）〕、これに開口し、電極９を形成し〔図１
（ｅ）〕、本実施例によるＬＤＤ型ＭＯＳトランジスタ
の形成が完了する。

【００１３】上記の実施例では、ＬＤＤ領域のサイドウ
ォールがＮ型多結晶シリコンにより形成されるため、
ＬＤＤ領域の表面ポテンシャルが、酸化膜サイドウォー
ルＬＤＤ型ＭＯＳトランジスタに比して、その仕事関数
差によって高められ、ＬＤＤ領域のインピーダンスが低
減できる。また、 Ｎ型多結晶シリコンからなるサイド
ウォールは電気的にゲート電極と絶縁されているため、
ゲートオーバーラップＬＤＤに比して基板−ゲート電極
間容量を低く押さえることができる。

【００１４】なお、上記の実施例はＰ型シリコン基板の
表面にＮチャネル型のＬＤＤ型ＭＯＳトランジスタを形
成する場合について述べたが、Ｐ型，あるいはＮ型シリ
コン基板の表面に設けられたＰウェルの表面にＮチャネ
ル型のＬＤＤ型ＭＯＳトランジスタを形成する場合にも
本実施例は適用できる。さらに、Ｎウェル，あるいはＮ
型シリコン基板の表面にＰチャネル型のＬＤＤ型ＭＯＳ
トランジスタを形成する場合にも本実施例は適用でき
る。この場合には、ゲート電極は必要に応じて、Ｐ
^＋型，もしくはＮ^＋型とすることが可能である。

【００１５】

【発明の効果】以上説明したように本発明のＬＤＤ型Ｍ
ＯＳトランジスタの形成方法は、 ＬＤＤ領域のサイド
ウォールが低濃度層と同一の導電型を有する多結晶シリ
コンにより形成されるため、 ＬＤＤ領域の表面キャリ
アがその仕事関数差によって誘起され、酸化膜サイドウ
ォールＬＤＤ型ＭＯＳトランジスタに比してＬＤＤ領域
のインピーダンスが低減できる。また、 ＬＤＤ領域の
低濃度層と同一の導電型を有する多結晶シリコンからな
るサイドウォールは電気的にゲート電極と絶縁されてい
るため、ゲートオーバーラップＬＤＤに比して基板−ゲ
ート電極間容量を低く押さえることができる。

【図面の簡単な説明】

【図１】本発明の一実施例の断面図である。

【図２】従来のゲートオーバーラップ型ＬＤＤトランジ
スタの断面図である。

【符号の説明】

１ Ｐ型シリコン基板 ２ ゲート絶縁膜 ３ ゲート電極 ４ 絶縁膜 ５ 低濃度層 ６ 多結晶シリコンサイドウォール ７ 高濃度層

Claims (2)

【特許請求の範囲】
1. 【請求項１】半導体の一主表面上に、絶縁膜を介して、
   ゲート電極を有するＭＯＳトランジスタにおいて、低濃
   度層及び高濃度層からなるドレインを有する、いわゆる
   ＬＤＤトランジスタであって、そのゲート電極の側面に
   具備されるサイドウォールが低濃度層と同一の導電型を
   有する多結晶シリコンであり、かつこのサイドウォール
   がゲート電極に対し電気的に絶縁されていることを特徴
   とするＬＤＤ型ＭＯＳトランジスタの構造。
2. 【請求項２】前記サイドウォールの形成方法が、無添加
   の多結晶シリコンからなるサイドウォールを形成してか
   ら、イオン注入により高濃度層を形成する工程において
   同時に不純物を添加する方法であることを特徴とする請
   求項１記載のＬＤＤ型ＭＯＳトランジスタの形成方法。