JPH11298756A - 速度変調信号生成回路 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、画面上の黒い縦線を必要以上に太
くさせずに速度変調補正をかけための速度変調信号生成
回路を提供する。 【解決手段】 速度変調補正信号を生成する速度変調補
正信号生成回路と、遅延回路と、加算回路と、入力信号
の＋、−符号を摘出する第１、２、３の符号摘出回路
と、ＳＷ回路と、論理回路とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画面上の黒い縦線
を必要以上に太くさせずに速度変調補正をかけることが
できることを提供するための速度変調信号生成回路に関
するものである。

【０００２】

【従来の技術】近年、速度変調信号生成回路は、大画面
のテレビ受像機においてＣＲＴの走査線速度変調信号を
つくる回路として重要視されている。

【０００３】以下、図面を参照しながら、上述した従来
の速度変調信号生成回路の一例について説明を行う。

【０００４】図４は、特公平７−１１８７８０号公報で
提案されている速度変調信号生成回路のブロック構成図
を示すものである。図４のブロック構成図において、符
号１１はコントラスト回路、１２は２次微分波形作成回
路、１３は利得制御回路、１４は加算回路、１６は１次
微分波形作成回路、１７は利得制御回路、１８は増幅回
路、１９は振幅検出回路、２０は電気的輪郭補償回路、
２１は走査線速度変調回路、２２は周波数検出回路、２
３は制御信号作成回路、５は映像増幅回路、７は補助偏
向ヨーク、８はＣＲＴである。

【０００５】以上のように構成された速度変調信号生成
回路について、以下その動作について説明する。まず、
図５は従来の速度変調信号生成回路の動作説明図であ
る。図５（ａ）は入力された輝度信号であり、その信号
はコントラスト回路１１に供給され、ＣＲＴ８に加わる
映像信号電圧の振幅を制御している。コントラスト回路
１１からの信号は２次微分波形作成回路１２、１次微分
波形作成回路１６と周波数検出回路２２と振幅検出回路
１９に供給される。２次微分波形作成回路１２では図５
（ｂ）に示すように入力映像信号の２次微分信号を作成
している。

【０００６】１次微分波形作成回路１６では図５（ｃ）
に示すように入力映像信号の１次微分信号を作成してい
る。２次微分波形作成回路１２から２次微分信号の利得
制御回路１３に、１次微分波形作成回路１６から利得制
御回路１７に供給される。周波数検出回路２２では映像
信号の周波数を検出し、この抽出された信号を例えば最
大値及び最小値検出を行うことにより、最大値検出時は
図５（ｆ）の実線に示す電圧が得られ、最小値検出次は
図５（ｆ）の一点鎖線に示す電圧が得られる。振幅検出
回路１９では映像信号の振幅を検出する。例えば、図５
（ａ）に示す映像信号の振幅を比較電位Ｖ１と比較して
検出している。

【０００７】従って、振幅検出回路１９からは図５
（ｄ）、（ｅ）の実線に示す検出信号が出力される。前
記振幅検出回路１９と周波数検出回路２２から検出信号
は制御信号作成回路２３に供給され、利得制御を行うた
めの制御信号を生成している。制御信号作成回路２３で
は、前記周波数検出回路２２からの周波数帯域情報と前
記振幅検出回路１９からの振幅情報とをふまえて重みず
けをおこない、図５（ｇ）に示すような制御信号が出力
される。この信号にて１次微分信号の利得制御を行うた
め、走査線速度変調信号は図５（ｈ）の様に利得制御さ
れた信号になる。

【０００８】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、次のような問題点を有している。走査線
速度変調信号の出力は図５（ｈ）に示すように利得制御
されるだけであって、補正される範囲は変化しない。よ
って図５（ａ）に示すような黒側に振幅を有する信号の
場合、画面上では黒線の幅が必要以上に太くなってしま
い、不自然な画面になってしまう。

【０００９】

【課題を解決するための手段】上記問題点を解決するた
めに本発明の速度変調信号生成回路は、入力された輝度
信号から速度変調補正信号を生成する速度変調補正信号
生成回路と、前記速度変調補正信号生成回路からの出力
信号を遅延させる遅延回路と、前記速度変調補正信号生
成回路の出力信号を入力とする加算回路と、前記遅延回
路の出力信号の＋、−符号を摘出する第１の符号摘出回
路と、前記加算回路の出力信号の＋、−符号を摘出する
第２の符号摘出回路と、前記速度変調補正信号生成回路
の出力信号の＋、−符号を摘出する第３の符号摘出回路
と、前記速度変調補正信号生成回路の出力信号と前記遅
延回路の出力信号とＤＣ電圧とを切り替えるＳＷ回路
と、前記第１の符号摘出回路の出力信号と前記第２の符
号摘出回路の出力信号と前記第３の符号摘出回路の出力
信号とを入力とし論理演算を行う論理回路という構成を
備えたものである。

【００１０】

【発明の実施の形態】本発明の請求項１に記載の発明は
画面上の黒い縦線を必要以上に太くさせずに速度変調補
正をかけることができるという効果を特徴とする速度変
調信号生成回路であり、速度変調補正される範囲を変化
させるという作用を有する。

【００１１】本発明の請求項２に記載の発明は入力され
た輝度信号から速度変調補正信号を生成する速度変調補
正信号生成回路と、前記速度変調補正信号生成回路から
の出力信号を遅延させる遅延回路と、前記速度変調補正
信号生成回路の出力信号を入力とする加算回路と、前記
遅延回路の出力信号の＋、−符号を摘出する第１の符号
摘出回路と、前記加算回路の出力信号の＋、−符号を摘
出する第２の符号摘出回路と、前記速度変調補正信号生
成回路の出力信号の＋、−符号を摘出する第３の符号摘
出回路と、前記速度変調補正信号生成回路の出力信号と
前記遅延回路の出力信号とＤＣ電圧とを切り替えるＳＷ
回路と、前記第１の符号摘出回路の出力信号と前記第２
の符号摘出回路の出力信号と前記第３の符号摘出回路の
出力信号とを入力とし論理演算を行う論理回路とを備え
画面上の黒い縦線を必要以上に太くさせずに速度変調補
正をかけることができるという効果を特徴とする速度変
調信号生成回路であり、速度変調補正される範囲を変化
させるという作用を有する。

【００１２】本発明の請求項３に記載の発明は入力され
た輝度信号から速度変調補正信号を生成する速度変調補
正信号生成回路と、前記速度変調補正信号生成回路から
の出力信号を遅延させる遅延回路と、前記速度変調補正
信号生成回路の出力信号を入力とする加算回路と、前記
遅延回路の出力信号の＋、−符号を摘出する第１の符号
摘出回路と、前記加算回路の出力信号の＋、−符号を摘
出する第２の符号摘出回路と、前記速度変調補正信号生
成回路の出力信号の＋、−符号を摘出する第３の符号摘
出回路と、前記速度変調補正信号生成回路の出力信号と
前記遅延回路の出力信号とを切り替える第１のＳＷ回路
と、前記第１の符号摘出回路の反転出力信号と前記第２
の符号摘出回路の出力信号と前記第３の符号摘出回路の
出力信号とを入力としＡＮＤ論理演算を行う第１のＡＮ
Ｄ回路と、前記第１の符号摘出回路の出力信号と前記第
２の符号摘出回路の反転出力信号と前記第３の符号摘出
回路の出力信号とを入力としＡＮＤ論理演算を行う第２
のＡＮＤ回路と前記第１、２のＡＮＤ回路の出力信号を
入力としＮＯＲ論理演算を行うＮＯＲ回路と、前記第１
のＳＷ回路の出力信号とＤＣ電圧とを切り替える第２の
ＳＷ回路とを備え画面上の黒い縦線を必要以上に太くさ
せずに速度変調補正をかけることができるという効果を
特徴とする速度変調信号生成回路であり、速度変調補正
される範囲を変化させるという作用を有する。

【００１３】以下、本発明の実施の形態について、図面
を参照しながら説明する。 （実施の形態１）図１は本発明の第１の実施例における
速度変調信号生成回路のブロック構成図を示すものであ
る。図１において、符号１０１は入力された輝度信号か
ら速度変調補正信号を生成する速度変調補正信号生成回
路、１０２は速度変調補正信号生成回路１０１からの出
力信号を遅延させる遅延回路、１０３は速度変調補正信
号生成回路１０１の出力信号を入力とする加算回路、１
０４は遅延回路１０２の出力信号の＋、−符号を摘出す
る符号摘出回路、１０５は加算回路１０３の出力信号の
＋、−符号を摘出する符号摘出回路、１０６は速度変調
補正信号生成回路１０１の出力信号の＋、−符号を摘出
する符号摘出回路、１０７は速度変調補正信号生成回路
１０１の出力信号と遅延回路１０３の出力信号とＤＣ電
圧とを切り替えるＳＷ回路、１０８は符号摘出回路１０
４、１０５、１０６の出力信号を入力としＳＷ回路１０
７を制御するための信号を出力する論理回路、１０９は
輝度入力信号、１１０は速度変調補正出力信号である。

【００１４】以上のように構成された速度変調信号生成
回路について、以下、図１及び図３を用いてその動作を
説明する。まず、図３は本発明の第１、２の実施例にお
ける動作の説明を示すものであって、図３（ａ）は輝度
入力信号であり、白映像信号の中に黒映像信号が存在す
る状態を示している。輝度信号１０９を速度変調補正信
号生成回路１０１に入力すると図３（ｂ）に示す１次微
分信号が出力される。その信号を遅延回路１０２に入力
した時の出力信号が図３（ｂ）点線に示してある。

【００１５】速度変調補正信号生成回路１０１の出力信
号と遅延回路１０２の出力信号とを加算回路１０３に入
力した後の出力信号が図３（ｃ）に示してある。符号摘
出回路１０４、１０５、１０６は入力された信号の符
号、すなわち平均ＤＣレベルよりも低いときは「Ｈ」を
出力し、ＤＣレベルと同じかそれよりも高いときには
「Ｌ」を出力する回路であり、図３（ａ）を入力したと
きの場合をみると、符号摘出回路１０４の出力波形が図
３（ｅ）、符号摘出回路１０５の出力波形が図３
（ｆ）、符号摘出回路１０６の出力波形が図３（ｄ）と
なる。

【００１６】これらの信号を論理回路１０８に入力し、
例えば符号摘出回路１０４、１０５、１０６（図３
（ｅ）、（ｆ）、（ｄ））がすべて「Ｈ」の時はＳＷ回
路１０７は遅延回路１０２の信号を出力し、符号摘出回
路１０４、１０５、１０６の出力信号が「Ｌ、Ｈ、Ｈ」
または「Ｌ、Ｌ、Ｈ」の時はＳＷ回路１０７はＤＣ電圧
を出力し、それ以外の時にはＳＷ回路１０７は速度補正
信号生成回路１０１の信号を出力するようにする。こう
することによりＳＷ回路１０７の速度変調補正出力信号
１１０は図３（ｇ）のように、補正信号の幅が狭くなる
ことがわかる。これは画面上でいうと黒側の補正範囲が
狭くなる、つまり必要以上に黒線が太くなることを防い
でいることを意味する。

【００１７】以上のように本実施例によれば、黒側の速
度変調補正範囲を狭くする回路を設けることにより、画
面上の黒い縦線を必要以上に太くせずに速度変調補正を
かけることができる。

【００１８】（実施の形態２）図２は本発明の第２の実
施例における速度変調信号生成回路のブロック構成図を
示すものである。図２において、符号２０１は入力され
た輝度信号から速度変調補正信号を生成する速度変調補
正信号生成回路、２０２は速度変調補正信号生成回路２
０１からの出力信号を遅延させる遅延回路、２０３は速
度変調補正信号生成回路２０１の出力信号を入力とする
加算回路、２０４は遅延回路２０２の出力信号の＋、−
符号を摘出する符号摘出回路、２０５は加算回路２０３
の出力信号の＋、−符号を摘出する符号摘出回路、２０
６は速度変調補正信号生成回路２０１の出力信号の＋、
−符号を摘出する符号摘出回路、２０７は速度変調補正
信号生成回路２０１の出力信号と遅延回路２０２の出力
信号とを切り替えるＳＷ回路、２０８は符号摘出回路２
０４の反転出力信号と符号摘出回路２０５の出力信号と
符号摘出回路２０６の出力信号とを入力としＡＮＤ論理
演算を行うＡＮＤ回路、２０９は符号摘出回路２０４の
反転出力信号と符号摘出回路２０５の反転出力信号と符
号摘出回路２０６の出力信号とを入力としＡＮＤ論理演
算を行うＡＮＤ回路、２１０はＡＮＤ回路２０８、２０
９の出力信号を入力としＮＯＲ論理演算を行うＮＯＲ回
路、２１１はＳＷ回路２０７の出力信号とＤＣ電圧とを
切り替えるＳＷ回路、２１２は輝度入力信号、２１３は
速度変調補正出力信号である。

【００１９】以上のように構成された速度変調信号生成
回路について、以下、図２及び図３を用いてその動作を
説明する。まず、図３は本発明の第１、２の実施例にお
ける動作の説明を示すものであって、図３（ａ）は輝度
入力信号であり、白映像信号の中に黒映像信号が存在す
る状態を示している。輝度信号２１２を速度変調補正信
号生成回路２０１に入力すると図３（ｂ）に示す１次微
分信号が出力される。その信号を遅延回路２０２に入力
した時の出力信号が図３（ｂ）点線に示してある。

【００２０】速度変調補正信号生成回路２０１の出力信
号と遅延回路２０２の出力信号とを加算回路２０３に入
力した後の出力信号が図３（ｃ）に示してある。符号摘
出回路２０４、２０５、２０６は入力された信号の符
号、すなわち平均ＤＣレベルよりも低いときは「Ｈ」を
出力し、ＤＣレベルと同じかそれよりも高いときには
「Ｌ」を出力する回路であり、図３（ａ）を入力したと
きの場合をみると、符号摘出回路２０４の出力波形が図
３（ｅ）、符号摘出回路２０５の出力波形が図３
（ｆ）、符号摘出回路２０６の出力波形が図３（ｄ）と
なる。

【００２１】次に、符号摘出回路２０５の出力信号が
「Ｌ」のときはＳＷ回路２０７の出力を速度変調補正信
号生成回路側に、符号摘出回路２０５の出力信号が
「Ｈ」のときはＳＷ回路２０７の出力を遅延回路２０２
側にする。また、符号摘出回路２０４、２０５、２０６
（図３（ｅ）、（ｆ）、（ｄ））が「Ｌ、Ｈ、Ｈ」また
は「Ｌ、Ｌ、Ｈ」の時はＡＮＤ回路２０８、２０９及び
ＮＯＲ回路２１０によってＳＷ回路２１１をＤＣ電圧側
にし、それ以外の時はＳＷ回路２０７側にする。こうす
ることによりＳＷ回路２１１からの速度変調補正出力信
号２１３は図３（ｇ）のように、補正信号の幅が狭くな
ることがわかる。これは画面上でいうと黒側の補正範囲
が狭くなる、つまり必要以上に黒線が太くなることを防
いでいることを意味する。

【００２２】以上のように本実施例によれば、黒側の速
度変調補正範囲を狭くする回路を設けることにより、画
面上の黒い縦線を必要以上に太くせずに速度変調補正を
かけることができる。

【００２３】

【発明の効果】以上のように本発明は、速度変調補正信
号を生成する速度変調補正信号生成回路と、遅延回路
と、加算回路と、入力信号の＋、−符号を摘出する第
１、２、３の符号摘出回路と、ＳＷ回路と、論理回路と
をを設けることにより、画面上の黒い縦線を必要以上に
太くさせずに速度変調補正をかけることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における速度変調信号生
成回路のブロック構成図

【図２】本発明の第２の実施例における速度変調信号生
成回路のブロック構成図

【図３】本発明の第１、２の実施例における速度変調信
号生成回路の動作説明図

【図４】従来の速度変調信号生成回路のブロック構成図

【図５】従来の速度変調信号生成回路の動作説明図

【符号の説明】

１０１ 速度変調補正信号生成回路 １０２ 遅延回路 １０３ 加算回路 １０４ 符号摘出回路 １０５ 符号摘出回路 １０６ 符号摘出回路 １０７ ＳＷ回路 １０８ 論理回路 １０９ 輝度入力信号 １１０ 速度変調補正出力信号

Claims (3)

【特許請求の範囲】
1. 【請求項１】 画面上の黒い縦線を必要以上に太くさせ
   ずに速度変調補正をかけることを特徴とする速度変調信
   号生成回路。
2. 【請求項２】 入力された輝度信号から速度変調補正信
   号を生成する速度変調補正信号生成回路と、前記速度変
   調補正信号生成回路からの出力信号を遅延させる遅延回
   路と、前記速度変調補正信号生成回路の出力信号を入力
   とする加算回路と、前記遅延回路の出力信号の＋、−符
   号を摘出する第１の符号摘出回路と、前記加算回路の出
   力信号の＋、−符号を摘出する第２の符号摘出回路と、
   前記速度変調補正信号生成回路の出力信号の＋、−符号
   を摘出する第３の符号摘出回路と、前記速度変調補正信
   号生成回路の出力信号と前記遅延回路の出力信号とＤＣ
   電圧とを切り替えるＳＷ回路と、前記第１の符号摘出回
   路の出力信号と前記第２の符号摘出回路の出力信号と前
   記第３の符号摘出回路の出力信号とを入力とし論理演算
   を行う論理回路とを備え画面上の黒い縦線を必要以上に
   太くさせずに速度変調補正をかけることを特徴とする速
   度変調信号生成回路。
3. 【請求項３】 入力された輝度信号から速度変調補正信
   号を生成する速度変調補正信号生成回路と、前記速度変
   調補正信号生成回路からの出力信号を遅延させる遅延回
   路と、前記速度変調補正信号生成回路の出力信号を入力
   とする加算回路と、前記遅延回路の出力信号の＋、−符
   号を摘出する第１の符号摘出回路と、前記加算回路の出
   力信号の＋、−符号を摘出する第２の符号摘出回路と、
   前記速度変調補正信号生成回路の出力信号の＋、−符号
   を摘出する第３の符号摘出回路と、前記速度変調補正信
   号生成回路の出力信号と前記遅延回路の出力信号とを切
   り替える第１のＳＷ回路と、前記第１の符号摘出回路の
   反転出力信号と前記第２の符号摘出回路の出力信号と前
   記第３の符号摘出回路の出力信号とを入力としＡＮＤ論
   理演算を行う第１のＡＮＤ回路と、前記第１の符号摘出
   回路の反転出力信号と前記第２の符号摘出回路の反転出
   力信号と前記第３の符号摘出回路の出力信号とを入力と
   しＡＮＤ論理演算を行う第２のＡＮＤ回路と前記第１、
   ２のＡＮＤ回路の出力信号を入力としＮＯＲ論理演算を
   行うＮＯＲ回路と、前記第１のＳＷ回路の出力信号とＤ
   Ｃ電圧とを切り替える第２のＳＷ回路とを備え画面上の
   黒い縦線を必要以上に太くさせずに速度変調補正をかけ
   ることを特徴とする速度変調信号生成回路。