JPH11304537A - エンコーダ装置及びエンコーダ信号出力方法 - Google Patents
エンコーダ装置及びエンコーダ信号出力方法Info
- Publication number
- JPH11304537A JPH11304537A JP11724098A JP11724098A JPH11304537A JP H11304537 A JPH11304537 A JP H11304537A JP 11724098 A JP11724098 A JP 11724098A JP 11724098 A JP11724098 A JP 11724098A JP H11304537 A JPH11304537 A JP H11304537A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- encoder
- ram
- data
- encoder signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 従来のエンコーダ装置においては、エンコー
ダ回路に接続されたＲＯＭを用いてデータの書き換え及
び読み込みを行っていたため、外部への読み込み時のア
クセス速度が遅く、迅速な読み込みが不可能であった。 【解決手段】 本発明によるエンコーダ装置及びエンコ
ーダ信号出力方法は、エンコーダ信号(1a)を処理するエ
ンコーダ回路(2)に書き換え可能なＲＯＭ(3)を接続し、
このＲＯＭ(3)にＲＡＭ(4)を接続すると共に、ＲＡＭ
(4)に送受信回路(5)を含むライン(6)が接続され、ＲＯ
Ｍ(3)のデータをＲＡＭ(4)に置き換え、ライン(6)を介
して外部からＲＡＭ(4)内のデータを読み込むようにし
た構成である。
ダ回路に接続されたＲＯＭを用いてデータの書き換え及
び読み込みを行っていたため、外部への読み込み時のア
クセス速度が遅く、迅速な読み込みが不可能であった。 【解決手段】 本発明によるエンコーダ装置及びエンコ
ーダ信号出力方法は、エンコーダ信号(1a)を処理するエ
ンコーダ回路(2)に書き換え可能なＲＯＭ(3)を接続し、
このＲＯＭ(3)にＲＡＭ(4)を接続すると共に、ＲＡＭ
(4)に送受信回路(5)を含むライン(6)が接続され、ＲＯ
Ｍ(3)のデータをＲＡＭ(4)に置き換え、ライン(6)を介
して外部からＲＡＭ(4)内のデータを読み込むようにし
た構成である。
Description
【０００１】
【発明の属する技術分野】本発明は、エンコーダ装置及
びエンコーダ信号出力方法に関し、特に、エンコーダ信
号のデータを格納する書き換え可能なＲＯＭにアクセス
タイムの速いＲＡＭを接続し、ＲＯＭのデータをＲＡＭ
を介して迅速に外部に読み込むための新規な改良に関す
る。
びエンコーダ信号出力方法に関し、特に、エンコーダ信
号のデータを格納する書き換え可能なＲＯＭにアクセス
タイムの速いＲＡＭを接続し、ＲＯＭのデータをＲＡＭ
を介して迅速に外部に読み込むための新規な改良に関す
る。
【０００２】
【従来の技術】最近提案されたエンコーダ装置として
は、エンコーダ装置内に設けた電気的に書き換え可能な
ＲＯＭを用い、このＲＯＭに格納したエンコーダ信号等
のデータを外部からラインを介して指令信号を送信する
ことにより外部へ読み込みを行っていた。
は、エンコーダ装置内に設けた電気的に書き換え可能な
ＲＯＭを用い、このＲＯＭに格納したエンコーダ信号等
のデータを外部からラインを介して指令信号を送信する
ことにより外部へ読み込みを行っていた。
【０００３】
【発明が解決しようとする課題】従来のエンコーダ装置
は、以上のように構成されていたため、次のような課題
が存在していた。すなわち、ＲＯＭを介してエンコーダ
信号等のデータを読み込むと、ＲＯＭのアクセスタイム
が遅いためにエンコーダ信号の出力に時間がかかり、ロ
ボット等の制御に制御遅れが発生することがあった。
は、以上のように構成されていたため、次のような課題
が存在していた。すなわち、ＲＯＭを介してエンコーダ
信号等のデータを読み込むと、ＲＯＭのアクセスタイム
が遅いためにエンコーダ信号の出力に時間がかかり、ロ
ボット等の制御に制御遅れが発生することがあった。
【０００４】本発明は、以上のような課題を解決するた
めになされたもので、特に、エンコーダ信号のデータを
格納する書き換え可能なＲＯＭにアクセスタイムの速い
ＲＡＭを接続し、ＲＯＭのデータをＲＡＭを介して迅速
に外部に読み込むようにしたエンコーダ装置及びエンコ
ーダ信号出力方法を提供することを目的とする。
めになされたもので、特に、エンコーダ信号のデータを
格納する書き換え可能なＲＯＭにアクセスタイムの速い
ＲＡＭを接続し、ＲＯＭのデータをＲＡＭを介して迅速
に外部に読み込むようにしたエンコーダ装置及びエンコ
ーダ信号出力方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明によるエンコーダ
装置は、角度情報を示すエンコーダ信号を処理するエン
コーダ回路に、電気的に書き換え可能なＲＯＭを接続
し、前記ＲＯＭにＲＡＭを接続すると共に、前記ＲＡＭ
に送受信回路を含むラインが接続され、前記ＲＯＭのデ
ータを前記ＲＡＭに置き換え、前記ラインを介して外部
から前記ＲＡＭ内のデータを読み込むようにした構成で
あり、また、角度情報を示すエンコーダ信号を処理する
エンコーダ回路に、電気的に書き換え可能なＲＯＭを接
続し、前記ＲＯＭに送受信回路を含むラインがＲＡＭを
介して接続され、前記ＲＯＭのデータを前記ＲＡＭを介
して前記ラインから外部に読み込む方法であり、また、
電源投入時に前記ＲＯＭのデータを前記ＲＡＭに置き換
える方法であり、また、前記ラインを介して外部から送
信された指令信号により前記ＲＯＭのデータを前記ＲＡ
Ｍへ置き換える方法であり、また、前記ＲＯＭに内蔵さ
れたデータのうち、特定のアドレスのデータのみ前記Ｒ
ＯＭから前記ＲＡＭへ置き換える方法であり、さらに、
前記ＲＯＭに内蔵されたデータのうち、全てのアドレス
のデータを前記ＲＯＭから前記ＲＡＭへ置き換える方法
である。
装置は、角度情報を示すエンコーダ信号を処理するエン
コーダ回路に、電気的に書き換え可能なＲＯＭを接続
し、前記ＲＯＭにＲＡＭを接続すると共に、前記ＲＡＭ
に送受信回路を含むラインが接続され、前記ＲＯＭのデ
ータを前記ＲＡＭに置き換え、前記ラインを介して外部
から前記ＲＡＭ内のデータを読み込むようにした構成で
あり、また、角度情報を示すエンコーダ信号を処理する
エンコーダ回路に、電気的に書き換え可能なＲＯＭを接
続し、前記ＲＯＭに送受信回路を含むラインがＲＡＭを
介して接続され、前記ＲＯＭのデータを前記ＲＡＭを介
して前記ラインから外部に読み込む方法であり、また、
電源投入時に前記ＲＯＭのデータを前記ＲＡＭに置き換
える方法であり、また、前記ラインを介して外部から送
信された指令信号により前記ＲＯＭのデータを前記ＲＡ
Ｍへ置き換える方法であり、また、前記ＲＯＭに内蔵さ
れたデータのうち、特定のアドレスのデータのみ前記Ｒ
ＯＭから前記ＲＡＭへ置き換える方法であり、さらに、
前記ＲＯＭに内蔵されたデータのうち、全てのアドレス
のデータを前記ＲＯＭから前記ＲＡＭへ置き換える方法
である。
【０００６】
【発明の実施の形態】以下、図面と共に本発明によるエ
ンコーダ装置及びエンコーダ信号出力方法の好適な実施
の形態について説明する。図１において符号１で示され
るものは光学式又は磁気式の周知の機械式エンコーダで
あり、このエンコーダ１の検出部（図示せず）から出力
される角度情報（回転数及び１回転内の角度を示す）よ
りなるエンコーダ信号１ａは、このエンコーダ信号１ａ
を処理するためのＣＰＵを内蔵したエンコーダ回路２に
入力されている。
ンコーダ装置及びエンコーダ信号出力方法の好適な実施
の形態について説明する。図１において符号１で示され
るものは光学式又は磁気式の周知の機械式エンコーダで
あり、このエンコーダ１の検出部（図示せず）から出力
される角度情報（回転数及び１回転内の角度を示す）よ
りなるエンコーダ信号１ａは、このエンコーダ信号１ａ
を処理するためのＣＰＵを内蔵したエンコーダ回路２に
入力されている。
【０００７】前記エンコーダ回路２は、電気的に書き換
えが可能な周知のＲＯＭ３に接続され、このＲＯＭ３
は、エンコーダ装置１０の分解能や通信方法等の諸性能
の設定データ及びエンコーダ信号１ａのデータを記憶
（格納）するように構成されている。このＲＯＭ３に
は、周知のＲＡＭ４が接続されると共に、このＲＡＭ４
には送受信回路５を有するライン６が接続されており、
このライン６を介して外部からＲＡＭ４を経てＲＯＭ３
の前記データの書き換え及び読み込みを行うことができ
るように構成されている。
えが可能な周知のＲＯＭ３に接続され、このＲＯＭ３
は、エンコーダ装置１０の分解能や通信方法等の諸性能
の設定データ及びエンコーダ信号１ａのデータを記憶
（格納）するように構成されている。このＲＯＭ３に
は、周知のＲＡＭ４が接続されると共に、このＲＡＭ４
には送受信回路５を有するライン６が接続されており、
このライン６を介して外部からＲＡＭ４を経てＲＯＭ３
の前記データの書き換え及び読み込みを行うことができ
るように構成されている。
【０００８】次に、動作について述べる。まず、電源投
入時に、図示しない前記ＣＰＵによるプログラムにより
ＲＯＭ３のデータをＲＡＭ４に置き換えてライン６を介
して外部に送信する。また、他の方法として、ライン６
を介して外部から送信された指令信号（図示せず）によ
り前記ＲＯＭのデータをＲＡＭ４へ置き換えて外部へ送
信する。また、ＲＯＭ３に格納されたデータのうち、特
定のアドレスのデータのみを前記プログラムによってＲ
ＯＭ３からＲＡＭ４に置き換えることができる。さら
に、ＲＯＭ３に格納されたデータのうち、全てのアドレ
スのデータをＲＯＭ３からＲＡＭ４へ置き換えることが
できる。
入時に、図示しない前記ＣＰＵによるプログラムにより
ＲＯＭ３のデータをＲＡＭ４に置き換えてライン６を介
して外部に送信する。また、他の方法として、ライン６
を介して外部から送信された指令信号（図示せず）によ
り前記ＲＯＭのデータをＲＡＭ４へ置き換えて外部へ送
信する。また、ＲＯＭ３に格納されたデータのうち、特
定のアドレスのデータのみを前記プログラムによってＲ
ＯＭ３からＲＡＭ４に置き換えることができる。さら
に、ＲＯＭ３に格納されたデータのうち、全てのアドレ
スのデータをＲＯＭ３からＲＡＭ４へ置き換えることが
できる。
【０００９】
【発明の効果】本発明によるエンコーダ装置及びエンコ
ーダ信号出力方法は、以上のように構成されているた
め、次のような効果を得ることができる。すなわち、Ｒ
ＯＭに格納したデータをＲＡＭを介して外部に送信する
ことができるためＲＯＭから読み込むよりもＲＡＭから
高速で読み込むことにより、読み込み速度を迅速化する
ことができる。
ーダ信号出力方法は、以上のように構成されているた
め、次のような効果を得ることができる。すなわち、Ｒ
ＯＭに格納したデータをＲＡＭを介して外部に送信する
ことができるためＲＯＭから読み込むよりもＲＡＭから
高速で読み込むことにより、読み込み速度を迅速化する
ことができる。
【図１】本発明によるエンコーダ装置及びエンコーダ信
号出力方法を示す構成図である。
号出力方法を示す構成図である。
１ エンコーダ １ａ エンコーダ信号 ２ エンコーダ回路 ３ ＲＯＭ ４ ＲＡＭ ５ 送受信回路 ６ ライン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田村 健一 長野県飯田市大休1879番地 多摩川精機株 式会社内
Claims (6)
- 【請求項１】 角度情報を示すエンコーダ信号(1a)を処
理するエンコーダ回路(2)に、電気的に書き換え可能な
ＲＯＭ(3)を接続し、前記ＲＯＭ(3)にＲＡＭ(4)を接続
すると共に、前記ＲＡＭ(4)に送受信回路(5)を含むライ
ン(6)が接続され、前記ＲＯＭ(3)のデータを前記ＲＡＭ
(4)に置き換え、前記ライン(6)を介して外部から前記Ｒ
ＡＭ(4)内のデータを読み込むように構成したことを特
徴とするエンコーダ装置。 - 【請求項２】 角度情報を示すエンコーダ信号(1a)を処
理するエンコーダ回路(2)に、電気的に書き換え可能な
ＲＯＭ(3)を接続し、前記ＲＯＭ(3)に送受信回路(5)を
含むライン(6)がＲＡＭ(4)を介して接続され、前記ＲＯ
Ｍ(3)のデータを前記ＲＡＭ(4)を介して前記ライン(6)
から外部に読み込むことを特徴とするエンコーダ信号出
力方法。 - 【請求項３】 電源投入時に前記ＲＯＭ(3)のデータを
前記ＲＡＭ(4)に置き換えることを特徴とする請求項２
記載のエンコーダ信号出力方法。 - 【請求項４】 前記ライン(6)を介して外部から送信さ
れた指令信号により前記ＲＯＭ(3)のデータを前記ＲＡ
Ｍ(4)へ置き換えることを特徴とする請求項２記載のエ
ンコーダ信号出力方法。 - 【請求項５】 前記ＲＯＭ(3)に内蔵されたデータのう
ち、特定のアドレスのデータのみ前記ＲＯＭ(3)から前
記ＲＡＭ(4)へ置き換えることを特徴とする請求項２記
載のエンコーダ信号出力方法。 - 【請求項６】 前記ＲＯＭ(3)に内蔵されたデータのう
ち、全てのアドレスのデータを前記ＲＯＭ(3)から前記
ＲＡＭ(4)へ置き換えることを特徴とする請求項２記載
のエンコーダ信号出力方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11724098A JPH11304537A (ja) | 1998-04-27 | 1998-04-27 | エンコーダ装置及びエンコーダ信号出力方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11724098A JPH11304537A (ja) | 1998-04-27 | 1998-04-27 | エンコーダ装置及びエンコーダ信号出力方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11304537A true JPH11304537A (ja) | 1999-11-05 |
Family
ID=14706866
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11724098A Pending JPH11304537A (ja) | 1998-04-27 | 1998-04-27 | エンコーダ装置及びエンコーダ信号出力方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11304537A (ja) |
-
1998
- 1998-04-27 JP JP11724098A patent/JPH11304537A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3313007B2 (ja) | マイクロコンピュータ | |
| CA2230693A1 (en) | Vehicle diagnosing apparatus | |
| US11409679B2 (en) | System component and use of a system component | |
| EP1733308B1 (en) | Intelligent pci bridging consisting of prefetching all data prior to sending data to requesting service | |
| KR930008622A (ko) | 중앙처리장치(cpu)에 대해 데이타를 페치하여 cpu유휴시간을 더욱 감소기키기 위한 방법 및 캐쉬 메모리 제어기 | |
| JPH11304537A (ja) | エンコーダ装置及びエンコーダ信号出力方法 | |
| CN112653722A (zh) | 转换装置、转换方法、以及存储介质 | |
| JPH11304536A (ja) | エンコーダ装置 | |
| JP2945900B1 (ja) | モータ付エンコーダ | |
| JP2004521412A (ja) | 通信バスに接続され、それぞれの機能によってアドレス指定される複数のプロセッサユニットを含む並列コンピュータアーキテクチャ | |
| JP3768561B2 (ja) | 多重プロセッサシステム | |
| JPH11304535A (ja) | エンコーダ装置 | |
| JP2005228055A (ja) | メモリ制御用ｉｃ | |
| US6738389B1 (en) | Circuit and method for performing partial parallel data transfer in a communications system | |
| JP3190861B2 (ja) | 疑似ｎキーロールオーバキーボード入力装置と処理方法 | |
| JPS62285126A (ja) | 画面出力方式 | |
| JPH11353883A (ja) | エンコーダメモリアクセス方法 | |
| KR100496479B1 (ko) | 어드레스 신호 디코딩 회로 | |
| JP3514587B2 (ja) | Ｆｉｆｏを内蔵する通信制御装置 | |
| JP2853607B2 (ja) | ジョブ間通信システム | |
| US20030120850A1 (en) | Bus segment decoder | |
| JPH035620B2 (ja) | ||
| KR19990038069U (ko) | 메모리가변방식의 디엠에이 콘트롤러 | |
| JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
| JP3040828U (ja) | Ｒｏｍを実装したボードコンピュータ |