JPH11306040A - エミュレータのトレース装置 - Google Patents
エミュレータのトレース装置Info
- Publication number
- JPH11306040A JPH11306040A JP10110981A JP11098198A JPH11306040A JP H11306040 A JPH11306040 A JP H11306040A JP 10110981 A JP10110981 A JP 10110981A JP 11098198 A JP11098198 A JP 11098198A JP H11306040 A JPH11306040 A JP H11306040A
- Authority
- JP
- Japan
- Prior art keywords
- trace
- emulator
- data
- output
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 エミュレータのトレース装置において、端子
数の増加やメモリ容量の増大を招くことなしに、必要な
トレース情報をすべてサポートできるようにする。 【解決手段】 エミュレータＩ／Ｆデバイス１２内に、
トレースデータを選択的に出力するセレクタ１４を設
け、ユーザが指定したトレースデータのみをトレースメ
モリ１３ａに格納するようにした。
数の増加やメモリ容量の増大を招くことなしに、必要な
トレース情報をすべてサポートできるようにする。 【解決手段】 エミュレータＩ／Ｆデバイス１２内に、
トレースデータを選択的に出力するセレクタ１４を設
け、ユーザが指定したトレースデータのみをトレースメ
モリ１３ａに格納するようにした。
Description
【０００１】
【発明の属する技術分野】この発明は、マイクロコンピ
ュータ（以下、マイコン）の開発支援装置（エミュレー
タ）に関し、とくにエミュレータのトレース装置に関す
る。
ュータ（以下、マイコン）の開発支援装置（エミュレー
タ）に関し、とくにエミュレータのトレース装置に関す
る。
【０００２】
【従来の技術】マイコンの開発支援装置として用いられ
ているエミュレータは、対象となるプログラムをターゲ
ットＣＰＵ上で実行させ、その実行軌跡を追うことによ
りプログラム動作を検証する装置である。このエミュレ
ータには、プログラムの実行軌跡を記憶したり、表示さ
せたりするトレース機能、プログラムがユーザの設定条
件に一致したときにプログラムの実行を停止したりする
ブレーク機能などが用意されている。
ているエミュレータは、対象となるプログラムをターゲ
ットＣＰＵ上で実行させ、その実行軌跡を追うことによ
りプログラム動作を検証する装置である。このエミュレ
ータには、プログラムの実行軌跡を記憶したり、表示さ
せたりするトレース機能、プログラムがユーザの設定条
件に一致したときにプログラムの実行を停止したりする
ブレーク機能などが用意されている。
【０００３】図８は、従来例のエミュレータにおけるト
レース装置の構成を示すブロック図である。図８におい
て、１はマイクロプログラムを実行するターゲットＣＰ
Ｕとしてのマイクロコンピュータ（以下、マイコン）、
２はエミュレータＩ／Ｆデバイス、３はエミュレーショ
ンの結果を格納するための複数のトレースメモリであ
る。このうち、エミュレータＩ／Ｆデバイス２、トレー
スメモリ３はトレース装置１０を構成している。
レース装置の構成を示すブロック図である。図８におい
て、１はマイクロプログラムを実行するターゲットＣＰ
Ｕとしてのマイクロコンピュータ（以下、マイコン）、
２はエミュレータＩ／Ｆデバイス、３はエミュレーショ
ンの結果を格納するための複数のトレースメモリであ
る。このうち、エミュレータＩ／Ｆデバイス２、トレー
スメモリ３はトレース装置１０を構成している。
【０００４】図８において、マイコン１でマイクロプロ
グラムを実行すると、その処理の結果として得られた端
子情報や内部情報などのトレース情報はエミュレータＩ
／Ｆデバイス２を介してトレースメモリ３へ格納され
る。前記エミュレータＩ／Ｆデバイス２には、それぞれ
のトレースメモリと１対１に対応する複数の端子４が設
けられており、エミュレータＩ／Ｆデバイス２で並べ替
えられたトレース情報は対応するトレースメモリ３へ送
られる。
グラムを実行すると、その処理の結果として得られた端
子情報や内部情報などのトレース情報はエミュレータＩ
／Ｆデバイス２を介してトレースメモリ３へ格納され
る。前記エミュレータＩ／Ｆデバイス２には、それぞれ
のトレースメモリと１対１に対応する複数の端子４が設
けられており、エミュレータＩ／Ｆデバイス２で並べ替
えられたトレース情報は対応するトレースメモリ３へ送
られる。
【０００５】
【発明が解決しようとする課題】ところで、エミュレー
ションにより得られたトレース情報をトレースデータと
してトレースメモリ３に格納する場合、従来はこれらの
トレース情報を出力するための端子４を、その情報の数
に応じてすべて用意する必要があった。しかし、内部が
並列に動作するマイコンを用い、その情報をそれぞれト
レースする場合や、沢山のバス情報、内部情報をトレー
スするような場合には、それぞれの情報量が多くなるた
め、そのすべてをトレースメモリに出力するには多くの
端子を設ける必要があった。また、メモリ容量も増大す
るため、エミュレーションにより得られるすべての情報
をサポートするのは難しいという問題点があった。
ションにより得られたトレース情報をトレースデータと
してトレースメモリ３に格納する場合、従来はこれらの
トレース情報を出力するための端子４を、その情報の数
に応じてすべて用意する必要があった。しかし、内部が
並列に動作するマイコンを用い、その情報をそれぞれト
レースする場合や、沢山のバス情報、内部情報をトレー
スするような場合には、それぞれの情報量が多くなるた
め、そのすべてをトレースメモリに出力するには多くの
端子を設ける必要があった。また、メモリ容量も増大す
るため、エミュレーションにより得られるすべての情報
をサポートするのは難しいという問題点があった。
【０００６】この発明は、端子数の増加やメモリ容量の
増大を招くことなしに、必要な情報をすべてサポートす
ることができるエミュレータのトレース装置を提供する
ことを目的とする。
増大を招くことなしに、必要な情報をすべてサポートす
ることができるエミュレータのトレース装置を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決するた
め、請求項１の発明は、ターゲットＣＰＵ上で実行させ
たプログラムの実行軌跡を記憶・表示させるエミュレー
タのトレース装置において、トレースメモリに格納すべ
きトレースデータを選択的に出力するセレクタを設けた
ことを特徴とする。
め、請求項１の発明は、ターゲットＣＰＵ上で実行させ
たプログラムの実行軌跡を記憶・表示させるエミュレー
タのトレース装置において、トレースメモリに格納すべ
きトレースデータを選択的に出力するセレクタを設けた
ことを特徴とする。
【０００８】請求項２の発明は、請求項１において、前
記セレクタは、あらかじめ指定されたトレースデータを
出力することを特徴とする。
記セレクタは、あらかじめ指定されたトレースデータを
出力することを特徴とする。
【０００９】請求項３の発明は、請求項１において、前
記セレクタは、出力するトレースデータをイベント出力
に応じて切り替えることを特徴とする。
記セレクタは、出力するトレースデータをイベント出力
に応じて切り替えることを特徴とする。
【００１０】請求項４の発明は、請求項１において、前
記セレクタは、出力するトレースデータを時分割で切り
替えることを特徴とする。
記セレクタは、出力するトレースデータを時分割で切り
替えることを特徴とする。
【００１１】請求項５の発明は、請求項１において、前
記セレクタは、出力するトレースデータを優先順位に応
じて切り替えることを特徴とする。
記セレクタは、出力するトレースデータを優先順位に応
じて切り替えることを特徴とする。
【００１２】請求項６の発明は、請求項５において、前
記トレースデータの優先順位は、イベント出力に応じて
変更されることを特徴とする。
記トレースデータの優先順位は、イベント出力に応じて
変更されることを特徴とする。
【００１３】
【発明の実施の形態】以下、この発明に係わるエミュレ
ータのトレース装置の一実施形態について説明する。
ータのトレース装置の一実施形態について説明する。
【００１４】図１は、この実施形態のエミュレータにお
けるトレース装置の構成を示すブロック図である。図１
において、１１はマイクロプログラムを実行するターゲ
ットＣＰＵとしてのマイコン１１、１２はエミュレータ
Ｉ／Ｆデバイス、１３ａ、ｂはエミュレーションの結果
を格納するトレースメモリである。このうち、エミュレ
ータＩ／Ｆデバイス１２、トレースメモリ１３ａ、ｂは
トレース装置２０を構成している。
けるトレース装置の構成を示すブロック図である。図１
において、１１はマイクロプログラムを実行するターゲ
ットＣＰＵとしてのマイコン１１、１２はエミュレータ
Ｉ／Ｆデバイス、１３ａ、ｂはエミュレーションの結果
を格納するトレースメモリである。このうち、エミュレ
ータＩ／Ｆデバイス１２、トレースメモリ１３ａ、ｂは
トレース装置２０を構成している。
【００１５】エミュレータＩ／Ｆデバイス１２には、マ
イクロプログラムを実行した際のマイコン１１の端子情
報や内部情報を、トレースデータとして選択的に出力す
るセレクタ１４が設けられている。このセレクタ１４で
は、マイコン１１から入力される９つの情報のうち、あ
らかじめユーザにより選択された１つの情報のみが出力
される。またエミュレータＩ／Ｆデバイス１２には、セ
レクタ１４からのトレースデータをトレースメモリ１３
ａへ出力するための端子１５が設けられている。トレー
スメモリ１３ａは、エミュレータＩ／Ｆデバイス１２で
並べ替えなどの加工を施された情報を格納する。トレー
スメモリ１３ｂは、マイコン１１から直接出力される情
報を格納する。なお、以下の説明において、トレースメ
モリ１３とは１３ａを指しているものとする。
イクロプログラムを実行した際のマイコン１１の端子情
報や内部情報を、トレースデータとして選択的に出力す
るセレクタ１４が設けられている。このセレクタ１４で
は、マイコン１１から入力される９つの情報のうち、あ
らかじめユーザにより選択された１つの情報のみが出力
される。またエミュレータＩ／Ｆデバイス１２には、セ
レクタ１４からのトレースデータをトレースメモリ１３
ａへ出力するための端子１５が設けられている。トレー
スメモリ１３ａは、エミュレータＩ／Ｆデバイス１２で
並べ替えなどの加工を施された情報を格納する。トレー
スメモリ１３ｂは、マイコン１１から直接出力される情
報を格納する。なお、以下の説明において、トレースメ
モリ１３とは１３ａを指しているものとする。
【００１６】図１に示すようなトレース装置２０を含む
エミュレータは、図示しないユーザ側のコンピュータシ
ステムと接続されており、ユーザはエミュレータでの処
理結果などを自己のコンピュータシステムに取り込み、
またエミュレータシステムに指示などを与えている。
エミュレータは、図示しないユーザ側のコンピュータシ
ステムと接続されており、ユーザはエミュレータでの処
理結果などを自己のコンピュータシステムに取り込み、
またエミュレータシステムに指示などを与えている。
【００１７】次に、上記のように構成されたトレース装
置２０において、トレースデータを選択的に出力する実
施形態について説明する。
置２０において、トレースデータを選択的に出力する実
施形態について説明する。
【００１８】（１）実施形態１ マイコン１１が並列動作する場合、レジスタ、命令メモ
リ、内部キャッシュメモリ、Ｉ／Ｏなどの情報がトレー
スのソースとなり、これらのソースは同時に動くことも
ある。これらをすべてトレースメモリ１３に格納するこ
とは、それぞれのソースでアドレスやデータを出力する
必要があり、それぞれのバス幅も多く難しい。そこで、
この実施形態１では、エミュレータＩ／Ｆデバイス１２
のセレクタ１４において、あらかじめ選択された１つ
（又は複数）のソースを端子１５から出力するようにし
ている。この場合、セレクタ１４でのソースの選択は、
ユーザが自己のコンピュータシステムからコマンドで指
定する。したがって、ユーザは選択すべきソースを任意
に変更することができる。
リ、内部キャッシュメモリ、Ｉ／Ｏなどの情報がトレー
スのソースとなり、これらのソースは同時に動くことも
ある。これらをすべてトレースメモリ１３に格納するこ
とは、それぞれのソースでアドレスやデータを出力する
必要があり、それぞれのバス幅も多く難しい。そこで、
この実施形態１では、エミュレータＩ／Ｆデバイス１２
のセレクタ１４において、あらかじめ選択された１つ
（又は複数）のソースを端子１５から出力するようにし
ている。この場合、セレクタ１４でのソースの選択は、
ユーザが自己のコンピュータシステムからコマンドで指
定する。したがって、ユーザは選択すべきソースを任意
に変更することができる。
【００１９】例えば、標準として、ＰＣ（プログラム・
カウンタ）、外部バスアドレス、外部バスデータ、外部
バスステータスの４つのデータを格納し、それに表１に
示す選択候補Ｎｏ．１〜Ｎｏ．９のうちの１つを選択し
てセレクタ１４に指定する。
カウンタ）、外部バスアドレス、外部バスデータ、外部
バスステータスの４つのデータを格納し、それに表１に
示す選択候補Ｎｏ．１〜Ｎｏ．９のうちの１つを選択し
てセレクタ１４に指定する。
【表１】 ユーザがプログラムの実行前に、あらかじめ見たいトレ
ースデータを指定しておくと、エミュレータＩ／Ｆデバ
イス１２のセレクタ１４からは、指定されたトレースデ
ータのみが出力されて、トレースメモリ１３へ格納され
る。ユーザはプログラムを実行中又は実行後にトレース
メモリ１３に格納されたデータを自己のコンピュータシ
ステムに取り込むことにより、選択しておいたトレース
データを見ることができる。例えば、表１の選択候補Ｎ
ｏ．１を選択した場合、トレースデータはトレースメモ
リ１３に図２のように格納される。図２において、標準
格納データとして、ＰＣ、外部バスアドレス、外部バス
データ、外部バスステータスの４つが格納され、選択格
納データとして、選択された仮想アドレス（Ｎｏ．１）
が格納されている。また、トレースメモリには標準及び
選択された情報と共に、何が選択されたを示す選択情報
判別フラグのフラグデータも同時に格納される。図２に
示すライトストローブは、トレースメモリ１３へのトレ
ースデータの書き込みタイミングを示している。
ースデータを指定しておくと、エミュレータＩ／Ｆデバ
イス１２のセレクタ１４からは、指定されたトレースデ
ータのみが出力されて、トレースメモリ１３へ格納され
る。ユーザはプログラムを実行中又は実行後にトレース
メモリ１３に格納されたデータを自己のコンピュータシ
ステムに取り込むことにより、選択しておいたトレース
データを見ることができる。例えば、表１の選択候補Ｎ
ｏ．１を選択した場合、トレースデータはトレースメモ
リ１３に図２のように格納される。図２において、標準
格納データとして、ＰＣ、外部バスアドレス、外部バス
データ、外部バスステータスの４つが格納され、選択格
納データとして、選択された仮想アドレス（Ｎｏ．１）
が格納されている。また、トレースメモリには標準及び
選択された情報と共に、何が選択されたを示す選択情報
判別フラグのフラグデータも同時に格納される。図２に
示すライトストローブは、トレースメモリ１３へのトレ
ースデータの書き込みタイミングを示している。
【００２０】図２の例では、選択された仮想アドレスに
は実データなどが含まれていないため、トレースメモリ
に空きエリアが生じている。そこで、図３に示すよう
に、この空きエリアに更に他のトレースデータを格納す
るようにしても良い。図３は、Ｎｏ．１の空きエリアに
Ｎｏ．５のデータを格納した例を示している。この場
合、表１の選択候補Ｎｏ．１とＮｏ．５を同時に指定す
る。図３では、Ｎｏ．５のステータスに関するデータは
格納できないが、実際のエミュレーションにおいては、
すべてのデータを見なくても良い場合もあり、このよう
な使い方では不都合を生じることはない。また、選択候
補Ｎｏ．２を選択した場合には、図４のように格納され
る。いずれの場合も、フラグデータには、選択されたす
べてのデータの選択情報判別フラグが格納される。
は実データなどが含まれていないため、トレースメモリ
に空きエリアが生じている。そこで、図３に示すよう
に、この空きエリアに更に他のトレースデータを格納す
るようにしても良い。図３は、Ｎｏ．１の空きエリアに
Ｎｏ．５のデータを格納した例を示している。この場
合、表１の選択候補Ｎｏ．１とＮｏ．５を同時に指定す
る。図３では、Ｎｏ．５のステータスに関するデータは
格納できないが、実際のエミュレーションにおいては、
すべてのデータを見なくても良い場合もあり、このよう
な使い方では不都合を生じることはない。また、選択候
補Ｎｏ．２を選択した場合には、図４のように格納され
る。いずれの場合も、フラグデータには、選択されたす
べてのデータの選択情報判別フラグが格納される。
【００２１】実際にユーザがトレースメモリの内容を参
照する場合、すべてのデータを必要とすることは少な
く、全体を通して概要を見たい、又はあるデータの動き
に焦点を絞って見たいというようなケースがほとんどで
あるが、プログラム実行時のソースをすべてトレースメ
モリに格納したい場合には、同じプログラム実行をトレ
ースソース分の回数だけ繰り返し、繰り返すごとに選択
するトレースソースを変更して、セレクタ１４からの出
力をトレースメモリ１３に格納する。この時、次の繰り
返しトレースの前に、トレースデータ１３の内容を他の
メモリ（例えば、ユーザのコンピュータシステムのメモ
リなど）に退避する。回数分のトレース終了後に、退避
したトレースデータにより、そのプログラム実行時のす
べてのソースデータを見ることができる。なお、図１の
トレースメモリ１３は１つであるため、すべてのトレー
スデータを格納することはできない。したがって、すべ
てのソースを見るには、ユーザ側のメモリに格納されて
いるトレースデータを参照する。
照する場合、すべてのデータを必要とすることは少な
く、全体を通して概要を見たい、又はあるデータの動き
に焦点を絞って見たいというようなケースがほとんどで
あるが、プログラム実行時のソースをすべてトレースメ
モリに格納したい場合には、同じプログラム実行をトレ
ースソース分の回数だけ繰り返し、繰り返すごとに選択
するトレースソースを変更して、セレクタ１４からの出
力をトレースメモリ１３に格納する。この時、次の繰り
返しトレースの前に、トレースデータ１３の内容を他の
メモリ（例えば、ユーザのコンピュータシステムのメモ
リなど）に退避する。回数分のトレース終了後に、退避
したトレースデータにより、そのプログラム実行時のす
べてのソースデータを見ることができる。なお、図１の
トレースメモリ１３は１つであるため、すべてのトレー
スデータを格納することはできない。したがって、すべ
てのソースを見るには、ユーザ側のメモリに格納されて
いるトレースデータを参照する。
【００２２】また、新たなトレースソースを追加したい
場合、図８のような従来構成では、エミュレータＩ／Ｆ
デバイス２の端子を増やす必要があり、トレースメモリ
３も増やさなければならない。とくに、エミュレータＩ
／Ｆデバイス２の端子を増やすには、基板ごと作り替え
なければならないため、ハードウェア増加の影響が大き
い。しかし、この実施形態のトレース装置では、セレク
タ１４の入力数を増やすことで対応することができる。
この場合はセレクタの入れ替えが必要となるが、従来構
成に比べてハードウェアの大幅な増加を招くことはな
い。
場合、図８のような従来構成では、エミュレータＩ／Ｆ
デバイス２の端子を増やす必要があり、トレースメモリ
３も増やさなければならない。とくに、エミュレータＩ
／Ｆデバイス２の端子を増やすには、基板ごと作り替え
なければならないため、ハードウェア増加の影響が大き
い。しかし、この実施形態のトレース装置では、セレク
タ１４の入力数を増やすことで対応することができる。
この場合はセレクタの入れ替えが必要となるが、従来構
成に比べてハードウェアの大幅な増加を招くことはな
い。
【００２３】（２）実施形態２ エミュレータには、マイコン１１のいろいろな事象を捉
えるイベント検出機能がある。これをトレース装置２０
での選択制御と組み合わせることにより、トレースした
いデータを漏れなくトレースメモリ１３に格納すること
ができる。この実施形態２では、マイコン１１に生じる
イベント出力に応じてセレクタ１４の出力内容を切り替
えるようにしている。例えば、通常は選択候補Ｎｏ．２
の命令ＲＯＭアクセスをトレースし、レジスタへのアク
セスがあったときのみ、優先してその内容をトレースす
るような場合、トレースデータはトレースメモリ１３に
図５のように格納される。図５に示すように、命令ＲＯ
Ｍアクセスをトレースしている間にレジスタへのアクセ
スがあると、イベント出力が立ち上がり、それ以降はＮ
ｏ．８のレジスタアクセスの内容が格納される。その
後、レジスタへのアクセスが終了し、イベント出力がな
くなると、それ以降は再びＮｏ．２の命令ＲＯＭアクセ
スの内容が格納される。この場合、レジスタアクセス
（Ｎｏ．８）の内容をトレースしている間、命令ＲＯＭ
アクセス（Ｎｏ．２）の内容はトレースされないが、命
令ＲＯＭアクセスの内容が一部抜けても、レジスタアク
セスの内容だけはすべてトレースしておきたいというよ
うに、特定の内容についてのみ優先的にトレースしたい
場合に有効である。
えるイベント検出機能がある。これをトレース装置２０
での選択制御と組み合わせることにより、トレースした
いデータを漏れなくトレースメモリ１３に格納すること
ができる。この実施形態２では、マイコン１１に生じる
イベント出力に応じてセレクタ１４の出力内容を切り替
えるようにしている。例えば、通常は選択候補Ｎｏ．２
の命令ＲＯＭアクセスをトレースし、レジスタへのアク
セスがあったときのみ、優先してその内容をトレースす
るような場合、トレースデータはトレースメモリ１３に
図５のように格納される。図５に示すように、命令ＲＯ
Ｍアクセスをトレースしている間にレジスタへのアクセ
スがあると、イベント出力が立ち上がり、それ以降はＮ
ｏ．８のレジスタアクセスの内容が格納される。その
後、レジスタへのアクセスが終了し、イベント出力がな
くなると、それ以降は再びＮｏ．２の命令ＲＯＭアクセ
スの内容が格納される。この場合、レジスタアクセス
（Ｎｏ．８）の内容をトレースしている間、命令ＲＯＭ
アクセス（Ｎｏ．２）の内容はトレースされないが、命
令ＲＯＭアクセスの内容が一部抜けても、レジスタアク
セスの内容だけはすべてトレースしておきたいというよ
うに、特定の内容についてのみ優先的にトレースしたい
場合に有効である。
【００２４】（３）実施形態３ マイコン動作の全体の流れを見たい場合などには、セレ
クタ１４へ入力されるソースをすべて巡回し、時分割し
て出力させることができる。この実施形態３では、あら
かじめ選択されたトレースデータを所定の書き込みサイ
クル時分割で順に出力するようにしている。例えば、選
択候補Ｎｏ．２、Ｎｏ．８及びＮｏ．６の内容を時分割
に出力した場合のトレースデータはトレースメモリ１３
に図６のように格納される。ここでは、ライトストロー
ブの１０サイクルごとにセレクタ１４の出力を順次切り
替え、Ｎｏ．２、Ｎｏ．８、Ｎｏ．６の順に巡回した後
は、再びＮｏ．２以降の巡回を繰り返している。
クタ１４へ入力されるソースをすべて巡回し、時分割し
て出力させることができる。この実施形態３では、あら
かじめ選択されたトレースデータを所定の書き込みサイ
クル時分割で順に出力するようにしている。例えば、選
択候補Ｎｏ．２、Ｎｏ．８及びＮｏ．６の内容を時分割
に出力した場合のトレースデータはトレースメモリ１３
に図６のように格納される。ここでは、ライトストロー
ブの１０サイクルごとにセレクタ１４の出力を順次切り
替え、Ｎｏ．２、Ｎｏ．８、Ｎｏ．６の順に巡回した後
は、再びＮｏ．２以降の巡回を繰り返している。
【００２５】（４）実施形態４ マイコンの動作中は、すべてのソースが常に動いている
とは限らない。すなわち、絶えず動いているソースもあ
れば、動いたり休んだりしているソースもある。このた
め、実施形態３のようにソースを時分割して出力する
と、たまたま動いていないソースに割り当てられた時間
は無駄になってしまう。また、時分割を行わない場合
は、複数のソースの出力要求が重なることも考えられる
ため、ソースをどのように割り振るかが問題となる。こ
の実施形態４では、選択したソースに優先順位を付け、
トレースデータを出力する場合に、データの出力要求が
重ならない場合はそのまま出力し、複数の出力要求が重
なった場合は、最優先に指定されたデータを出力するよ
うにしている。この時、選択情報判別フラグには、どれ
が選択され、どれが却下されたか分かるフラグを格納す
る。例えば、ソースとしてＮｏ．２、Ｎｏ．８、Ｎｏ．
６を選択し、かつＮｏ．２＜Ｎｏ．８＜Ｎｏ．６のよう
に優先順位を設定した場合、トレースデータはトレース
メモリ１３に図７のように格納される。図７において、
データの出力要求が重ならない場合は、優先順位に関わ
りなく選択されたソースの内容が順にトレースされる。
しかし、例えば、命令ＲＯＭアクセスとレジスタアクセ
スの出力要求が重なった場合は、優先順位の低い命令Ｒ
ＯＭアクセスが却下され、優先順位の高いレジスタアク
セスの内容が優先的にトレースされる。また、命令ＲＯ
Ｍアクセス、レジスタアクセス及びキャッシュアクセス
が重なった場合は、優先順位の低い命令ＲＯＭアクセ
ス、レジスタアクセスが却下され、最も優先順位の高い
キャッシュアクセスの内容が優先的にトレースされる。
とは限らない。すなわち、絶えず動いているソースもあ
れば、動いたり休んだりしているソースもある。このた
め、実施形態３のようにソースを時分割して出力する
と、たまたま動いていないソースに割り当てられた時間
は無駄になってしまう。また、時分割を行わない場合
は、複数のソースの出力要求が重なることも考えられる
ため、ソースをどのように割り振るかが問題となる。こ
の実施形態４では、選択したソースに優先順位を付け、
トレースデータを出力する場合に、データの出力要求が
重ならない場合はそのまま出力し、複数の出力要求が重
なった場合は、最優先に指定されたデータを出力するよ
うにしている。この時、選択情報判別フラグには、どれ
が選択され、どれが却下されたか分かるフラグを格納す
る。例えば、ソースとしてＮｏ．２、Ｎｏ．８、Ｎｏ．
６を選択し、かつＮｏ．２＜Ｎｏ．８＜Ｎｏ．６のよう
に優先順位を設定した場合、トレースデータはトレース
メモリ１３に図７のように格納される。図７において、
データの出力要求が重ならない場合は、優先順位に関わ
りなく選択されたソースの内容が順にトレースされる。
しかし、例えば、命令ＲＯＭアクセスとレジスタアクセ
スの出力要求が重なった場合は、優先順位の低い命令Ｒ
ＯＭアクセスが却下され、優先順位の高いレジスタアク
セスの内容が優先的にトレースされる。また、命令ＲＯ
Ｍアクセス、レジスタアクセス及びキャッシュアクセス
が重なった場合は、優先順位の低い命令ＲＯＭアクセ
ス、レジスタアクセスが却下され、最も優先順位の高い
キャッシュアクセスの内容が優先的にトレースされる。
【００２６】このように、セレクタ１４から出力される
トレースデータにあらかじめ優先順位を付けておき、出
力要求が重なったときには、最優先のものが選択される
ようにすることで、上記の問題を解決することができ
る。例えば、命令ＲＯＭアクセスに続いてレジスタアク
セスがなければ、この間トレースは行われないことにな
る。そこで、レジスタアクセスのようにアクセスが動的
に変化するようなソースがある場合は、引き続き命令Ｒ
ＯＭアクセスの内容をトレースするようにしておき、レ
ジスタアクセスが動いたときには、これを優先的にトレ
ースするように設定しておく。すると、命令ＲＯＭアク
セスに続いてレジスタアクセスがないときには、引き続
き命令ＲＯＭアクセスの内容がトレースされ、またレジ
スタアクセスが動いたときには、この内容が優先的にト
レースされることになる。また、複数のソースの出力要
求が重なるような場合でも、あらかじめソースごとに優
先順位を付けておくことにより、優先順位の高いトレー
スデータの内容が優先的にトレースされるので、ソース
の割り振りを容易なものとすることができる。
トレースデータにあらかじめ優先順位を付けておき、出
力要求が重なったときには、最優先のものが選択される
ようにすることで、上記の問題を解決することができ
る。例えば、命令ＲＯＭアクセスに続いてレジスタアク
セスがなければ、この間トレースは行われないことにな
る。そこで、レジスタアクセスのようにアクセスが動的
に変化するようなソースがある場合は、引き続き命令Ｒ
ＯＭアクセスの内容をトレースするようにしておき、レ
ジスタアクセスが動いたときには、これを優先的にトレ
ースするように設定しておく。すると、命令ＲＯＭアク
セスに続いてレジスタアクセスがないときには、引き続
き命令ＲＯＭアクセスの内容がトレースされ、またレジ
スタアクセスが動いたときには、この内容が優先的にト
レースされることになる。また、複数のソースの出力要
求が重なるような場合でも、あらかじめソースごとに優
先順位を付けておくことにより、優先順位の高いトレー
スデータの内容が優先的にトレースされるので、ソース
の割り振りを容易なものとすることができる。
【００２７】この優先順位は、イベント出力に応じて変
更することもできる。例えば、プログラムがサブルーチ
ンＡに入ったときにＮｏ．Ａのソースをトレースしたい
というような場合は、プログラムがサブルーチンＡに入
ったときにイベントａを発生させ、そのイベント出力の
タイミングでＮｏ．Ａの優先順位を最も高くすることに
より、Ｎｏ．Ａのソースの内容を優先的にトレースする
ことができる。同様に、サブルーチンＢに入ったときに
はイベントｂを発生させ、そのイベント出力のタイミン
グでＮｏ．Ｂの優先順位を最も高くするようにしておけ
ば、それぞれのサブルーチンに入るごとに優先順位の動
的な変更を行うことが可能となる。
更することもできる。例えば、プログラムがサブルーチ
ンＡに入ったときにＮｏ．Ａのソースをトレースしたい
というような場合は、プログラムがサブルーチンＡに入
ったときにイベントａを発生させ、そのイベント出力の
タイミングでＮｏ．Ａの優先順位を最も高くすることに
より、Ｎｏ．Ａのソースの内容を優先的にトレースする
ことができる。同様に、サブルーチンＢに入ったときに
はイベントｂを発生させ、そのイベント出力のタイミン
グでＮｏ．Ｂの優先順位を最も高くするようにしておけ
ば、それぞれのサブルーチンに入るごとに優先順位の動
的な変更を行うことが可能となる。
【００２８】
【発明の効果】以上説明したように、請求項１乃至６の
発明においては、トレースメモリに格納すべきトレース
データを選択的に出力するようにしたので、トレースす
べき情報量が多い場合であっても、端子数の増加やメモ
リ容量の増大を招くことなしに、必要な情報をすべてサ
ポートすることができる。
発明においては、トレースメモリに格納すべきトレース
データを選択的に出力するようにしたので、トレースす
べき情報量が多い場合であっても、端子数の増加やメモ
リ容量の増大を招くことなしに、必要な情報をすべてサ
ポートすることができる。
【００２９】とくに、請求項２の発明においては、あら
かじめ指定されたトレースデータを出力するようにした
ので、選択すべきトレースデータを任意に変更すること
ができる。
かじめ指定されたトレースデータを出力するようにした
ので、選択すべきトレースデータを任意に変更すること
ができる。
【００３０】また、とくに請求項３の発明においては、
出力するトレースデータをイベント出力に応じて切り替
えるようにしたので、特定のトレースデータについての
み優先的にトレースすることができる。
出力するトレースデータをイベント出力に応じて切り替
えるようにしたので、特定のトレースデータについての
み優先的にトレースすることができる。
【００３１】また、とくに請求項４の発明においては、
出力するトレースデータを時分割で切り替えるようにし
たので、マイコン動作全体の流れをトレースすることが
できる。
出力するトレースデータを時分割で切り替えるようにし
たので、マイコン動作全体の流れをトレースすることが
できる。
【００３２】また、とくに請求項５の発明においては、
出力するトレースデータを優先順位に応じて切り替える
ようにしたので、例えば複数のソースの出力要求が重な
った場合でも、優先順位の高いトレースデータの内容を
優先的にトレースすることができる。
出力するトレースデータを優先順位に応じて切り替える
ようにしたので、例えば複数のソースの出力要求が重な
った場合でも、優先順位の高いトレースデータの内容を
優先的にトレースすることができる。
【００３３】また、とくに請求項６の発明においては、
イベント出力に応じて前記優先順位を変更することがで
きるようにしたので、例えばプログラムがサブルーチン
に入ったときに特定のイベントを発生させ、このタイミ
ングで優先順位を変更するように構成すれば、そのサブ
ルーチンに入るごとにトレースデータの優先順位を動的
に変更することができる。
イベント出力に応じて前記優先順位を変更することがで
きるようにしたので、例えばプログラムがサブルーチン
に入ったときに特定のイベントを発生させ、このタイミ
ングで優先順位を変更するように構成すれば、そのサブ
ルーチンに入るごとにトレースデータの優先順位を動的
に変更することができる。
【図１】実施形態のエミュレータにおけるトレース装置
の構成を示すブロック図。
の構成を示すブロック図。
【図２】実施形態１におけるトレースメモリへの格納状
態を示す説明図（Ｎｏ．１選択）。
態を示す説明図（Ｎｏ．１選択）。
【図３】実施形態１におけるトレースメモリへの格納状
態を示す説明図（Ｎｏ．１、Ｎｏ．５選択）。
態を示す説明図（Ｎｏ．１、Ｎｏ．５選択）。
【図４】実施形態１におけるトレースメモリへの格納状
態を示す説明図（Ｎｏ．２選択）。
態を示す説明図（Ｎｏ．２選択）。
【図５】実施形態２におけるトレースメモリへの格納状
態を示す説明図。
態を示す説明図。
【図６】実施形態３におけるトレースメモリへの格納状
態を示す説明図。
態を示す説明図。
【図７】実施形態４におけるトレースメモリへの格納状
態を示す説明図。
態を示す説明図。
【図８】従来例のエミュレータにおけるトレース装置の
構成を示すブロック図。
構成を示すブロック図。
１１ マイコン １２ エミュレータＩ／Ｆデバイス １３ａ、ｂ トレースメモリ １４ セレクタ １５ 端子 ２０ トレース装置
Claims (6)
- 【請求項１】 ターゲットＣＰＵ上で実行させたプログ
ラムの実行軌跡を記憶・表示させるエミュレータのトレ
ース装置において、 トレースメモリに格納すべきトレースデータを選択的に
出力するセレクタを設けたことを特徴とするエミュレー
タのトレース装置。 - 【請求項２】 前記セレクタは、あらかじめ指定された
トレースデータを出力することを特徴とする請求項１記
載のエミュレータのトレース装置。 - 【請求項３】 前記セレクタは、出力するトレースデー
タをイベント出力に応じて切り替えることを特徴とする
請求項１記載のエミュレータのトレース装置。 - 【請求項４】 前記セレクタは、出力するトレースデー
タを時分割で切り替えることを特徴とする請求項１記載
のエミュレータのトレース装置。 - 【請求項５】 前記セレクタは、出力するトレースデー
タを優先順位に応じて切り替えることを特徴とする請求
項１記載のエミュレータのトレース装置。 - 【請求項６】 前記トレースデータの優先順位は、イベ
ント出力に応じて変更されることを特徴とする請求項５
記載のエミュレータのトレース装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10110981A JPH11306040A (ja) | 1998-04-21 | 1998-04-21 | エミュレータのトレース装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10110981A JPH11306040A (ja) | 1998-04-21 | 1998-04-21 | エミュレータのトレース装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11306040A true JPH11306040A (ja) | 1999-11-05 |
Family
ID=14549386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10110981A Pending JPH11306040A (ja) | 1998-04-21 | 1998-04-21 | エミュレータのトレース装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11306040A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100423891B1 (ko) * | 2002-06-21 | 2004-03-22 | 삼성전자주식회사 | 트레이스 모듈을 구비한 마이크로프로세서 |
| JP2005056386A (ja) * | 2003-08-07 | 2005-03-03 | Arm Ltd | データを処理する装置、トレースデータを発生する方法、及びトレースデータを分析する装置 |
| JP2008097646A (ja) * | 2002-06-07 | 2008-04-24 | Arm Ltd | データ処理装置およびトレース信号発生方法 |
| JP2015026325A (ja) * | 2013-07-29 | 2015-02-05 | 三菱電機株式会社 | データトレース回路、集積回路およびデータトレース方法 |
-
1998
- 1998-04-21 JP JP10110981A patent/JPH11306040A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008097646A (ja) * | 2002-06-07 | 2008-04-24 | Arm Ltd | データ処理装置およびトレース信号発生方法 |
| KR100423891B1 (ko) * | 2002-06-21 | 2004-03-22 | 삼성전자주식회사 | 트레이스 모듈을 구비한 마이크로프로세서 |
| US7055078B2 (en) | 2002-06-21 | 2006-05-30 | Samsung Electronics, Co., Ltd. | Microprocessor with trace module |
| US7299393B2 (en) | 2002-06-21 | 2007-11-20 | Samsung Electronics Co., Ltd. | Microprocessor with trace module |
| JP2005056386A (ja) * | 2003-08-07 | 2005-03-03 | Arm Ltd | データを処理する装置、トレースデータを発生する方法、及びトレースデータを分析する装置 |
| JP2015026325A (ja) * | 2013-07-29 | 2015-02-05 | 三菱電機株式会社 | データトレース回路、集積回路およびデータトレース方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8131901B2 (en) | Interrupt control for virtual processing apparatus | |
| US4860190A (en) | Computer system for controlling virtual machines | |
| US5968159A (en) | Interrupt system with fast response time | |
| JPH11306040A (ja) | エミュレータのトレース装置 | |
| US5511206A (en) | Microprocessor based computer with virtual memory space in overwritable memory | |
| JPS5844263B2 (ja) | 記憶制御回路 | |
| JP2553698B2 (ja) | 時分割マルチタスク実行装置 | |
| JPH08249018A (ja) | マルチプロセッサ演算装置、および該装置を有するプログラマブルコントローラ | |
| JPS5850383B2 (ja) | 情報処理装置 | |
| JPH0652507B2 (ja) | マイクロコンピユ−タの開発装置 | |
| JPH0756633B2 (ja) | タスク切換え方式 | |
| JPH08507630A (ja) | メモリ管理装置およびメモリ管理方法 | |
| JPH0415831A (ja) | 時分割マルチタスク制御装置 | |
| JPH0423137A (ja) | スレツド生成方式及び並列処理方式 | |
| EP0427558A2 (en) | Task switching system | |
| JPH08249289A (ja) | メモリ制御装置およびその制御方法 | |
| JP2535144B2 (ja) | 並列処理計算機 | |
| KR0164769B1 (ko) | 시스템 프로그램 실행 방법 | |
| JPS61267149A (ja) | デ−タ処理装置 | |
| JPH04322331A (ja) | マルチタスク制御装置 | |
| JPS635790B2 (ja) | ||
| JPH0546412A (ja) | マルチタスク制御装置 | |
| JP2000056991A (ja) | マルチタスク機能を備えたマイクロコンピュ―タプログラマブルコントロ―ラ及びその制御方法 | |
| JPH07210466A (ja) | 仮想計算機システム | |
| JP2001075862A (ja) | コンピュータ応用装置 |