JPH1132345A - デジタル画像補正装置及びディスプレイ装置 - Google Patents

Abstract

(57)【要約】 【課題】 メモリ容量を大幅に削減でき、低コストであ
るデジタル画像補正装置の提供。 【解決手段】 ラスタスキャン方式のＣＲＴの画面上の
位置に対応した画像補正点における画像を補正する為の
補正データを、画像補正点毎に隣合う１ビットデータの
連係パターンとして記憶しているメモリ１６と、画面上
のラスタスキャンに同期してメモリ１６から当該補正デ
ータを読出す読出回路３〜５，１７と、読出回路３〜
５，１７が読出した補正データの１ビットデータの連係
パターンに基づき、当該画像補正点における補正信号を
作成する補正信号作成回路１８，１３と、補正信号作成
回路１８，１３が作成した補正信号に基づき、画像を補
正する補正回路１４，１５とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＲＴを用いたテ
レビジョン受像機等のディスプレイ装置に係わり、特
に、画面上でのコンバーゼンス及び図形歪み等を補正す
るデジタル画像補正装置及びこのデジタル画像補正装置
を備えるディスプレイ装置に関するものである。

【０００２】

【従来の技術】図１１は、例えば特開平７−２８８８３
０号公報に示された従来のデジタル画像補正装置の構成
例を示すブロック図である。このデジタル画像補正装置
は、水平ブランキングパルスが入力される入力端子１
と、垂直ブランキングパルスが入力される入力端子２
と、入力端子１，２に接続されたフェーズロックドルー
プ３（ＰＬＬ）及びフィールド判別回路７と、ＰＬＬ３
から基準クロックを与えられる分周カウンタ４と、入力
端子２に接続され、分周カウンタ４からシステムクロッ
クを与えられるＨアドレスカウンタ５とを備えている。

【０００３】このデジタル画像補正装置は、また、Ｈア
ドレスカウンタ５に接続されたメモリ６と、メモリ６に
接続されたラッチ回路８と、メモリ６及びラッチ回路８
に接続された平均演算回路９と、メモリ６、平均演算回
路９及びフィールド判別回路７に接続された切替回路１
０とを備えている。このデジタル画像補正装置は、ま
た、切替回路１０に接続されたラッチ回路１１と、ラッ
チ回路１１に接続されたデジタル／アナログ変換器１２
（Ｄ／Ａ変換器；ＤＡＣ）と、Ｄ／Ａ変換器１２に接続
されたローパスフィルタ１３（ＬＰＦ）と、ＬＰＦ１３
に接続された増幅器１４（ＡＭＰ）と、増幅器１４に接
続されたコンバーゼンスヨークコイル１５（ＣＹコイ
ル）とを備えている。

【０００４】以下に、このような構成のデジタル画像補
正装置の動作を説明する。予め、図１２（ｂ）に示すよ
うな画面上の各点で必要とされるコンバーゼンス補正量
をデジタルコンバーゼンス補正データとして、図１２
（ａ）に示すように１バイト単位でメモリ６（「０００
０」「０００１」‥‥；アドレス）に記憶しておく。そ
して、ＣＲＴにおけるラスタスキャンと同期して、画面
上の最初の水平走査線から順次、各点のコンバーゼンス
補正データを読出す。読出されたコンバーゼンス補正デ
ータは、Ｄ／Ａ変換器１２によりアナログデータに変換
された後、ＬＰＦ１３によりデータ間が補間されて連続
したコンバーゼンス補正信号となり、増幅器１４により
増幅されてＣＹコイル１５を駆動する。これにより、Ｃ
ＲＴでは、ＣＹコイル１５から、画面上の各点のコンバ
ーゼンスを補正するコンバーゼンス補正磁界が発生す
る。

【０００５】入力端子１からは、ＣＲＴにおけるラスタ
スキャンに同期した水平偏向周波数ｆＨの水平ブランキ
ングパルスＨ．ＢＬＫが入力され、入力端子２からは、
ＣＲＴにおけるラスタスキャンに同期した垂直偏向周波
数ｆＶの垂直ブランキングパルスＶ．ＢＬＫが入力され
る。ＰＬＬ３は、水平ブランキングパルスＨ．ＢＬＫが
逓倍された基準クロックを生成し、分周カウンタ４は、
その基準クロックに同期して水平方向の分周を常に一定
に保つシステムクロックをＨアドレスカウンタ５に供給
する。

【０００６】Ｈアドレスカウンタ５は、垂直ブランキン
グパルスＶ．ＢＬＫを入力されて、水平、垂直の時間的
位相に対応した（画面上の位置に対応した）読出アドレ
スを発生させる。これにより、画面上のコンバーゼンス
補正を必要とする各点（コンバーゼンス補正点）毎に必
要とするコンバーゼンス補正量を個別に制御することが
でき、所望の波形を有するコンバーゼンス補正信号を得
ることができる。

【０００７】フィールド判別回路７は、入力端子１から
水平ブランキングパルスＨ．ＢＬＫと、入力端子２から
垂直ブランキングパルスＶ．ＢＬＫとが供給される。フ
ィールド判別回路７は、水平ブランキングパルスＨ．Ｂ
ＬＫと垂直ブランキングパルスＶ．ＢＬＫとの位相関係
から、奇／偶フィールドの判別を行い、この判別結果に
より切替回路１０を制御する。切替回路１０は、偶フィ
ールドのときにはＸ側に、奇フィールドのときにはＹ側
にそれぞれ閉じる。

【０００８】一方、メモリ６には、偶フィールドの画面
のコンバーゼンス補正点のコンバーゼンス補正データの
み予め記憶されている。メモリ６から読出されたコンバ
ーゼンス補正データは、切替回路１０のＸ側及びラッチ
回路８に供給される。ラッチ回路８では、供給されたコ
ンバーゼンス補正データが１水平周期分遅延される。こ
のラッチ回路８から出力されたコンバーゼンス補正デー
タは、平均演算回路９に供給され、メモリ６から２水平
周期分遅れて読出されたコンバーゼンス補正データとの
平均値が求められる。

【０００９】この平均演算回路９に同時に供給されるコ
ンバーゼンス補正データは、以上のことから、偶フィー
ルドの隣合う２つの水平走査線におけるそれぞれのコン
バーゼンス補正点でのコンバーゼンス補正データであ
り、従って、これらの平均のコンバーゼンス補正データ
が得られる。この平均されたコンバーゼンス補正データ
は、切替回路１０のＹ側に供給される。

【００１０】従って、偶フィールドのときには、メモリ
６から読出されたコンバーゼンス補正データが、そのま
ま切替回路１０を通ってラッチ回路１１により順次ラッ
チされ、奇フィールドのときには、切替回路１０によ
り、平均演算回路９からの平均されたコンバーゼンス補
正データが、奇フィールドのコンバーゼンス補正データ
として選択され、ラッチ回路１１により順次ラッチされ
る。ラッチ回路１１から出力されるコンバーゼンス補正
データは、Ｄ／Ａ変換器１２により、アナログのコンバ
ーゼンス補正データに変換され、ＬＰＦ１３によりデー
タ間が補間されて連続したコンバーゼンス補正信号にさ
れた後、増幅器１４により増幅されてＣＹコイル１５に
供給される。

【００１１】以上のように、従来技術では、奇、偶フィ
ールドの内、偶フィールドのみのコンバーゼンス補正デ
ータをメモリ６に記憶しておき、奇フィールドでは、偶
フィールドの隣合う２つの水平走査線におけるコンバー
ゼンス補正点でのコンバーゼンス補正データを平均化し
てコンバーゼンス補正データを得る構成となっているの
で、奇、偶フィールド全てのコンバーゼンス補正データ
を予めメモリ６に記憶しておく場合に比べ、メモリ６を
小容量化している。

【００１２】上述したことは、コンバーゼンス補正以外
においても同様であり、図形歪み補正、白バランス及び
輝度むら補正並びにフォーカス補正においても、それぞ
れ、メモリに図形歪み補正データ、白バランス及び輝度
むら補正データ並びにフォーカス補正データを記憶さ
せ、それぞれ、コンバーゼンス補正用の磁界発生回路
（増幅器１４、ＣＹコイル１５）に代えて、図形歪み補
正回路、白バランス及び輝度むら補正回路並びにフォー
カス補正回路を設けることにより、それぞれの補正を行
うことができる。

【００１３】

【発明が解決しようとする課題】従来のデジタル画像補
正装置は、上述したように、メモリ６を小容量化するた
めの回路が必要である為、回路構成が複雑になり、ま
た、水平走査線数が変更された場合、つまり同期信号の
周波数が変更された場合に、補正の精度を確保するため
に、増加した水平走査線に対応して供給する補正データ
を記憶させておくメモリ容量に限界がある、等の構成上
コスト的に問題があった。

【００１４】また、補正精度を向上させるにはＤ／Ａ変
換器に入力される信号の分解能を上げる必要があるが、
この分解能を上げた場合には、より高価なＤ／Ａ変換器
が必要になると共に、メモリに記憶されている１補正デ
ータ当たりのビット数が増大する為、より高価なメモリ
が必要になり、デジタル画像補正装置が高価になる問題
があった。本発明は、上述したような事情に鑑みてなさ
れたものであり、メモリ容量を大幅に削減でき、低コス
トであるデジタル画像補正装置及びディスプレイ装置を
提供することを目的とする。

【００１５】

【課題を解決するための手段】第１発明に係るデジタル
画像補正装置は、ラスタスキャン方式により表示される
ＣＲＴの画面上の位置に１対１に対応した画像補正点に
おける画像を補正する為の補正データを、該画像補正点
毎に隣合う１ビットデータの連係パターンとして記憶し
ているメモリと、前記画面上のラスタスキャンに同期し
て該メモリから当該補正データを読出す読出回路と、該
読出回路が読出した補正データの前記連係パターンに基
づき、当該画像補正点における補正信号を作成する補正
信号作成回路と、該補正信号作成回路が作成した補正信
号に基づき画像を補正する補正回路とを備えることを特
徴とする。

【００１６】このデジタル画像補正装置では、メモリ
が、画像を補正する為の補正データを画像補正点毎に隣
合う１ビットデータの連係パターンとして記憶してお
り、読出回路が、画面上のラスタスキャンに同期してメ
モリから当該補正データを読出す。補正信号作成回路
は、読出回路が読出した補正データの隣合う１ビットデ
ータの連係パターンに基づき、当該画像補正点における
補正信号を作成し、補正回路は、この作成した補正信号
に基づき画像を補正する。

【００１７】これにより、画像補正点毎に１ビットの補
正データを記憶するだけで画像補正を行うことができ
る。従って、画像補正の精度を低下させることなく、メ
モリ容量を大幅に削減することができ、メモリの小容量
化の為の回路が不要となる為、画像補正を行うデジタル
画像補正装置を低コストで提供することができる。

【００１８】第２発明に係るデジタル画像補正装置は、
ラスタスキャン方式により表示されるＣＲＴの画面上の
位置に１対１に対応したコンバーゼンス補正点における
コンバーゼンスを補正する為のコンバーゼンス補正デー
タを、該コンバーゼンス補正点毎に隣合う１ビットデー
タの連係パターンとして記憶しているメモリと、前記画
面上のラスタスキャンに同期して該メモリから当該コン
バーゼンス補正データを読出す読出回路と、該読出回路
が読出したコンバーゼンス補正データの前記連係パター
ンに基づき、当該コンバーゼンス補正点におけるコンバ
ーゼンス補正信号を作成する補正信号作成回路と、該補
正信号作成回路が作成したコンバーゼンス補正信号に基
づき、コンバーゼンスを補正する為のコンバーゼンス補
正磁界を発生する補正磁界発生回路とを備えることを特
徴とする。

【００１９】このデジタル画像補正装置では、メモリ
が、コンバーゼンス補正データをコンバーゼンス補正点
毎に隣合う１ビットデータの連係パターンとして記憶し
ており、読出回路が、画面上のラスタスキャンに同期し
てメモリから当該コンバーゼンス補正データを読出す。
補正信号作成回路は、読出回路が読出したコンバーゼン
ス補正データの隣合う１ビットデータの連係パターンに
基づき、当該コンバーゼンス補正点におけるコンバーゼ
ンス補正信号を作成し、補正磁界発生回路は、この作成
したコンバーゼンス補正信号に基づき、コンバーゼンス
補正磁界を発生する。

【００２０】これにより、コンバーゼンス補正点毎に１
ビットのコンバーゼンス補正データを記憶するだけでコ
ンバーゼンス補正を行うことができる。従って、コンバ
ーゼンス補正の精度を低下させることなく、メモリ容量
を大幅に削減することができ、メモリの小容量化の為の
回路が不要となる為、コンバーゼンス補正を行うデジタ
ル画像補正装置を低コストで提供することができる。

【００２１】第３発明に係るデジタル画像補正装置は、
ラスタスキャン方式により表示されるＣＲＴの画面上の
位置に１対１に対応した図形歪み補正点における図形歪
みを補正する為の図形歪み補正データを、該図形歪み補
正点毎に隣合う１ビットデータの連係パターンとして記
憶しているメモリと、前記画面上のラスタスキャンに同
期して該メモリから当該図形歪み補正データを読出す読
出回路と、該読出回路が読出した図形歪み補正データの
前記連係パターンに基づき、当該図形歪み補正点におけ
る図形歪み補正信号を作成する補正信号作成回路と、該
補正信号作成回路が作成した図形歪み補正信号に基づ
き、図形歪みを補正する為の図形歪み補正磁界を発生す
る補正磁界発生回路とを備えることを特徴とする。

【００２２】このデジタル画像補正装置では、メモリ
が、図形歪み補正データを図形歪み補正点毎に隣合う１
ビットデータの連係パターンとして記憶しており、読出
回路が、画面上のラスタスキャンに同期してメモリから
当該図形歪み補正データを読出す。補正信号作成回路
は、読出回路が読出した図形歪み補正データの隣合う１
ビットデータの連係パターンに基づき、当該図形歪み補
正点における図形歪み補正信号を作成し、補正磁界発生
回路は、この作成した図形歪み補正信号に基づき、図形
歪み補正磁界を発生する。

【００２３】これにより、図形歪み補正点毎に１ビット
の図形歪み補正データを記憶するだけで図形歪み補正を
行うことができる。従って、図形歪み補正の精度を低下
させることなく、メモリ容量を大幅に削減することがで
き、メモリの小容量化の為の回路が不要となる為、図形
歪み補正を行うデジタル画像補正装置を低コストで提供
することができる。

【００２４】第４発明に係るデジタル画像補正装置は、
ラスタスキャン方式により表示されるＣＲＴの画面上の
位置に１対１に対応した白バランス及び輝度むら補正点
における白バランス及び輝度むらを補正する為の白バラ
ンス及び輝度むら補正データを、該白バランス及び輝度
むら補正点毎に隣合う１ビットデータの連係パターンと
して記憶しているメモリと、前記画面上のラスタスキャ
ンに同期して該メモリから当該白バランス及び輝度むら
補正データを読出す読出回路と、該読出回路が読出した
白バランス及び輝度むら補正データの前記連係パターン
に基づき、当該白バランス及び輝度むら補正点における
白バランス及び輝度むら補正信号を作成する補正信号作
成回路と、該補正信号作成回路が作成した白バランス及
び輝度むら補正信号に基づき、白バランス及び輝度むら
を補正するビデオ補正ユニットとを備えることを特徴と
する。

【００２５】このデジタル画像補正装置では、メモリ
が、白バランス及び輝度むら補正データを白バランス及
び輝度むら補正点毎に隣合う１ビットデータの連係パタ
ーンとして記憶しており、読出回路が、画面上のラスタ
スキャンに同期してメモリから当該白バランス及び輝度
むら補正データを読出す。補正信号作成回路は、読出回
路が読出した白バランス及び輝度むら補正データの隣合
う１ビットデータの連係パターンに基づき、当該白バラ
ンス及び輝度むら補正点における白バランス及び輝度む
ら補正信号を作成し、ビデオ補正ユニットは、この作成
した白バランス及び輝度むら補正信号に基づき、白バラ
ンス及び輝度むらを補正する。

【００２６】これにより、白バランス及び輝度むら補正
点毎に１ビットの白バランス及び輝度むら補正データを
記憶するだけで白バランス及び輝度むら補正を行うこと
ができる。従って、白バランス及び輝度むら補正の精度
を低下させることなく、メモリ容量を大幅に削減するこ
とができ、メモリの小容量化の為の回路が不要となる
為、白バランス及び輝度むら補正を行うデジタル画像補
正装置を低コストで提供することができる。

【００２７】第５発明に係るデジタル画像補正装置は、
ラスタスキャン方式により表示されるＣＲＴの画面上の
位置に１対１に対応したフォーカス補正点におけるフォ
ーカスを補正する為のフォーカス補正データを、該フォ
ーカス補正点毎に隣合う１ビットデータの連係パターン
として記憶しているメモリと、前記画面上のラスタスキ
ャンに同期して該メモリから当該フォーカス補正データ
を読出す読出回路と、該読出回路が読出したフォーカス
補正データの前記連係パターンに基づき、当該フォーカ
ス補正点におけるフォーカス補正信号を作成する補正信
号作成回路と、該補正信号作成回路が作成したフォーカ
ス補正信号に基づき、フォーカスを補正する為のフォー
カス補正磁界を発生する補正磁界発生回路とを備えるこ
とを特徴とする。

【００２８】このデジタル画像補正装置では、メモリ
が、フォーカス補正データをフォーカス補正点毎に隣合
う１ビットデータの連係パターンとして記憶しており、
読出回路が、画面上のラスタスキャンに同期してメモリ
から当該フォーカス補正データを読出す。補正信号作成
回路は、読出回路が読出したフォーカス補正データの隣
合う１ビットデータの連係パターンに基づき、当該フォ
ーカス補正点におけるフォーカス補正信号を作成し、補
正磁界発生回路は、この作成したフォーカス補正信号に
基づき、フォーカス補正磁界を発生する。

【００２９】これにより、フォーカス補正点毎に１ビッ
トのフォーカス補正データを記憶するだけでフォーカス
補正を行うことができる。従って、フォーカス補正の精
度を低下させることなく、メモリ容量を大幅に削減する
ことができ、メモリの小容量化の為の回路が不要となる
為、フォーカス補正を行うデジタル画像補正装置を低コ
ストで提供することができる。

【００３０】第６発明に係るデジタル画像補正装置は、
メモリは、１ビットデータを所定ビット数のパラレルデ
ータとして記憶し、読出回路は、該メモリが出力したパ
ラレルデータを一時記憶し、ビットシリアルデータとし
て出力する記憶回路を備えることを特徴とする。

【００３１】このデジタル画像補正装置では、メモリ
は、１ビットデータを所定ビット数のパラレルデータと
して記憶し、読出回路の記憶回路は、メモリが出力した
パラレルデータを一時記憶し、ビットシリアルデータと
して出力するので、従来、複数ビット幅のメモリ及びデ
ジタル／アナログ変換器を使用していた場合に比べて、
メモリの容量及びアドレスを１／ビット幅と大幅に削減
できる。従って、メモリの容量を小さくする為の電子回
路が不要であり、低部品コストのデジタル画像補正装置
を実現することができる。

【００３２】第７発明に係るデジタル画像補正装置は、
補正信号作成回路は、読出回路の読出しに使用されるシ
ステムクロックが入力され、シフトレジスタが出力した
ビットシリアルデータの隣合う１ビットデータをそれぞ
れラッチする為の２つのタイミング信号を作成するタイ
ミング信号作成回路と、該タイミング信号作成回路が作
成したタイミング信号により、前記隣合う１ビットデー
タをそれぞれラッチする２つのラッチ回路と、該２つの
ラッチ回路がそれぞれラッチした前記隣合う１ビットデ
ータの関係に基づき、補正信号電圧を昇圧、降圧又は保
持する為の電圧信号を出力する昇降圧信号出力回路と、
該昇降圧信号出力回路が出力した電圧信号を積分するこ
とにより補正信号電圧を昇圧、降圧又は保持して出力す
る積分回路とを備えることを特徴とする。

【００３３】このデジタル画像補正装置では、補正信号
作成回路は、タイミング信号作成回路が、システムクロ
ックから、シフトレジスタが出力したビットシリアルデ
ータの隣合う１ビットデータをそれぞれラッチする為の
２つのタイミング信号を作成する。２つのラッチ回路
は、タイミング信号作成回路が作成したタイミング信号
により、隣合う１ビットデータをそれぞれラッチする。
昇降圧信号出力回路は、２つのラッチ回路がそれぞれラ
ッチした隣合う１ビットデータの関係に基づき、補正信
号電圧を昇圧、降圧又は保持する為の電圧信号を出力す
る。積分回路は、昇降圧信号出力回路が出力した電圧信
号を積分することにより補正信号電圧を昇圧、降圧又は
保持して出力する。

【００３４】これにより、ビットシリアルデータから、
必要とする補正信号電圧を得ることができ、従来、複数
ビット幅のメモリ及びデジタル／アナログ変換器を使用
していた場合に比べて、メモリの容量を１／ビット幅と
大幅に削減できる。従って、メモリの容量を小さくする
為の電子回路が不要であり、低部品コストのデジタル画
像補正装置を実現することができる。

【００３５】第８発明に係るデジタル画像補正装置は、
読出回路は、水平走査線数を判別する水平走査線数判別
回路を備え、該水平走査線数判別回路が判別した水平走
査線数と、メモリが記憶している１フレーム当たりの水
平走査線数との関係に基づき、前記判別した水平走査線
数の各水平走査線に対応する補正データを、前記メモリ
から重複すること又は間引くことにより読出すことを特
徴とする。

【００３６】このデジタル画像補正装置では、読出回路
は、水平走査線数判別回路が判別した水平走査線数と、
メモリが記憶している１フレーム当たりの水平走査線数
との関係に基づき、判別した水平走査線数の各水平走査
線に対応する補正データを、メモリから重複すること又
は間引くことにより読出す。これにより、同期信号の周
波数が変更されて、水平走査線数が増加したときでも、
増加した水平走査線数に対応する補正データを供給で
き、補正の精度を確保することができる。

【００３７】第９発明に係るディスプレイ装置は、請求
項１〜８の何れかに記載されたデジタル画像補正装置を
備えることを特徴とする。

【００３８】このディスプレイ装置では、請求項１〜８
の何れかに記載されたデジタル画像補正装置を備えてい
るので、安価なディスプレイ装置を実現することができ
る。

【００３９】

【発明の実施の形態】以下に、本発明を、その実施の形
態を示す図面に基づき説明する。 実施の形態１．図１は、第１，２，６，７，８発明に係
るデジタル画像補正装置の実施の形態の構成を示すブロ
ック図である。このデジタル画像補正装置は、水平ブラ
ンキングパルスが入力される入力端子１と、垂直ブラン
キングパルスが入力される入力端子２と、入力端子１，
２に接続されたフェーズロックドループ３（ＰＬＬ）及
び水平走査線数判別回路１９と、ＰＬＬ３から基準クロ
ックを与えられる分周カウンタ４と、入力端子２に接続
され、分周カウンタ４からシステムクロックを与えられ
るたＨアドレスカウンタ５とを備えている。

【００４０】このデジタル画像補正装置は、また、Ｈア
ドレスカウンタ５に接続され、ＣＲＴ画面上の各点で必
要とされるコンバーゼンス補正量を各点毎に１ビットデ
ータとして記憶しているメモリ１６と、メモリ１６に接
続された１ビットラッチ回路１７（１ｂｉｔ−ＬＡＴ）
と、１ビットラッチ回路１７に接続された１ビットデジ
タル／アナログ変換器１８（１ｂｉｔ−ＤＡＣ）と、１
ビットデジタル／アナログ変換器１８に接続されたロー
パスフィルタ１３（ＬＰＦ）と、ＬＰＦ１３に接続され
た増幅器１４（ＡＭＰ）と、増幅器１４に接続されたコ
ンバーゼンスヨークコイル１５（ＣＹコイル）とを備え
ている。

【００４１】以下に、このような構成のデジタル画像補
正装置の動作を説明する。予め、図３（ｂ）に示すよう
なＣＲＴ画面上の各点で必要とされるコンバーゼンス補
正量をデジタルコンバーゼンス補正データとして、図３
（ａ）に示すように各点毎に１ビットのＵＰ／ＤＯＷＮ
データとしてメモリ１６に記憶しておく（但し、アドレ
ス「００００」「０００１」‥‥毎に１バイト記憶し、
アドレス毎の８点をＭＳＢ→ＬＳＢ順に対応させる）。
そして、ＣＲＴにおけるラスタスキャンと同期して、Ｃ
ＲＴ画面上の最初の水平走査線から順次、各点のコンバ
ーゼンス補正データを１バイト単位で読出す。

【００４２】読出された１バイト単位のコンバーゼンス
補正データは、１ビットラッチ回路１７によりビットシ
リアルのＵＰ／ＤＯＷＮデータに変換された後、１ビッ
トデジタル／アナログ変換器１８により、ＵＰ／ＤＯＷ
Ｎデータからアナログデータに変換される。１ビットデ
ジタル／アナログ変換器１８により変換されたアナログ
データは、ＬＰＦ１３によりデータ間が補間されて連続
したコンバーゼンス補正信号となり、増幅器１４により
増幅された後、ＣＹコイル１５に供給される。これによ
り、ＣＲＴでは、ＣＹコイル１５から、画面上の各点の
コンバーゼンスを補正するコンバーゼンス補正磁界が発
生する。

【００４３】このとき、入力端子１からは、ＣＲＴにお
けるラスタスキャンに同期した水平偏向周波数ｆＨの水
平ブランキングパルスＨ．ＢＬＫが入力され、入力端子
２からは、ＣＲＴにおけるラスタスキャンに同期した垂
直偏向周波数ｆＶの垂直ブランキングパルスＶ．ＢＬＫ
が入力される。ＰＬＬ３は、水平ブランキングパルス
Ｈ．ＢＬＫが逓倍された基準クロックを生成し、分周カ
ウンタ４は、その基準クロックに同期して水平方向の分
周を常に一定に保つシステムクロックをＨアドレスカウ
ンタ５に供給する。

【００４４】Ｈアドレスカウンタ５は、垂直ブランキン
グパルスＶ．ＢＬＫを入力されて、水平、垂直の時間的
位相に対応した（ＣＲＴ画面上の位置に対応した）読出
アドレスを発生させる。水平走査線数判別回路１９は、
ＣＲＴ画面に表示すべき映像信号の１フレーム内の水平
走査線数を判別し、メモリ１６に供給する読出アドレス
を出力制御する。つまり、同期信号の周波数が変更され
ることにより１フレーム内の水平走査線数の密度が変化
するので、メモリ１６に記憶させてある、例えば１フレ
ーム内の（標準）水平走査線数５２５本に対応するコン
バーゼンス補正データに対して、判別した水平走査線数
が例えば７５０本であれば、メモリ１６内のコンバーゼ
ンス補正データの内、平均的に分散させた２２５本分に
ついては２回繰り返し読出すように制御する。また、判
別した水平走査線数が例えば４００本であれば、平均的
に分散させた１２５本分については間引いて読出すよう
に制御する。

【００４５】図２は、１ビットラッチ回路１７の構成例
を示すブロック図である。この１ビットラッチ回路１７
は、メモリ１６から読出された１バイト単位のコンバー
ゼンス補正データを、システムクロックに同期してラッ
チするラッチ回路２０と、ラッチ回路２０がラッチした
１バイト単位のコンバーゼンス補正データを、システム
クロックに同期して、ビットシリアルデータに変換する
シフトレジスタ２１とを備えている。

【００４６】このような構成の１ビットラッチ回路１７
では、ラッチ回路２０が、メモリ１６から読出された１
バイト単位のコンバーゼンス補正データを、システムク
ロックに同期してラッチする。そして、ラッチ回路２０
がラッチした１バイト単位のコンバーゼンス補正データ
を、シフトレジスタ２１が、システムクロックに同期し
てシフトし出力することにより、ビットシリアルデータ
に変換する。

【００４７】図４は、１ビットデジタル／アナログ変換
器１８の構成例を示すブロック図である。この１ビット
デジタル／アナログ変換器１８は、システムクロックが
入力され、互いに逆位相である位相ゲート信号ＧＡＴＥ
１，ＧＡＴＥ２を出力するフリップフロップ２２と、位
相ゲート信号ＧＡＴＥ１及びシステムクロックが入力さ
れ、タイミング信号ＣＬＫ１を出力するＮＯＲゲート２
３と、位相ゲート信号ＧＡＴＥ２及びシステムクロック
が入力され、タイミング信号ＣＬＫ２を出力するＮＯＲ
ゲート２４と、タイミング信号ＣＬＫ１により１ビット
ラッチ回路１７からのビットシリアルデータをラッチす
るフリップフロップ２５と、タイミング信号ＣＬＫ２に
より１ビットラッチ回路１７からのビットシリアルデー
タをラッチし反転出力するフリップフロップ２６とを備
えている。

【００４８】この１ビットデジタル／アナログ変換器１
８は、また、フリップフロップ２５がラッチし加算（Ｕ
Ｐ）信号として出力した信号を反転入力とし、フリップ
フロップ２６がラッチし減算（ＤＯＷＮ）信号として出
力した信号を非反転入力とするオペアンプを有し、減算
（ＤＯＷＮ）信号がＨレベルの間はＨレベルになり、加
算（ＵＰ）信号がＨレベルの間はＬレベルになるＵＰ／
ＤＯＷＮ信号を出力する加減算回路２７と、加減算回路
２７が出力したＵＰ／ＤＯＷＮ信号を反転入力として作
動するオペアンプを有し、ＵＰ／ＤＯＷＮ信号がＨレベ
ルの間は電圧レベルが低下し、ＵＰ／ＤＯＷＮ信号がＬ
レベルの間は電圧レベルが上昇するアナログ信号を出力
する積分回路２８とを備えている。

【００４９】図５は、上述したビットシリアルデータ
（ａ）、システムクロック（ｂ）、位相ゲート信号ＧＡ
ＴＥ１（ｃ）、位相ゲート信号ＧＡＴＥ２（ｄ）、タイ
ミング信号ＣＬＫ１（ｅ）、タイミング信号ＣＬＫ２
（ｆ）、加算（ＵＰ）信号（ｇ）、減算（ＤＯＷＮ）信
号（ｈ）、ＵＰ／ＤＯＷＮ信号（ｉ）及び積分回路２８
が出力するアナログ出力信号（ｊ）の関係の例を示した
タイミングチャートである。以下に、このタイミングチ
ャートを参照しながら、１ビットデジタル／アナログ変
換器１８の動作を説明する。フリップフロップ２２は、
システムクロック（ｂ）を与えられて、システムクロッ
クの２倍周期を有し、互いに逆位相である位相ゲート信
号ＧＡＴＥ１（ｃ），ＧＡＴＥ２（ｄ）を出力する。

【００５０】ＮＯＲゲート２３，２４は、パルス幅がシ
ステムクロックと同じで互いに半周期（＝システムクロ
ックの１周期）ずれているタイミング信号ＣＬＫ１
（ｅ），ＣＬＫ２（ｆ）を出力する。フリップフロップ
２５，２６は、タイミング信号ＣＬＫ１（ｅ），ＣＬＫ
２（ｆ）により１ビットラッチ回路１７からのシリアル
データ（ａ）の隣合う１ビットをそれぞれラッチする。

【００５１】ここで、シリアルデータ（ａ）の隣合う１
ビットデータの可能な組合わせ（連係パターン）は、
「１１」、「００」、「１０」及び「０１」である。フ
リップフロップ２５，２６がそれぞれラッチした隣合う
１ビットデータの組合わせが「１１」のとき、加算（Ｕ
Ｐ）信号（ｇ）は「１」、減算（ＤＯＷＮ）信号（ｈ）
は「０」となり、加減算回路２７は、「−１レベル」の
ＵＰ／ＤＯＷＮ信号を出力する。このとき、積分回路２
８が出力するアナログ出力信号（ｊ）は上昇する。

【００５２】フリップフロップ２５，２６がそれぞれラ
ッチした隣合う１ビットデータの組合わせが「００」の
とき、加算（ＵＰ）信号（ｇ）は「０」、減算（ＤＯＷ
Ｎ）信号（ｈ）は「１」となり、加減算回路２７は、
「＋１レベル」のＵＰ／ＤＯＷＮ信号を出力する。この
とき、積分回路２８が出力するアナログ出力信号（ｊ）
は低下する。

【００５３】フリップフロップ２５，２６がそれぞれラ
ッチした隣合う１ビットデータの組合わせが「１０」の
とき、加算（ＵＰ）信号（ｇ）は「１」、減算（ＤＯＷ
Ｎ）信号（ｈ）は「１」となり、加減算回路２７は、
「０レベル」のＵＰ／ＤＯＷＮ信号を出力する。このと
き、積分回路２８が出力するアナログ出力信号（ｊ）は
変化しない。

【００５４】フリップフロップ２５，２６がそれぞれラ
ッチした隣合う１ビットデータの組合わせが「０１」の
とき、加算（ＵＰ）信号（ｇ）は「０」、減算（ＤＯＷ
Ｎ）信号（ｈ）は「０」となり、加減算回路２７は、
「０レベル」のＵＰ／ＤＯＷＮ信号を出力する。このと
き、積分回路２８が出力するアナログ出力信号（ｊ）は
変化しない。従って、１ビットラッチ回路１７からのシ
リアルデータ（ａ）の隣合う１ビットデータの組合わせ
（連係パターン）により、コンバーゼンス補正点のコン
バーゼンス補正量（隣合うコンバーゼンス補正点におけ
る補正量の変化は、１ビットにより表現できる）を決め
ることができる。

【００５５】以上のように、ＣＲＴ画面上の位置に１対
１に対応したコンバーゼンス補正点で必要とされるコン
バーゼンス補正データを、１ビットのＵＰ／ＤＯＷＮデ
ータとして、メモリ１６に記憶させたので、コンバーゼ
ンス補正点それぞれにおいて所望の波形レベルを有する
コンバーゼンス補正信号を生成する為に、奇、偶フィー
ルド全てのコンバーゼンス補正データをメモリ１６に記
憶させる場合においても、例えば従来、８ビット幅メモ
リ及びデジタル／アナログ変換器を使用していた場合に
比べて、メモリの容量を１／ビット幅＝１／８と大幅に
削減できる。従って、メモリ容量を小さくする為の電子
回路が不要であり、低部品コストのデジタル画像補正装
置を実現することができる。

【００５６】実施の形態２．図６は、第１，３，６，
７，８発明に係るデジタル画像補正装置の実施の形態の
構成を示すブロック図である。このデジタル画像補正装
置は、図形歪みを補正する為のデジタル画像補正装置で
あり、図１に示したブロック図において、ＬＰＦ１３、
増幅器１４及びＣＹコイル１５を取り除き、１ビットデ
ジタル／アナログ変換器１８が出力するアナログ出力信
号を、直接、図形歪みを補正する為の偏向制御ユニット
２９（ＤＥＦＬ）の制御端子に与える構成である。メモ
リ１６には、ＣＲＴ画面上の各点で必要とされる図形歪
み補正量を各点毎に１ビットデータとして記憶してい
る。

【００５７】このようなデジタル画像補正装置では、Ｃ
ＲＴ画面上の位置に１対１に対応した補正点における図
形歪み補正データをメモリ１６から読出し、偏向制御ユ
ニット２９に与える。偏向制御ユニット２９は、与えら
れた補正点毎の図形歪み補正データに基づき、偏向コイ
ルに流れる電流を制御することにより、図７（ａ）に示
すような無補正状態のラスタ形状を、図７（ｂ）に示す
ようにダイナミックに補正する。その他の構成及び動作
については、実施の形態１で説明したデジタル画像補正
装置の構成及び動作と同様であるので、説明を省略す
る。

【００５８】以上のように、ＣＲＴ画面上の位置に１対
１に対応した図形歪み補正点で必要とされる図形歪み補
正データを、１ビットのＵＰ／ＤＯＷＮデータとして、
メモリ１６に記憶させたので、図形歪み補正点それぞれ
において所望の波形レベルを有する図形歪み補正信号を
生成する為に、奇、偶フィールド全ての図形歪み補正デ
ータをメモリ１６に記憶させる場合においても、例えば
従来、８ビット幅メモリ及びデジタル／アナログ変換器
を使用していた場合に比べて、メモリの容量を１／ビッ
ト幅＝１／８と大幅に削減できる。従って、メモリ容量
を小さくする為の電子回路が不要であり、低部品コスト
のデジタル画像補正装置を実現することができる。

【００５９】実施の形態３．図８は、第１，４，６，
７，８発明に係るデジタル画像補正装置の実施の形態の
構成を示すブロック図である。このデジタル画像補正装
置は、白バランス及び輝度むらを補正する為のデジタル
画像補正装置であり、図１に示したブロック図におい
て、ＬＰＦ１３、増幅器１４及びＣＹコイル１５を取り
除き、１ビットデジタル／アナログ変換器１８が出力す
るアナログ出力信号を、直接、白バランス及び輝度むら
を補正する為のビデオ補正ユニット３０（ＶＩＤＥＯ）
の制御端子に与える構成である。メモリ１６には、ＣＲ
Ｔ画面上の各点で必要とされる白バランス及び輝度むら
の補正量を各点毎に１ビットデータとして記憶してい
る。

【００６０】このようなデジタル画像補正装置では、Ｃ
ＲＴ画面上の各点における、赤、緑、青の３原色それぞ
れの輝度及びコントラストを、ＣＲＴ画面上の位置に１
対１に対応した補正点における、赤、緑、青の３原色そ
れぞれの輝度及びコントラストの補正データをメモリ１
６から読出し、ビデオ補正ユニット３０に与える。ビデ
オ補正ユニット３０は、与えられた補正点毎の赤、緑、
青の３原色それぞれの輝度及びコントラストの補正デー
タに基づき、ＣＲＴ画面上の各点における、赤、緑、青
の３原色それぞれの輝度及びコントラストをダイナミッ
クに補正する。その他の構成及び動作については、実施
の形態１で説明したデジタル画像補正装置の構成及び動
作と同様であるので、説明を省略する。

【００６１】以上のように、ＣＲＴ画面上の位置に１対
１に対応した白バランス及び輝度むら補正点で必要とさ
れる白バランス及び輝度むら補正データを、１ビットの
ＵＰ／ＤＯＷＮデータとして、メモリ１６に記憶させた
ので、白バランス及び輝度むら補正点それぞれにおいて
所望の波形レベルを有する白バランス及び輝度むら補正
信号を生成する為に、奇、偶フィールド全ての白バラン
ス及び輝度むら補正データをメモリ１６に記憶させる場
合においても、例えば従来、８ビット幅メモリ及びデジ
タル／アナログ変換器を使用していた場合に比べて、メ
モリの容量を１／ビット幅＝１／８と大幅に削減でき
る。従って、メモリ容量を小さくする為の電子回路が不
要であり、低部品コストのデジタル画像補正装置を実現
することができる。

【００６２】実施の形態４．図９は、第１，５，６，
７，８発明に係るデジタル画像補正装置の実施の形態の
構成を示すブロック図である。このデジタル画像補正装
置は、フォーカス（フォーカスコイルに流れる電流）を
補正する為のデジタル画像補正装置であり、図１に示し
たブロック図において、増幅器１４をフォーカスコイル
駆動増幅器３１に、ＣＹコイル１５をフォーカスコイル
３２に置き換えた構成である。メモリ１６には、ＣＲＴ
画面上の各点で必要とされるフォーカス補正量を各点毎
に１ビットデータとして記憶している。

【００６３】このようなデジタル画像補正装置では、Ｃ
ＲＴ画面上の位置に１対１に対応した補正点におけるフ
ォーカスの補正データをメモリ１６から読出す。読出さ
れた１バイト単位のフォーカスの補正データは、１ビッ
トラッチ回路１７によりビットシリアルデータに変換さ
れた後、１ビットデジタル／アナログ変換器１８によ
り、ＵＰ／ＤＯＷＮデータからアナログデータに変換さ
れる。

【００６４】１ビットデジタル／アナログ変換器１８に
より変換されたアナログデータは、ＬＰＦ１３によりデ
ータ間が補間されて連続したフォーカス補正信号とな
り、フォーカスコイル駆動増幅器３１により増幅された
後、フォーカスコイル３２に供給される。これにより、
ＣＲＴでは、フォーカスコイル３２から、画面上の各点
のフォーカスを補正するフォーカス補正磁界が発生し、
ＣＲＴ画面上の各点におけるフォーカス（フォーカスコ
イルに流れる電流）を補正する。その他の構成及び動作
については、実施の形態１で説明したデジタル画像補正
装置の構成及び動作と同様であるので、説明を省略す
る。

【００６５】以上のように、ＣＲＴ画面上の位置に１対
１に対応したフォーカス補正点で必要とされるフォーカ
ス補正データを、１ビットのＵＰ／ＤＯＷＮデータとし
て、メモリ１６に記憶させたので、フォーカス補正点そ
れぞれにおいて所望の波形レベルを有するフォーカス補
正信号を生成する為に、奇、偶フィールド全てのフォー
カス補正データをメモリ１６に記憶させる場合において
も、例えば従来、８ビット幅メモリ及びデジタル／アナ
ログ変換器を使用していた場合に比べて、メモリの容量
を１／ビット幅＝１／８と大幅に削減できる。従って、
メモリ容量を小さくする為の電子回路が不要であり、低
部品コストのデジタル画像補正装置を実現することがで
きる。

【００６６】実施の形態５．図１０は、第９発明に係る
ディスプレイ装置の実施の形態の構成を示すブロック図
である。このディスプレイ装置は、カラーテレビジョン
受像機であり、アンテナ４１により受信されたカラーテ
レビジョン電波は、チューナ４２により選択増幅される
と共に、中間周波信号に変換され、映像中間周波増幅・
検波回路４３へ送られる。中間周波信号は、映像中間周
波増幅・検波回路４３で増幅され、カラーテレビジョン
信号と音声中間周波信号とに分離される。音声中間周波
信号は、音声中間周波増幅回路３８で増幅された後、音
声検波増幅回路３９により音声信号が検波増幅され、ス
ピーカ４０から出力される。

【００６７】カラーテレビジョン信号は、映像増幅回路
３３で増幅された後、搬送色信号Ｃ及び輝度信号Ｙに分
離され、搬送色信号Ｃは色信号再生回路３４へ送られ、
輝度信号Ｙは輝度信号増幅回路３５及び同期・偏向回路
３６へ送られる。色信号再生回路３４では、搬送色信号
Ｃから色差信号Ｒ−Ｙ，Ｇ−Ｙ，Ｂ−Ｙが再生出力され
る。色差信号Ｒ−Ｙ，Ｇ−Ｙ，Ｂ−Ｙは、輝度信号増幅
回路３５で増幅された輝度信号Ｙがそれぞれ加算され
て、色信号Ｒ，Ｇ，Ｂとなって、ＣＲＴ４４へ入力され
る。ＣＲＴ４４では、色信号Ｒ，Ｇ，Ｂは、それぞれの
強さに応じた電子ビームとなる。

【００６８】また、同期・偏向回路３６は、水平ブラン
キングパルスＨ．ＢＬＫと垂直ブランキングパルスＶ．
ＢＬＫとをデジタル画像補正装置３７へ与える。その他
の構成及び動作は、実施の形態１で説明したデジタル画
像補正装置の構成及び動作と同様なので、説明を省略す
る。以上のように、低部品コストのデジタル画像補正装
置３７を使用するので、安価なディスプレイ装置を実現
することができる。

【００６９】

【発明の効果】第１発明に係るデジタル画像補正装置に
よれば、メモリが、画像を補正する為の補正データを画
像補正点毎に隣合う１ビットデータの連係パターンとし
て記憶しており、読出回路が、画面上のラスタスキャン
に同期してメモリから当該補正データを読出す。補正信
号作成回路は、読出回路が読出した補正データの隣合う
１ビットデータの連係パターンに基づき、当該画像補正
点における補正信号を作成し、補正回路は、この作成し
た補正信号に基づき画像を補正する。これにより、画像
補正点毎に１ビットの補正データを記憶するだけで画像
補正を行うことができる。従って、画像補正の精度を低
下させることなく、メモリ容量を大幅に削減することが
でき、メモリの小容量化の為の回路が不要となる為、画
像補正を行うデジタル画像補正装置を低コストで提供す
ることができる。

【００７０】第２発明に係るデジタル画像補正装置によ
れば、メモリが、コンバーゼンス補正データをコンバー
ゼンス補正点毎に隣合う１ビットデータの連係パターン
として記憶しており、読出回路が、画面上のラスタスキ
ャンに同期してメモリから当該コンバーゼンス補正デー
タを読出す。補正信号作成回路は、読出回路が読出した
コンバーゼンス補正データの隣合う１ビットデータの連
係パターンに基づき、当該コンバーゼンス補正点におけ
るコンバーゼンス補正信号を作成し、補正磁界発生回路
は、この作成したコンバーゼンス補正信号に基づき、コ
ンバーゼンス補正磁界を発生する。

【００７１】これにより、コンバーゼンス補正点毎に１
ビットのコンバーゼンス補正データを記憶するだけでコ
ンバーゼンス補正を行うことができる。従って、コンバ
ーゼンス補正の精度を低下させることなく、メモリ容量
を大幅に削減することができ、メモリの小容量化の為の
回路が不要となる為、コンバーゼンス補正を行うデジタ
ル画像補正装置を低コストで提供することができる。

【００７２】第３発明に係るデジタル画像補正装置によ
れば、メモリが、図形歪み補正データを図形歪み補正点
毎に隣合う１ビットデータの連係パターンとして記憶し
ており、読出回路が、画面上のラスタスキャンに同期し
てメモリから当該図形歪み補正データを読出す。補正信
号作成回路は、読出回路が読出した図形歪み補正データ
の隣合う１ビットデータの連係パターンに基づき、当該
図形歪み補正点における図形歪み補正信号を作成し、補
正磁界発生回路は、この作成した図形歪み補正信号に基
づき、図形歪み補正磁界を発生する。

【００７３】これにより、図形歪み補正点毎に１ビット
の図形歪み補正データを記憶するだけで図形歪み補正を
行うことができる。従って、図形歪み補正の精度を低下
させることなく、メモリ容量を大幅に削減することがで
き、メモリの小容量化の為の回路が不要となる為、図形
歪み補正を行うデジタル画像補正装置を低コストで提供
することができる。

【００７４】第４発明に係るデジタル画像補正装置によ
れば、メモリが、白バランス及び輝度むら補正データを
白バランス及び輝度むら補正点毎に隣合う１ビットデー
タの連係パターンとして記憶しており、読出回路が、画
面上のラスタスキャンに同期してメモリから当該白バラ
ンス及び輝度むら補正データを読出す。補正信号作成回
路は、読出回路が読出した白バランス及び輝度むら補正
データの隣合う１ビットデータの連係パターンに基づ
き、当該白バランス及び輝度むら補正点における白バラ
ンス及び輝度むら補正信号を作成し、ビデオ補正ユニッ
トは、この作成した白バランス及び輝度むら補正信号に
基づき、白バランス及び輝度むらを補正する。

【００７５】これにより、白バランス及び輝度むら補正
点毎に１ビットの白バランス及び輝度むら補正データを
記憶するだけで白バランス及び輝度むら補正を行うこと
ができる。従って、白バランス及び輝度むら補正の精度
を低下させることなく、メモリ容量を大幅に削減するこ
とができ、メモリの小容量化の為の回路が不要となる
為、白バランス及び輝度むら補正を行うデジタル画像補
正装置を低コストで提供することができる。

【００７６】第５発明に係るデジタル画像補正装置によ
れば、メモリが、フォーカス補正データをフォーカス補
正点毎に隣合う１ビットデータの連係パターンとして記
憶しており、読出回路が、画面上のラスタスキャンに同
期してメモリから当該フォーカス補正データを読出す。
補正信号作成回路は、読出回路が読出したフォーカス補
正データの隣合う１ビットデータの連係パターンに基づ
き、当該フォーカス補正点におけるフォーカス補正信号
を作成し、補正磁界発生回路は、この作成したフォーカ
ス補正信号に基づき、フォーカス補正磁界を発生する。
これにより、フォーカス補正点毎に１ビットのフォーカ
ス補正データを記憶するだけでフォーカス補正を行うこ
とができる。従って、フォーカス補正の精度を低下させ
ることなく、メモリ容量を大幅に削減することができ、
メモリの小容量化の為の回路が不要となる為、フォーカ
ス補正を行うデジタル画像補正装置を低コストで提供す
ることができる。

【００７７】第６発明に係るデジタル画像補正装置によ
れば、メモリは、１ビットデータを所定ビット数のパラ
レルデータとして記憶し、読出回路の記憶回路は、メモ
リが出力したパラレルデータを一時記憶し、ビットシリ
アルデータとして出力するので、従来、複数ビット幅の
メモリ及びデジタル／アナログ変換器を使用していた場
合に比べて、メモリの容量及びアドレスを１／ビット幅
と大幅に削減できる。従って、メモリの容量を小さくす
る為の電子回路が不要であり、低部品コストのデジタル
画像補正装置を実現することができる。

【００７８】第７発明に係るデジタル画像補正装置によ
れば、補正信号作成回路は、タイミング信号作成回路
が、システムクロックから、シフトレジスタが出力した
ビットシリアルデータの隣合う１ビットデータをそれぞ
れラッチする為の２つのタイミング信号を作成する。２
つのラッチ回路は、タイミング信号作成回路が作成した
タイミング信号により、隣合う１ビットデータをそれぞ
れラッチする。昇降圧信号出力回路は、２つのラッチ回
路がそれぞれラッチした隣合う１ビットデータの関係に
基づき、補正信号電圧を昇圧、降圧又は保持する為の電
圧信号を出力する。積分回路は、昇降圧信号出力回路が
出力した電圧信号を積分することにより補正信号電圧を
昇圧、降圧又は保持して出力する。

【００７９】これにより、ビットシリアルデータから、
必要とする補正信号電圧を得ることができ、従来、複数
ビット幅のメモリ及びデジタル／アナログ変換器を使用
していた場合に比べて、メモリの容量を１／ビット幅と
大幅に削減できる。従って、メモリの容量を小さくする
為の電子回路が不要であり、低部品コストのデジタル画
像補正装置を実現することができる。

【００８０】第８発明に係るデジタル画像補正装置によ
れば、読出回路は、水平走査線数判別回路が判別した水
平走査線数と、メモリが記憶している１フレーム当たり
の水平走査線数との関係に基づき、判別した水平走査線
数の各水平走査線に対応する補正データを、メモリから
重複すること又は間引くことにより読出す。これによ
り、同期信号の周波数が変更されて、水平走査線数が増
加したときでも、増加した水平走査線数に対応する補正
データを供給でき、補正の精度を確保することができ
る。

【００８１】第９発明に係るディスプレイ装置によれ
ば、請求項１〜８の何れかに記載されたデジタル画像補
正装置を備えているので、安価なディスプレイ装置を実
現することができる。

【図面の簡単な説明】

【図１】 本発明に係るデジタル画像補正装置の実施の
形態の構成を示すブロック図である。

【図２】 １ビットラッチ回路の構成例を示すブロック
図である。

【図３】 本発明に係るデジタル画像補正装置の、ＣＲ
Ｔ画面上の各点におけるコンバーゼンス補正データを説
明する為の説明図である。

【図４】 １ビットデジタル／アナログ変換器の構成例
を示すブロック図である。

【図５】 本発明に係るデジタル画像補正装置の各部に
おける信号の関係例を示したタイミングチャートであ
る。

【図６】 本発明に係るデジタル画像補正装置の実施の
形態の構成を示すブロック図である。

【図７】 図６に示したデジタル画像補正装置の動作を
説明する為の説明図である。

【図８】 本発明に係るデジタル画像補正装置の実施の
形態の構成を示すブロック図である。

【図９】 本発明に係るデジタル画像補正装置の実施の
形態の構成を示すブロック図である。

【図１０】 本発明に係るディスプレイ装置の実施の形
態の構成を示すブロック図である。

【図１１】 従来のデジタル画像補正装置の構成例を示
すブロック図である。

【図１２】 従来のデジタル画像補正装置の、ＣＲＴ画
面上の各点におけるコンバーゼンス補正データを説明す
る為の説明図である。

【符号の説明】

１，２ 入力端子、３ フェーズロックドループ（ＰＬ
Ｌ；読出回路）、４ 分周カウンタ（読出回路）、５
Ｈアドレスカウンタ（読出回路）、１３ ローパスフィ
ルタ（ＬＰＦ；補正信号作成回路）、１４ 増幅器（補
正磁界発生回路）、１５ コンバーゼンスヨークコイル
（補正磁界発生回路）、１６ メモリ、１７ １ビット
ラッチ回路（読出回路）、１８ １ビットデジタル／ア
ナログ変換器（１ビットＤ／Ａ変換器；補正信号作成回
路）、１９ 水平走査線数判別回路、２０ ラッチ回路
（読出回路）、２１ シフトレジスタ（読出回路）、２
２ フリップフロップ（タイミング信号作成回路）、２
３，２４ ＮＯＲゲート（タイミング信号作成回路）、
２５，２６ フリップフロップ（ラッチ回路）、２７
加減算回路（昇降圧信号出力回路）、２８ 積分回路
（補正信号作成回路）、２９ 偏向制御ユニット（補正
磁界発生回路）、３０ ビデオ補正ユニット、３１ フ
ォーカスコイル駆動増幅器、３２ フォーカスコイル
（補正磁界発生回路）、３６ 同期・偏向回路、３７
デジタル画像補正装置。

Claims (9)

【特許請求の範囲】
1. 【請求項１】 ラスタスキャン方式により表示されるＣ
   ＲＴの画面上の位置に１対１に対応した画像補正点にお
   ける画像を補正する為の補正データを、該画像補正点毎
   に隣合う１ビットデータの連係パターンとして記憶して
   いるメモリと、前記画面上のラスタスキャンに同期して
   該メモリから当該補正データを読出す読出回路と、該読
   出回路が読出した補正データの前記連係パターンに基づ
   き、当該画像補正点における補正信号を作成する補正信
   号作成回路と、該補正信号作成回路が作成した補正信号
   に基づき画像を補正する補正回路とを備えることを特徴
   とするデジタル画像補正装置。
2. 【請求項２】 ラスタスキャン方式により表示されるＣ
   ＲＴの画面上の位置に１対１に対応したコンバーゼンス
   補正点におけるコンバーゼンスを補正する為のコンバー
   ゼンス補正データを、該コンバーゼンス補正点毎に隣合
   う１ビットデータの連係パターンとして記憶しているメ
   モリと、前記画面上のラスタスキャンに同期して該メモ
   リから当該コンバーゼンス補正データを読出す読出回路
   と、該読出回路が読出したコンバーゼンス補正データの
   前記連係パターンに基づき、当該コンバーゼンス補正点
   におけるコンバーゼンス補正信号を作成する補正信号作
   成回路と、該補正信号作成回路が作成したコンバーゼン
   ス補正信号に基づき、コンバーゼンスを補正する為のコ
   ンバーゼンス補正磁界を発生する補正磁界発生回路とを
   備えることを特徴とするデジタル画像補正装置。
3. 【請求項３】 ラスタスキャン方式により表示されるＣ
   ＲＴの画面上の位置に１対１に対応した図形歪み補正点
   における図形歪みを補正する為の図形歪み補正データ
   を、該図形歪み補正点毎に隣合う１ビットデータの連係
   パターンとして記憶しているメモリと、前記画面上のラ
   スタスキャンに同期して該メモリから当該図形歪み補正
   データを読出す読出回路と、該読出回路が読出した図形
   歪み補正データの前記連係パターンに基づき、当該図形
   歪み補正点における図形歪み補正信号を作成する補正信
   号作成回路と、該補正信号作成回路が作成した図形歪み
   補正信号に基づき、図形歪みを補正する為の図形歪み補
   正磁界を発生する補正磁界発生回路とを備えることを特
   徴とするデジタル画像補正装置。
4. 【請求項４】 ラスタスキャン方式により表示されるＣ
   ＲＴの画面上の位置に１対１に対応した白バランス及び
   輝度むら補正点における白バランス及び輝度むらを補正
   する為の白バランス及び輝度むら補正データを、該白バ
   ランス及び輝度むら補正点毎に隣合う１ビットデータの
   連係パターンとして記憶しているメモリと、前記画面上
   のラスタスキャンに同期して該メモリから当該白バラン
   ス及び輝度むら補正データを読出す読出回路と、該読出
   回路が読出した白バランス及び輝度むら補正データの前
   記連係パターンに基づき、当該白バランス及び輝度むら
   補正点における白バランス及び輝度むら補正信号を作成
   する補正信号作成回路と、該補正信号作成回路が作成し
   た白バランス及び輝度むら補正信号に基づき、白バラン
   ス及び輝度むらを補正するビデオ補正ユニットとを備え
   ることを特徴とするデジタル画像補正装置。
5. 【請求項５】 ラスタスキャン方式により表示されるＣ
   ＲＴの画面上の位置に１対１に対応したフォーカス補正
   点におけるフォーカスを補正する為のフォーカス補正デ
   ータを、該フォーカス補正点毎に隣合う１ビットデータ
   の連係パターンとして記憶しているメモリと、前記画面
   上のラスタスキャンに同期して該メモリから当該フォー
   カス補正データを読出す読出回路と、該読出回路が読出
   したフォーカス補正データの前記連係パターンに基づ
   き、当該フォーカス補正点におけるフォーカス補正信号
   を作成する補正信号作成回路と、該補正信号作成回路が
   作成したフォーカス補正信号に基づき、フォーカスを補
   正する為のフォーカス補正磁界を発生する補正磁界発生
   回路とを備えることを特徴とするデジタル画像補正装
   置。
6. 【請求項６】 メモリは、１ビットデータを所定ビット
   数のパラレルデータとして記憶し、読出回路は、該メモ
   リが出力したパラレルデータを一時記憶しビットシリア
   ルデータとして出力する記憶回路を備えることを特徴と
   する請求項１〜５の何れかに記載のデジタル画像補正装
   置。
7. 【請求項７】 補正信号作成回路は、読出回路の読出し
   に使用されるシステムクロックが入力され、シフトレジ
   スタが出力したビットシリアルデータの隣合う１ビット
   データをそれぞれラッチする為の２つのタイミング信号
   を作成するタイミング信号作成回路と、該タイミング信
   号作成回路が作成したタイミング信号により、前記隣合
   う１ビットデータをそれぞれラッチする２つのラッチ回
   路と、該２つのラッチ回路がそれぞれラッチした前記隣
   合う１ビットデータの関係に基づき、補正信号電圧を昇
   圧、降圧又は保持する為の電圧信号を出力する昇降圧信
   号出力回路と、該昇降圧信号出力回路が出力した電圧信
   号を積分することにより補正信号電圧を昇圧、降圧又は
   保持して出力する積分回路とを備えることを特徴とする
   請求項６記載のデジタル画像補正装置。
8. 【請求項８】 読出回路は、水平走査線数を判別する水
   平走査線数判別回路を備え、該水平走査線数判別回路が
   判別した水平走査線数と、メモリが記憶している１フレ
   ーム当たりの水平走査線数との関係に基づき、前記判別
   した水平走査線数の各水平走査線に対応する補正データ
   を、前記メモリから重複すること又は間引くことにより
   読出すことを特徴とする請求項１〜７の何れかに記載の
   デジタル画像補正装置。
9. 【請求項９】 請求項１〜８の何れかに記載されたデジ
   タル画像補正装置を備えることを特徴とするディスプレ
   イ装置。