JPH11329642A - 高密度実装パッケージ開発用ソケット - Google Patents
高密度実装パッケージ開発用ソケットInfo
- Publication number
- JPH11329642A JPH11329642A JP10126991A JP12699198A JPH11329642A JP H11329642 A JPH11329642 A JP H11329642A JP 10126991 A JP10126991 A JP 10126991A JP 12699198 A JP12699198 A JP 12699198A JP H11329642 A JPH11329642 A JP H11329642A
- Authority
- JP
- Japan
- Prior art keywords
- socket
- integrated circuit
- pin
- debugging
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Connecting Device With Holders (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【課題】高密度実装パッケージの集積回路をデバッグす
る時の問題点を解決するためになされたものであって、
ソケットを設けることにより集積回路のパッケージの全
てのリードを測定器のプローブにより摘めるようにする
ことを目的とする。 【解決手段】集積回路やその他の電気部品を搭載するプ
リント基板１と、本発明によるソケットの構成品である
第一のソケット２と、本発明によるソケットの構成品で
ある第二のソケットを接続するためのオス形のピン３
と、第二のソケット４と、測定用ピン５と、第一のソケ
ットと接続するためのメス形のピン６と、デバッグを行
なう集積回路７とにより構成する。
る時の問題点を解決するためになされたものであって、
ソケットを設けることにより集積回路のパッケージの全
てのリードを測定器のプローブにより摘めるようにする
ことを目的とする。 【解決手段】集積回路やその他の電気部品を搭載するプ
リント基板１と、本発明によるソケットの構成品である
第一のソケット２と、本発明によるソケットの構成品で
ある第二のソケットを接続するためのオス形のピン３
と、第二のソケット４と、測定用ピン５と、第一のソケ
ットと接続するためのメス形のピン６と、デバッグを行
なう集積回路７とにより構成する。
Description
【０００１】
【発明の属する技術分野】本発明は高密度実装パッケー
ジ開発用ソケットに関し、特にＦＰＧＡ（Ｆｉｅｌｄ
Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、
ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅ
ｖｉｃｅ）等により実現するＡＳＩＣ（Ａｐｐｌｉｃａ
ｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ
Ｃｉｒｃｕｉｔ）のような高密度実装された集積回路の
開発に必要な高密度実装パッケージ開発用ソケットに関
する。
ジ開発用ソケットに関し、特にＦＰＧＡ（Ｆｉｅｌｄ
Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、
ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅ
ｖｉｃｅ）等により実現するＡＳＩＣ（Ａｐｐｌｉｃａ
ｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ
Ｃｉｒｃｕｉｔ）のような高密度実装された集積回路の
開発に必要な高密度実装パッケージ開発用ソケットに関
する。
【０００２】
【従来の技術】年々、電子機器を構成する電子回路規模
は大きくなり、複雑且つ高度化されている。そこで、電
子回路を構成する要素の一つである集積回路は、ますま
す高密度化及びカスタム化され、その重要性も増し、電
子機器開発のキーパーツとなっている。カスタム化した
集積回路の開発の方法として、開発費用の低減や、開発
期間の短縮のために集積回路のユーザがロジックを自由
に組み立てたり変更できるプログラマブルデバイスを採
用することが増加している。前記プログラマブルデバイ
スの採用にあたっては、ユーザは、独自にシステム設
計、ソフト設計及びハード設計を実施し、更に前記設計
のシュミレーション及び完成したプログラマブルデバイ
スのデバッグ等を行なう必要がある。次に、プログラマ
ブルデバイスのパッケージとしては、集積回路の高密度
化に対応して様々な形状のものが開発されている。大き
く分けてリード挿入形と表面実装形とに分類され、夫々
にリードの取り出し方により一方向からリードを取り出
すシングル形、二側面からリードを取り出すデュアル
形、四側面からリードを取り出すクワッド形に分類でき
る。通常使用されるパッケージの形状としては、高密度
化を図るためクワッド形の表面実装方式が採用されるこ
とが多い。図３にＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃ
ｋａｇｅ）と呼ばれるクワッド形の表面実装方式を採用
した集積回路のパッケージ外観図の一例を示す。ＱＦＰ
として実現している形状としては、５×５ｍｍの寸法の
ものから大きいものでは４４×４４mmの寸法のもの等が
揃えられており、リードの数も最大２６４まで可能であ
る。又、リードのピッチは、小さなものでは０．６５ｍ
ｍとなっている。そこで、ユーザは、以上説明したよう
な集積回路のパッケージにより実現するプログラマブル
デバイスを使用して、ＡＳＩＣを構築する。尚、この
時、前記ＡＳＩＣを構築する時に行なうデバッグを容易
とするため、ＡＳＩＣのハード設計を行なう時に、デバ
ッグ用のチェック端子をＡＳＩＣの空きリードに前もっ
て出力しておく。
は大きくなり、複雑且つ高度化されている。そこで、電
子回路を構成する要素の一つである集積回路は、ますま
す高密度化及びカスタム化され、その重要性も増し、電
子機器開発のキーパーツとなっている。カスタム化した
集積回路の開発の方法として、開発費用の低減や、開発
期間の短縮のために集積回路のユーザがロジックを自由
に組み立てたり変更できるプログラマブルデバイスを採
用することが増加している。前記プログラマブルデバイ
スの採用にあたっては、ユーザは、独自にシステム設
計、ソフト設計及びハード設計を実施し、更に前記設計
のシュミレーション及び完成したプログラマブルデバイ
スのデバッグ等を行なう必要がある。次に、プログラマ
ブルデバイスのパッケージとしては、集積回路の高密度
化に対応して様々な形状のものが開発されている。大き
く分けてリード挿入形と表面実装形とに分類され、夫々
にリードの取り出し方により一方向からリードを取り出
すシングル形、二側面からリードを取り出すデュアル
形、四側面からリードを取り出すクワッド形に分類でき
る。通常使用されるパッケージの形状としては、高密度
化を図るためクワッド形の表面実装方式が採用されるこ
とが多い。図３にＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃ
ｋａｇｅ）と呼ばれるクワッド形の表面実装方式を採用
した集積回路のパッケージ外観図の一例を示す。ＱＦＰ
として実現している形状としては、５×５ｍｍの寸法の
ものから大きいものでは４４×４４mmの寸法のもの等が
揃えられており、リードの数も最大２６４まで可能であ
る。又、リードのピッチは、小さなものでは０．６５ｍ
ｍとなっている。そこで、ユーザは、以上説明したよう
な集積回路のパッケージにより実現するプログラマブル
デバイスを使用して、ＡＳＩＣを構築する。尚、この
時、前記ＡＳＩＣを構築する時に行なうデバッグを容易
とするため、ＡＳＩＣのハード設計を行なう時に、デバ
ッグ用のチェック端子をＡＳＩＣの空きリードに前もっ
て出力しておく。
【０００３】
【発明が解決しようとする課題】しかしながら、前述し
たような高密度実装された集積回路のパッケージにおい
ては、リード間の最小ピッチが０．６５ｍｍと非常に狭
く、デバッグ用のチェック端子をＡＳＩＣの空きリード
に前もって出力しておいても、測定器のプローブにより
所望のリードを摘むことは非常に困難である。本発明
は、上述したような従来の高密度実装パッケージ化した
集積回路をデバッグする時の問題点を解決するためにな
されたものであって、ソケットを設けることにより集積
回路のパッケージの全てのリードを容易に測定器のプロ
ーブにより摘めるようにすることを目的とする。
たような高密度実装された集積回路のパッケージにおい
ては、リード間の最小ピッチが０．６５ｍｍと非常に狭
く、デバッグ用のチェック端子をＡＳＩＣの空きリード
に前もって出力しておいても、測定器のプローブにより
所望のリードを摘むことは非常に困難である。本発明
は、上述したような従来の高密度実装パッケージ化した
集積回路をデバッグする時の問題点を解決するためにな
されたものであって、ソケットを設けることにより集積
回路のパッケージの全てのリードを容易に測定器のプロ
ーブにより摘めるようにすることを目的とする。
【０００４】
【課題を解決するための手段】上記目的を達成するため
に本発明に係る高密度実装パッケージ開発用ソケットは
以下の構成をとる。請求項１記載の高密度実装パッケー
ジ開発用ソケットは、高密度実装された集積回路のデバ
ッグ時に使用する測定用ピンを備えたソケットにおい
て、前記集積回路と同一のリード配置を持ち第二のソケ
ットと接続するためのオス形のピンを備えた第一のソケ
ットと、前記集積回路を実装すると共に第一のソケット
に接続するためのメス形のピンと前記集積回路の全ての
リードに対応する測定用ピンとを備えた第二のソケット
とにより構成し、前記第一のソケットと第二のソケット
とを接続することにより前記集積回路の全てのリードを
測定用ピンに出力する。請求項２記載の高密度実装パッ
ケージ開発用ソケットは、高密度実装された集積回路の
デバッグ時に使用する測定用ピンを備えたソケットにお
いて、プリント基板に半田付け接続される前記集積回路
のリード用パターンの余剰部分に半田付けする手段を持
つと共に第二のソケットと接続するためのメス形のピン
を備えた第一のソケットと、第一のソケットに接続する
ためのオス形のピンと前記集積回路の全てのリードに対
応する測定用ピンとを備えた第二のソケットとにより構
成し、前記第一のソケットと第二のソケットとを接続す
ることにより前記集積回路の全てのリードを測定用ピン
に出力する。
に本発明に係る高密度実装パッケージ開発用ソケットは
以下の構成をとる。請求項１記載の高密度実装パッケー
ジ開発用ソケットは、高密度実装された集積回路のデバ
ッグ時に使用する測定用ピンを備えたソケットにおい
て、前記集積回路と同一のリード配置を持ち第二のソケ
ットと接続するためのオス形のピンを備えた第一のソケ
ットと、前記集積回路を実装すると共に第一のソケット
に接続するためのメス形のピンと前記集積回路の全ての
リードに対応する測定用ピンとを備えた第二のソケット
とにより構成し、前記第一のソケットと第二のソケット
とを接続することにより前記集積回路の全てのリードを
測定用ピンに出力する。請求項２記載の高密度実装パッ
ケージ開発用ソケットは、高密度実装された集積回路の
デバッグ時に使用する測定用ピンを備えたソケットにお
いて、プリント基板に半田付け接続される前記集積回路
のリード用パターンの余剰部分に半田付けする手段を持
つと共に第二のソケットと接続するためのメス形のピン
を備えた第一のソケットと、第一のソケットに接続する
ためのオス形のピンと前記集積回路の全てのリードに対
応する測定用ピンとを備えた第二のソケットとにより構
成し、前記第一のソケットと第二のソケットとを接続す
ることにより前記集積回路の全てのリードを測定用ピン
に出力する。
【０００５】
【発明の実施の形態】以下、図示した実施例に基づいて
本発明を詳細に説明する。先ず、請求項１記載の高密度
実装パッケージ開発用ソケットについて説明する。図１
は本発明による高密度実装パッケージ開発用ソケットの
一実施例を示す第一の構成図である。同図において、１
は集積回路やその他の電気部品を搭載するプリント基板
を、２は本発明によるソケットの構成品である第一のソ
ケットを、３は本発明によるソケットの構成品である第
二のソケットを接続するためのオス形のピンを、４は第
二のソケットを、５は測定用ピンを、６は第一のソケッ
トと接続するためのメス形のピンを、７はデバッグを行
なう集積回路を夫々示す。以上のように構成した高密度
実装パッケージ開発用ソケットは次のように機能する。
第一のソケット２は、集積回路７と同じリード配置を有
しておりプリント基板１に集積回路７の代りに実装す
る。第一のソケット２には、上部方向にオス形のピン３
が設けてあり、第二のソケット４に設けられたメス形の
ピン６とにより第一のソケット２と第二のソケット４は
合体する。第二のソケット４の上部には、デバッグを行
なう集積回路７を実装し、前記集積回路７と第一のソケ
ット２とのリード配置を同一となるように内部接続して
いるため、デバッグを行なう集積回路７は、第二のソケ
ット４と第一のソケット２とを経由してプリント基板１
に接続される。又、第二のソケット４には、４側面に前
記集積回路７の全てのリードに対応した測定用ピンを配
置し、デバッグの時に測定器のプローブで摘めるように
してある。そこで、以上のように構成したソケットを使
用し容易に集積回路のデバッグを行なうことが出来る。
次に、請求項２記載の高密度実装パッケージ開発用ソケ
ットについて説明する。図２は本発明による高密度実装
パッケージ開発用ソケットの一実施例を示す第二の構成
図である。同図において、１は集積回路やその他の電気
部品を搭載するプリント基板を、７はデバッグを行なう
集積回路を、８はプリント基板１に設けられた集積回路
７を半田付け接続するパターンの集積回路７のリードに
より覆われない余剰部分を、９は本発明によるソケット
の構成品である第一のソケットを、１０は第一のソケッ
トに設けたプリント基板への接合部分を、１１は本発明
によるソケットの構成品である第二のソケットを接続す
るためのメス形のピンを、１２は第二のソケットを、１
３は第一のソケットを接続するためのオス形のピンを、
１４は測定用ピンを夫々示す。以上のように構成した高
密度実装パッケージ開発用ソケットは次のように機能す
る。プリント基板１上にデバッグを行なうＱＦＰタイプ
の表面実装用集積回路７が実装されている。プリント基
板１に設けられた集積回路７を半田付け接続するパター
ンの集積回路７のリードにより覆われない余剰部分８に
第一のソケット９の接合部分１０を合致させ半田付け接
続する。次に、第一のソケット９の上部に設けられたメ
ス形のピン１１に第二のソケット１２の下部に設けられ
たオス形のピン１３を挿入し、第一のソケット９と第二
のソケット１２とを合体する。第二のソケット１２の下
部に設けられたオス形のピン１３と上部に設けられた測
定用ピン１４は、第二のソケット１２の内部において１
対１に接続されており、測定用ピン１４は、集積回路７
の全てのリードに接続されることになる。そこで、集積
回路７のデバッグを行なう時は、集積回路７のリードに
対応した測定用ピン１４を測定器のプローブにより摘み
実行する。尚、デバッグ作業をしない時には、第二のソ
ケット１２を取り外しておくことにより、集積回路の品
番等を確かめることも出来る。
本発明を詳細に説明する。先ず、請求項１記載の高密度
実装パッケージ開発用ソケットについて説明する。図１
は本発明による高密度実装パッケージ開発用ソケットの
一実施例を示す第一の構成図である。同図において、１
は集積回路やその他の電気部品を搭載するプリント基板
を、２は本発明によるソケットの構成品である第一のソ
ケットを、３は本発明によるソケットの構成品である第
二のソケットを接続するためのオス形のピンを、４は第
二のソケットを、５は測定用ピンを、６は第一のソケッ
トと接続するためのメス形のピンを、７はデバッグを行
なう集積回路を夫々示す。以上のように構成した高密度
実装パッケージ開発用ソケットは次のように機能する。
第一のソケット２は、集積回路７と同じリード配置を有
しておりプリント基板１に集積回路７の代りに実装す
る。第一のソケット２には、上部方向にオス形のピン３
が設けてあり、第二のソケット４に設けられたメス形の
ピン６とにより第一のソケット２と第二のソケット４は
合体する。第二のソケット４の上部には、デバッグを行
なう集積回路７を実装し、前記集積回路７と第一のソケ
ット２とのリード配置を同一となるように内部接続して
いるため、デバッグを行なう集積回路７は、第二のソケ
ット４と第一のソケット２とを経由してプリント基板１
に接続される。又、第二のソケット４には、４側面に前
記集積回路７の全てのリードに対応した測定用ピンを配
置し、デバッグの時に測定器のプローブで摘めるように
してある。そこで、以上のように構成したソケットを使
用し容易に集積回路のデバッグを行なうことが出来る。
次に、請求項２記載の高密度実装パッケージ開発用ソケ
ットについて説明する。図２は本発明による高密度実装
パッケージ開発用ソケットの一実施例を示す第二の構成
図である。同図において、１は集積回路やその他の電気
部品を搭載するプリント基板を、７はデバッグを行なう
集積回路を、８はプリント基板１に設けられた集積回路
７を半田付け接続するパターンの集積回路７のリードに
より覆われない余剰部分を、９は本発明によるソケット
の構成品である第一のソケットを、１０は第一のソケッ
トに設けたプリント基板への接合部分を、１１は本発明
によるソケットの構成品である第二のソケットを接続す
るためのメス形のピンを、１２は第二のソケットを、１
３は第一のソケットを接続するためのオス形のピンを、
１４は測定用ピンを夫々示す。以上のように構成した高
密度実装パッケージ開発用ソケットは次のように機能す
る。プリント基板１上にデバッグを行なうＱＦＰタイプ
の表面実装用集積回路７が実装されている。プリント基
板１に設けられた集積回路７を半田付け接続するパター
ンの集積回路７のリードにより覆われない余剰部分８に
第一のソケット９の接合部分１０を合致させ半田付け接
続する。次に、第一のソケット９の上部に設けられたメ
ス形のピン１１に第二のソケット１２の下部に設けられ
たオス形のピン１３を挿入し、第一のソケット９と第二
のソケット１２とを合体する。第二のソケット１２の下
部に設けられたオス形のピン１３と上部に設けられた測
定用ピン１４は、第二のソケット１２の内部において１
対１に接続されており、測定用ピン１４は、集積回路７
の全てのリードに接続されることになる。そこで、集積
回路７のデバッグを行なう時は、集積回路７のリードに
対応した測定用ピン１４を測定器のプローブにより摘み
実行する。尚、デバッグ作業をしない時には、第二のソ
ケット１２を取り外しておくことにより、集積回路の品
番等を確かめることも出来る。
【０００６】
【発明の効果】本発明は上述した如く構成するものであ
るから、請求項１及び２記載の高密度実装パッケージ開
発用ソケットは、デバッグ時に集積回路のリードをリー
ドピッチが狭いために直接測定器のプローブにより摘む
ことが出来ない等の問題点を解決し、集積回路の全ての
リードを摘むことを可能としたもので、デバッグを行な
う上で大きな効果を発揮する。
るから、請求項１及び２記載の高密度実装パッケージ開
発用ソケットは、デバッグ時に集積回路のリードをリー
ドピッチが狭いために直接測定器のプローブにより摘む
ことが出来ない等の問題点を解決し、集積回路の全ての
リードを摘むことを可能としたもので、デバッグを行な
う上で大きな効果を発揮する。
【図１】本発明による高密度実装パッケージ開発用ソケ
ットの一実施例を示す第一の構成図である。
ットの一実施例を示す第一の構成図である。
【図２】本発明による高密度実装パッケージ開発用ソケ
ットの一実施例を示す第二の構成図である。
ットの一実施例を示す第二の構成図である。
【図３】クワッド形の表面実装方式を採用した集積回路
のパッケージ外観図の一例を示す。
のパッケージ外観図の一例を示す。
１・・・プリント基板、 ２・・・第一のソケット、
３・・・オス形のピン、４・・・第二のソケット、 ５
・・・測定用ピン、 ６・・・メス形のピン、７・・・
集積回路、 ８・・・パターンのリードにより覆われな
い部分、 ９・・・第一のソケット、 １０・・・パタ
ーンとの接合部分、 １１・・・メス形のピン、 １２
・・・第二のソケット、 １３・・・オス形のピン、
１４・・・測定用ピン
３・・・オス形のピン、４・・・第二のソケット、 ５
・・・測定用ピン、 ６・・・メス形のピン、７・・・
集積回路、 ８・・・パターンのリードにより覆われな
い部分、 ９・・・第一のソケット、 １０・・・パタ
ーンとの接合部分、 １１・・・メス形のピン、 １２
・・・第二のソケット、 １３・・・オス形のピン、
１４・・・測定用ピン
Claims (2)
- 【請求項１】高密度実装された集積回路のデバッグ時に
使用する測定用ピンを備えたソケットにおいて、 前記集積回路と同一のリード配置を持ち第二のソケット
と接続するためのオス形のピンを備えた第一のソケット
と、前記集積回路を実装すると共に第一のソケットに接
続するためのメス形のピンと前記集積回路の全てのリー
ドに対応する測定用ピンとを備えた第二のソケットとに
より構成し、前記第一のソケットと第二のソケットとを
接続することにより前記集積回路の全てのリードを測定
用ピンに出力することを特徴とした高密度実装パッケー
ジ開発用ソケット。 - 【請求項２】高密度実装された集積回路のデバッグ時に
使用する測定用ピンを備えたソケットにおいて、 プリント基板に半田付け接続される前記集積回路のリー
ド用パターンの余剰部分に半田付けする手段を持つと共
に第二のソケットと接続するためのメス形のピンを備え
た第一のソケットと、第一のソケットに接続するための
オス形のピンと前記集積回路の全てのリードに対応する
測定用ピンとを備えた第二のソケットとにより構成し、
前記第一のソケットと第二のソケットとを接続すること
により前記集積回路の全てのリードを測定用ピンに出力
することを特徴とした高密度実装パッケージ開発用ソケ
ット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10126991A JPH11329642A (ja) | 1998-05-11 | 1998-05-11 | 高密度実装パッケージ開発用ソケット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10126991A JPH11329642A (ja) | 1998-05-11 | 1998-05-11 | 高密度実装パッケージ開発用ソケット |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11329642A true JPH11329642A (ja) | 1999-11-30 |
Family
ID=14948959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10126991A Pending JPH11329642A (ja) | 1998-05-11 | 1998-05-11 | 高密度実装パッケージ開発用ソケット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11329642A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107688145A (zh) * | 2017-11-16 | 2018-02-13 | 伟创力电子技术(苏州)有限公司 | 多功能检测夹具 |
-
1998
- 1998-05-11 JP JP10126991A patent/JPH11329642A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107688145A (zh) * | 2017-11-16 | 2018-02-13 | 伟创力电子技术(苏州)有限公司 | 多功能检测夹具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6862190B2 (en) | Adapter for plastic-leaded chip carrier (PLCC) and other surface mount technology (SMT) chip carriers | |
| JPH0225774A (ja) | 電子モジュール | |
| JPH11329642A (ja) | 高密度実装パッケージ開発用ソケット | |
| JPH08278900A (ja) | エミュレータプローブ | |
| JPH0650990Y2 (ja) | リード端子部品 | |
| JPS59181650A (ja) | 回路素子を封入したプリント板 | |
| JPH05242939A (ja) | Ｐｌｃｃ測定用ｉｃソケット | |
| JPH04155856A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH1012660A (ja) | 表面実装用集積回路 | |
| JPH0632396B2 (ja) | 電子回路 | |
| JPS63249362A (ja) | 表面実装部品用パツケ−ジ | |
| JPS62163351A (ja) | Ｉｃソケツト | |
| KR19980024658U (ko) | 테스트 지그 | |
| JP2001006832A (ja) | パッケージのピン配列変換装置およびピン配列変換方法 | |
| JPH04159763A (ja) | 樹脂封止型集積回路 | |
| JP2003318308A (ja) | 可撓性回路基板のフリップチップｉｃ接続用回路パターン | |
| JPH03196554A (ja) | 半導体装置の実装方法 | |
| JPH03224259A (ja) | 半導体集積回路装置 | |
| JPH03219576A (ja) | Ｉｃソケットおよびｉｃパッケージ | |
| JPH02177386A (ja) | 電子デバイス | |
| JPH08293370A (ja) | Ｉｃソケット及びこれを用いた試験装置 | |
| JPH07147369A (ja) | 集積回路パッケージ | |
| JPH09283729A (ja) | 半導体集積回路 | |
| JP2000082552A (ja) | Ｉｃソケット | |
| JPH098080A (ja) | Ｌｓｉ実装用構造体および半導体装置の実装方法 |