JPS63249362A - 表面実装部品用パツケ−ジ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は表面実装部品用パッケージに関するもので、＃
にそのヒ面倒に表面実装用部品１例えば一般的半導体部
品、特にデジタルＴＣを搭載し、その下側から突出する
導体ピンによって他の基板等に実装するための表面実装
部品用パッケージに関するものである。

（従来の技術） 近年の電子回路技術の発達により、所謂半導体素子等の
電子部品の集積度は相当高度になってきている・、一方
、このような電子部品に対する実装技術に対しても、電
子部品の高密度化に伴った高密度実装の要求が高まって
きているのも当然のことである。このような集積度が高
くなってきている電子部品の高密度ｊ！装に対処するた
めに、従来より種々な実装技術が開発されてきているが
、それでも電子部品の高密度化に充分対処することがで
きる実装技術は未だ開発途上にあるのが実状である。特
に近年の電子部品は、その高密度化に伴って多数の接続
端子を有するものとなってきており、これに対処する実
装技術として表面実装技術及び導体ピンを使用した実装
技術が開発されたのである。

ところが１表面実装技術にあっては種々の利点があるも
のの、表面実装部品の直下部分に外部接続部を形成する
ことは通常困難である。その表面に形成した各接続部を
電気的に接続するための導体回路を平面的に形成する必
要があるが、この導体回路が表面実装部品によって覆わ
れ、表面実装部品の下側は事実上使用することが困難と
なるからである。従って、この表面実装技術のみでは。

前述した高密度実装を達成使用とすることは困難なので
ある。

また、外部接続用の導体ビンを使用した実装技術にあっ
ては、通常この技術は、所謂ビングリッドアレイとして
達成されるが、このビングリッドアレイに実装される電
子部品の端子の数だけ接続回路と導体ピンを用意しなけ
ればならず、複数の電子部品を同一のピングリッドアレ
イに同時に使用することは、必要とされるパッケージが
異なればその接続パターンも異なるために困難なことで
ある。

一般に、ゲートアレイＩＣやプログラマブルＩＣを利用
し、汎用性が亭く個別に形成されたＩＣで構成された電
子回路ブロックを集積した表面実装部品用パッケージは
、入出力信号が多いため格子状に接続ビンが取付けられ
ている。例えば、フラットパッケージ（プログラマブル
ＩＣ）であ゛る表面実装部品を取付たビングリッドアレ
イ型の導体ピンを持つ表面実装部品用パッケージにおい
て１表面実装部品用パッケージは標準化しであるので、
一つの表面実装部品の論理回路規模を超える場合は表面
実装部品間の相互接続を行なわなければならない、前記
両導体ビンは同じ長さのものであるため、その相互接続
はベースプリント配線基板上で行なうことになるが、電
子回路の機能ブロックを一つにまとめることによる効果
が大きく減じるのである。

特に、従来のビングリッドアレイにあっては。

これに搭載される一個の電子部品に適した導体回路及び
導体ピンが形成されているのが通例であり、その電子部
品実装の面からは充分であるが、このような特定された
ものであることから汎用性は充分なものとは言えないも
のであることは容易に理解できる。換ｊ−すれば、従来
のピングリッドアレイは、実装すべき電子部品毎に設計
・製造が行なわれていて、その製造に多大な日数と費用
を要していたのである。このためベースプリント配線基
板の開発費用が増大し、さらにプリント配線板も配線密
度が高くとれるものが必要となり、面積が大きいベース
プリント配線基板のコストアップの原因となっているの
である。さらに、ピングリッドアレイ型のビン配置は、
多数の導体ピンなもった表面実装部品用パッケージに対
しては有利であるか、ベースプリント配線基板など規格
化されていない部品においては導体ピンが少ないほど装
作し易いと相反することがいえる。

本発明は、実装技術における上記のような実状を鑑み、
この種の表面実装部品用パッケージについて表面実装技
術と導体ピンを使用した実装技術の良い点を有効に活用
することにより、より一層の高密度実装を達成し、一つ
の表面実装部品で実現できない大規模な電子回路を１つ
のブロックとして使用できることを知見し１本発明を完
成したのである。

（発明が解決しようとする問題点） 本発明は、以上のような経緯からなされたもので、その
解決しようとする問題点は、表面実装用部品を複数使用
する場合の高密度化の不足である。

そして、本発明の目的とするところは、導体ピンとして
長短両種のものを使用することにより、電子部品の実装
箇所を確保することにより、高密度化を達成した表面実
装部品用パッケージを簡単な構成により提供することに
ある。また、本発明のさらに詳しい目的は、第２図に示
す如く、規格化された表面実装部品用パッケージ（１）
にこの表面実装部品用パッケージ（１）と同様にスルー
ホールの位置と外形を規格化した両面プリント配線板で
あるアダプタプリント配線板（４）を使用し、ベースプ
リント配線基板（３）との接続が必要な第一導体ピン（
２）は導体回路（６）を介して第二導体ピン（９）に接
続し、表面実装部品用パッケージのピン間の接続か必要
な第一導体ピン（２）はアダプタプリント配線板（４）
の導体回路（６）を介することにより、一つの表面実装
用部品（５）で実現できない大規模な電子回路を一つの
電子回路ブロックとしてまとめ、外部接続ピンのみをも
った表面実装部品用パッケージ（１）を提供することに
ある。

（問題点を解決するための手段） 以上の問題点を解決するために本発明が採った手段は、
実施例に対応する第１図〜第４図を参照して説明すると 「表面側に表面実装用部品（５）を実装するための接続
部（７）が形成されており、この接続！！（７）と電気
的に導通している第一及び第二導体ピン（２）　、　（
９）を裏面側に有し、他の基板等に第二導体ピン（９）
を介して接続される表面実装部品用パッケージ（１）に
おいて、 他の基板等（３）に表面実装部品用パッケージ（１）を
電気的に接続する少なくとも第二導体ピン（９）を他の
第一導体ピン（２）より長くしたことを特徴とする表面
実装部品用パッケージ（１）」である。

つまり、電気的導通性を有する多数個の導体ピンをもつ
基板と、さらにその上に表面実装用部品（５）を装着可
使な接続部（７）を有するプリント配線板（８）を有し
、表面実装用部品（５）（例えばプログラマブルＩＣ）
を表（２）実装した構造を有する表面実装部品用パッケ
ージ（１）において、第１図及び第２図に示すように、
第一及び第二導体ピン（２）　、　’（９）の二種類の
導体ピンを効率良く使用したものである。

これによって、当該表面実装部品用パッケージ（１）と
外部との接続のみが第二導体ピン（９）によって行なわ
れ、当該表面実装部品用パッケージ、１）８ア、プ、ブ
リ、、ヶ線板（４）。導体。６（６）との接続は第一導
体ピン（２）によって行なわれるのである。従って、当
該表面実装部品用パッケージ（１）によれば、一つの表
面実装用部品（５）で実現できない大規模な電子回路を
一つの表面実装部品用パッケージ（１）とし、さらに外
部接続ピンは必要な接続ピンのみを取り出すことができ
るのである。

（発明の作用） 本発明が以とのような手段をとることによって以下のよ
うな作用がある。

前もって標準的に製作されている第１図の構造を有する
表面実装部品用パッケージ（１）で、下部に配置されて
いる第一導体ピン（２）は、表面実装用部品（５）の接
続端子に一対一に対応している。

このため第２図〜第４図のように表面実装用部品（５］
間の接続を第一導体ピン（２）を介して導体ビン取＋１
用スルーホール（１０）、アダプタプリント配線板（４
）の導体回路（６）を使用して行なうことがてき、第３
図及び第４図のベースプリント配線基板（３）の配線を
軽減でき大規模な一つのブロックとなった電子回路を構
成できる。

さらに、表面実装部品用パッケージ（１）と外部との接
続が必要な導体ピンはアダプタプリント配線板（４）の
導体ピン取付用スルーホール（１０）、導体回路（６）
、導体ピン取付用スルーホール（ｌＯ）を介して第二導
体ピン（９）に接続し、必要な接続ピンのみを取り出し
、ピン数も減少し、接続ピン配置もデュアルインライン
型などに変換することができる。

（実施例） 次に、本発明を、図面に示した実施例に基づいて詳細に
説明する。

ｌｊユ 第２図は１本発明の一実施例の斜視図である。

第３図は、この表面″Ｘ装部品用パッケージ（１）の構
成を概略的に示す部分拡大断面図である。

プリント配線板（８）は導体ビン挿入用スルーホール（
ｌＯ）をもち、その側面壁はスルーホール（１１）を経
由してプリント配線板（８）の表面側に形成されている
表面実装部品用導体パターン（７）に接続されている。

このようにして第一及び第二導体ピン（２）　、　（９
）はそれぞれプログラマブルＩＣ（Ｓ）に電気的に一対
一に接続されている。第一導体ビン（２）　、　（９）
の配置は１通常０．１インチのインチ格子に配置され、
かつプログラマブルＩＣ（５）の下部に位置する。この
ようにして標準化して作られている表面実装部品用パッ
ケージ（１）の第一及び第二導体ピン（２）　、　（９
）にアダプタプリント配線板（４）を差し込み半田（１
４）付けを行なう、アダプタプリント配線基板（４）は
、あらかじめ希望のプログラマブルＩＣ端子間を結ぶ導
体パターン（６）と導体ビン取付用スルーホール（ｌＯ
）を形成しておけば、必要な端子を接続することができ
、さらに表面実装部品用パッケージの外部との接続が必
要な導体ビン（９）はアダプタプリント配線板（４）の
導体回路（６）を使用して第二導体ピン（９）に接続で
きる。

害」〔昧ｌ 第４図は、この表面実装部品用パッケージ（１）の構成
を概略的に示す部分拡大断面図である。プリント配線板
（８）は、導体ピン挿入用スルーホール（ｌＯ）をもち
、その側面壁はスルーホール（１１）を経由してプリン
ト配線板（８）の表面側に形成される表面実装部品用導
体パターン（７）に接続されている。このようにして、
第一導体ビン（２）はそれぞれプログラマブルＩＣにプ
リント配線板（８）上で電気的に一対一に接続されてい
る。但し、ベースプリント配線基板と接続する第二導体
ピン（９）は表面実装部品用パッケージ（１）の汎用性
を増すために、プリント配線板（８）Ｅではなくアダプ
タプリント配線板（４）上で表面実装用部品に接続され
ているつ導体ビンの配置は、通常０．１インチのインチ
格子に配置され、かつプログラマブル■Ｃの下部に位置
する。このようにして標準化して作られている表面実装
部品用パッケージ（１）の第一及び第二導体ピン（２）
　、　（９）にアダプタプリント配線板（４）を差し込
み半田（！４）付けを行なう、アダプタプリント配線板
（４）は、あらかじめ希望のプログラマブルＩＣ端子間
を結ぶ導体回路（６）と導体ピン取付用スルーホールを
形成しておけば、必要なプログラマブルＩＣ端子を接続
することができ、さらに表面実装部品用パッケージの外
部との接続が必要な導体ビンはアダプタプリント配線板
（４）の導体回路（６）を使用して第二導体ピン（９）
に接続できる。

（発明の効果） 以上詳述した通り、本発明に係る表面実装部品用パッケ
ージにあっては、上記実施例に示した如く、 「表面側に表面実装用部品（５）を実装するための接続
部（７）が形成されており、この接続部（７）と電気的
に導通している第一及び第二導体ピン（２）　（９）を
裏面側に有し、他の基板（３）等に第二導体ピン（９）
を介して接続される表面実装部品用パッケージ（１）に
おいて、他の基板（３）等に表面実装部品用パッケージ
（１）を電気的に接続する少なくとも第二導体ピン（９
）を他の第一導体ビン（２）より長くしたこと」 にその構成上の特徴があり、これにより、簡単な構成て
あって従来技術を充分利用・発展させることができ、従
来の構成に較べ高密度実装及び短期間で必要な電子回路
かえられる。

すなわち、第１図に示される第一及び第二導体ピン（２
）　、　（９）の個数及び搭載すべきプログラマブルＩ
Ｃ（Ｓ）の個数にて標準化が行なわれている表面実装部
品用パッケージ（１）に対して、一つの表面実装用部品
（５）で、そのメーカーの指定の方式により電子回路が
固定されるときに論理回路規模が不足すると他の表面実
装用部品（５）と組み合わせて使用することができる。

このとき、その接続を第１図のプリント配線板（８）の
上で実現しようとすると、目的とする電子回路ごとにプ
リント配線板（８）を設計・製作する必要ができ、標準
化のメリットが減少する。また第３図及び第４図のベー
スプリント配線基板（コ）で配線を行なうことは、電子
回路の機能ブロックを一つにまとめるという効果が減じ
る。このため、ベースプリント配線基板（３）の開発費
用が増大し、さらにプリント配線板（８）も配線密度が
高くとれるものが必要となり面積が大きいベースプリン
ト配線板（８）のコストが上昇する。

これに対して１本発明の構成をとり導体ピン間接続用ア
ダプタプリント配線板に表面実装部品用パッケージと同
様にスルーホールの位置と外形を標準化した両面プリン
ト配線板を使用すれば、電子回路の機能ブロックを一つ
にまとめるという効果をもった状態で低コストで製作回
部となり、さらにベースプリント配線基板（３）に接続
する導体ビン（９）が減少するので、ベースプリント配
線基板（コ）の有効利用が第３［２Ｉ、第４図に示した
電子第１図は本発明に係る表面実装部品用バクケージの
斜視図、　＠２ｒＡは本発明に係る表面実装部品用パッ
ケージにベースプリント配置！ｊ基板に実装したときの
状態を示す斜視図、第３図及び第４図のそれぞれは未発
明に係る表面実装部品用パッケージの構成を概略的に示
す部分拡大断面図である。

符　　　号　　　の　　　説　　　明 ｌ・・・表面実装部品用バ・ソｒ−ジ、２・・・第一導
体ピン、３−・・他の基板、４・・・アダプタプリント
配線板、５・・・表面実装用部品、６・・・導体回路、
？−・・接続部、８・・・プリント配線板、９・・−第
二導体ビン。

以　　　上

Claims (1)

1. 【特許請求の範囲】 １）表面側に表面実装用部品を実装するための接続部が
   形成されており、この接続部と電気的に導通している第
   一及び第二導体ピンを裏面側に有し、他の基板等に前記
   第二導体ピンを介して接続される表面実装部品用パッケ
   ージにおいて、他の基板等に前記表面実装部品用パッケ
   ージを電気的に接続する少なくとも第二導体ピンを他の
   第一導体ピンより長くしたことを特徴とする表面実装部
   品用パッケージ。 ２）前記表面実装用部品は、プログラマブルＩＣである
   ことを特徴とする特許請求の範囲第１項に記載の表面実
   装部品用パッケージ。