JPH11355132A - 位相同期回路、及びカメラ装置 - Google Patents

Abstract

(57)【要約】 【課題】 位相を連続的に可変した場合でも外部基準信
号に同期した同期信号を出力できるようにすること。 【解決手段】 カウンタブロック５−１でカウントされ
た異なる計数値Ｄｖにおいて、設定タイミング信号Ａ，
Ｂを生成する設定タイミング信号作成ブロック５−４
と、設定タイミング信号Ａ，Ｂの何れかのタイミング
で、設定タイミング制御カウンタ値を外部から入力され
るパルス発生カウンタ値に変更する設定タイミング制御
ブロック５−５を設け、例えばパルス発生カウンタ値と
設定タイミング信号Ａが一致する時は、設定タイミング
信号Ｂを選択することで、パルス発生カウンタ値と、設
定タイミング制御カウンタ値をパルス発生カウンタ値に
変更するタイミング値とが一致しないようにして、位相
同期ループのロック状態を保ったまま位相を連続的に可
変して調節することができるようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基準信号に同期し
た出力信号の位相の調節を連続的に行うことができる位
相同期回路、及びそのような位相同期回路を備えたカメ
ラ装置に関するものである。

【０００２】

【従来の技術】例えば複数のカメラ装置で撮影した映像
をモニタ装置などに表示して、状況を監視する監視シス
テムでは、複数のカメラ装置で撮影された映像の同期を
取るため、ラインロックシステムが利用されている。ラ
インロックシステムは、例えば商用交流電源の電圧サイ
クル（６０Ｈｚ）を外部基準信号とし、カメラ装置で撮
影された例えばＮＴＳＣ方式の映像信号の垂直同期信号
を、外部基準信号に同期させるようにしたものである。

【０００３】ところが、上記したようなラインロックシ
ステムによって同期させた複数のカメラ装置を監視シス
テムに適用した場合は、モニタ装置とそれぞれのカメラ
装置が設置されている場所までの距離等が異なるため、
各カメラ装置で撮影された映像を、例えば同一のモニタ
装置に切換ながら表示させると位相のずれによって画面
が乱れるという問題点があった。

【０００４】そこで、例えばカメラ装置で撮影された映
像信号を、商用交流電源などの外部基準電圧に同期させ
ると共に、この外部基準信号に同期させた映像信号の位
相を任意に調節することができる位相同期回路が先に本
出願人より提案されている（特願平７−３２３５８２
号）。

【０００５】図８は本出願人が先に提案した位相同期回
路のブロック図を示したものである。この図８に示す位
相同期回路は、外部同期信号として６０Ｈｚの商用交流
電源を用いるＮＴＳＣ方式の映像信号の同期をとる回路
として例を示しており、この外部同期信号に同期した各
種同期信号を出力できる回路である。そして、出力され
る各種同期信号の位相を調整できるようにされている。
この図８に示す位相同期回路において、外部同期信号で
ある６０Ｈｚの商用交流電源は方形波作成ブロック１０
１により方形波に整形される。この作成された方形波は
外部基準信号として位相比較器１０２の一方に入力され
ている。

【０００６】また、電圧制御発振器（ＶＣＯ：Voltage
Contorolled Oscillator）１０４から出力されるクロッ
クは同期信号発生器１０５に入力され、内蔵されたカウ
ンタブロック１０５−１によりカウントされる。このカ
ウンタブロック１０５−１の計数値Ｄｖは同期信号作成
ブロック１０５−２に供給されると共に、位相調整用Ｖ
Ｄ信号作成ブロック１０５−３に供給される。カウンタ
ブロック１０５−１は、ＶＣＯ１０４の出力をカウント
するためのＨカウンタ、及びＨカウンタのカウント値か
ら垂直走査期間をカウントするＶカウンタによって構成
され、Ｖカウンタの計数値Ｄｖが第１の計数値とされた
ことを検出して反転され、さらに計数が進んだ第２計数
値とされたことを検出して再度反転されて同期信号を作
成している。この同期信号は映像同期ＶＤ信号などの各
種同期信号として出力される。

【０００７】さらに、位相調整用ＶＤ信号作成ブロック
１０５−３には、デジタルデータとされた任意の設定値
が設定されており、カウンタブロック１０５−１の計数
値Ｄｖが設定値と一致した時に、例えば１クロック幅の
位相調節用ＶＤ信号を出力している。この位相調節用Ｖ
Ｄ信号は位相比較器１０２の他方の入力とされる。そし
て、位相比較器１０２から出力される位相調節用ＶＤ信
号と外部基準信号との位相差信号は、ローパスフィルタ
（ＬＰＦ）１０３で濾波されてＶＣＯ１０４に供給さ
れ、ＶＣＯ１０４の発振周波数および位相を制御してい
る。

【０００８】このように構成された位相同期回路では、
位相比較器１０２、ＬＰＦ１０３、ＶＣＯ１０４、およ
び同期信号発生器１０５からなる位相同期ループ（ＰＬ
Ｌ）の同期制御により、方形波作成ブロック１０１から
外部基準信号として出力される方形波の位相と、位相調
整用ＶＤ信号作成ブロック１０５−３から出力される位
相調節用ＶＤ信号の位相が一致するように制御される。

【０００９】また、カウンタブロック１０５−１の計数
値Ｄｖが第１の計数値と第２の計数値との間で出力され
る各種同期信号と、任意の設定値で出力される位相調節
用ＶＤ信号との位相差θは、任意の設定値と、第１の計
数値Ｄｖとの差に相当しているので、任意設定値を可変
することに応じて位相差θを調節することができるよう
にされている。

【００１０】

【発明が解決しようとする課題】ところが、上記したよ
うな位相同期回路において、例えば任意の設定値を連続
的に可変して、位相調節用ＶＤ信号と、映像同期ＶＤ信
号等の各種同期信号との位相差を連続的に調節すると、
場合によっては位相同期ループ（ＰＬＬ）がロック状態
から外れて、円滑な同期制御ができず、外部基準信号に
対するカメラ装置の映像信号の同期が乱れるといった問
題点が発生することがあった。

【００１１】以下、任意の設定値を連続的に可変した時
の各部の動作の様子を図９に示す動作タイミング図を参
照しながら説明する。なお、この例では、任意の設定値
（図示しないパルス発生カウンタからのカウント値）
は、Ｖカウンタのカウント値が「６」とされる期間のほ
ぼ中央付近で変化するものとする。

【００１２】この場合、まず図９（ａ）に示すように、
パルス発生カウンタ値が「４」の時は、Ｖカウンタのカ
ウント値が「４」となるタイミングで位相調整用ＶＤ信
号作成ブロック１０５−３から例えば１パルス幅の位相
調節用ＶＤ信号が出力される。そして、位相調整を行う
ためにＶカウンタのカウント値が「６」となった時に、
パルス発生カウンタ値が「４」から「５」に変わると、
Ｖカウンタのカウントが進んで、同図（ｂ）に示すよう
に、再びＶカウンタのカウント値が「５」となった時
に、位相調節用ＶＤ信号が出力されることになる。つま
り、上記したような位相同期回路からは、移相調節のた
めの位相調節用ＶＤ信号が円滑に出力されることにな
る。

【００１３】しかしながら、同図（ｃ）に示すように、
Ｖカウンタのカウント値が「６」となるタイミングで、
パルス発生カウンタ値が「５」から「６」に変わると、
パルス発生カウンタ値とＶカウンタのカウント値が一致
するため、この期間にも位相調節用ＶＤ信号が出力され
ることになる。つまり、パルス発生カウンタ値が変化す
るタイミングと、パルス発生カウンタ値が一致する場合
は、この設定値の変更タイミングで２つの位相調節用Ｖ
Ｄ信号が出力されることになる。

【００１４】このように２つの位相調節用ＶＤ信号が出
力された場合、位相比較器１０２が、例えばこの位相調
節用ＶＤ信号の立ち下がりエッジトリガ型タイプのもの
であれば、位相比較器１０２から出力される位相差信号
が大きく変化し、それまでロック状態に保たれていた位
相同期ループがアンロック状態になり、外部基準信号に
対するカメラ装置の映像信号の同期が乱れることにな
る。

【００１５】つまり、上記したような位相同期回路で
は、位相同期ループをロック状態に保ったまま例えば位
相を連続的に可変すると、そのタイミングによって位相
同期ループがアンロック状態になるといった不具合が発
生することになる。

【００１６】そこで、本発明はこのような問題点を鑑み
てなされたものであり、位相を連続的に可変した場合で
も、外部基準信号に同期した同期信号を出力することが
できる位相同期回路を提供することを目的としている。

【００１７】

【課題を解決するための手段】上記目的を達成するため
に、本発明の位相同期回路は、基準信号と調節用信号の
位相を比較する位相比較器と、その位相比較器から出力
される位相差信号により制御される電圧制御発振器と、
その電圧制御発振器から出力される発振信号をカウント
するカウンタと、外部から入力される任意の設定値と、
設定タイミング制御カウンタ値を設定値に変更するタイ
ミングが一致しないように制御する設定タイミング制御
手段と、カウンタの計数値が設定タイミング制御カウン
タ値となった時に、調節用信号を出力する調節用信号生
成手段と、カウンタが予め定められている計数値となっ
た時に同期信号を出力する同期信号生成手段とを備えて
いる。

【００１８】また、本発明のカメラ装置は、基準信号と
調節用信号の位相を比較する位相比較器と、その位相比
較器から出力される位相差信号により制御される電圧制
御発振器と、あおの電圧制御発振器から出力される発振
信号をカウントするカウンタと、外部から入力される任
意の設定値と、設定タイミング制御カウンタ値を前記設
定値に変更するタイミング値が一致しないように制御す
る設定タイミング制御手段と、カウンタの計数値が設定
タイミング制御カウンタ値となった時に、調節用信号を
出力する調節用信号生成手段と、カウンタが予め定めら
れている計数値となった時に同期信号を出力する同期信
号生成手段とからなる位相同期回路を備えて構成されて
いる。

【００１９】このような本発明によれば、設定タイミン
グ制御手段によって、外部から入力される任意の設定値
と、設定タイミング制御カウンタ値を設定値に変更する
タイミング値が一致しないように制御しているため、設
定タイミング制御カウンタ値が任意の設定値に変更され
るタイミングと、調節用信号生成手段から調節用信号が
出力されるタイミングとが一致することはない。

【００２０】

【発明の実施の形態】先ず、本発明の実施の形態として
本発明の位相同期回路を備えたカメラ装置等によって構
築される監視システムの概要について簡単に説明してお
く。この図１に示す監視システムは、例えば複数のビデ
オカメラ５１−１，５１−２・・・とモニタ装置５２に
よって構成される。この場合、各ビデオカメラ５１−
１，５１−２・・・で撮影された映像をモニタ装置５２
に例えばマルチ映像によって表示させる場合は、各カメ
ラ装置からの映像信号の同期を取る必要があるため、各
ビデオカメラ５１−１，５１−２・・・は商用交流電源
ラインと接続され、外部基準信号として例えば商用交流
電圧の電圧サイクル（６０Ｈｚ）を利用したラインロッ
クシステムが利用されている。本発明の位相同期回路
は、例えばこのようなビデオカメラのラインロックシス
テムを構築するのに好適なものとされる。

【００２１】以下、本発明の実施の形態とされる位相同
期回路について説明する。本発明の実施の形態とされる
位相同期回路の一構成例を示す回路ブロックを図２に示
す。図２に示す位相同期回路は、外部同期信号として６
０Ｈｚの商用交流電源を用いるＮＴＳＣ方式の映像信号
の同期をとる回路として例を示しており、この外部同期
信号に同期した各種同期信号を出力できる回路である。
そして、出力される各種同期信号の位相を調整できるよ
うにされている。この図に示す位相同期回路において、
外部同期信号である６０Ｈｚの商用交流電源は方形波作
成ブロック１により方形波に整形される。この作成され
た方形波は外部基準信号として位相比較器２の一方に入
力されている。

【００２２】また、電圧制御発振器（ＶＣＯ）４から出
力されるクロックは同期信号発生器５に入力され、内蔵
されたカウンタブロック５−１によりカウントされる。
このカウンタブロック５−１は、ＶＣＯ１０４の出力を
カウントするためのＨカウンタ、及びＨカウンタのカウ
ント値から垂直走査期間をカウントするＶカウンタによ
って構成され、Ｖカウンタの計数値Ｄｖは同期信号作成
ブロック５−２、位相調整用ＶＤ信号作成ブロック５−
３、及び設定タイミング信号作成ブロック５−４に供給
される。

【００２３】同期信号作成ブロック５−２は、カウンタ
ブロック５−１の計数値Ｄｖが第１の計数値Ｍとされた
ことを検出して反転され、さらに計数が進んだ第２計数
値Ｎとされたことを検出して再度反転される同期信号を
作成している。この同期信号は映像同期ＶＤ信号などの
各種同期信号として位相同期回路から出力される。

【００２４】位相調整用ＶＤ信号作成ブロック５−３に
は、後述する設定タイミング制御ブロック５−５からデ
ジタルデータとされる設定タイミング制御カウンタ値が
供給されており、カウンタブロック５−１の計数値Ｄｖ
が設定タイミング制御カウンタ値と一致した時に、例え
ば１クロック幅の位相調節用ＶＤ信号を出力する。この
移相調節用ＶＤ信号は位相比較器２の他方の入力とされ
る。そして、移相比較器２から出力される位相調節用Ｖ
Ｄ信号と外部基準信号との位相差信号は、ローパスフィ
ルタ（ＬＰＦ）３で濾波されてＶＣＯ４に供給され、Ｖ
ＣＯ４の発振周波数および位相を制御している。

【００２５】設定タイミング信号作成ブロック５−４
は、カウンタブロック５−１のカウンタ値Ｄｖに基づい
て、それぞれ異なるカウンタ値で設定タイミング信号
Ａ，Ｂを生成して出力するようにされる。

【００２６】設定タイミング制御ブロック５−５には、
設定タイミング信号作成ブロック５−４で生成された設
定タイミング信号Ａ，Ｂと、図示しないパルス発生回路
からの任意の設定値（パルス発生カウンタ値）Ｘが入力
されている。そして、後述するようにパルス発生カウン
タ値に基づいて、設定タイミング信号Ａ，Ｂの何れかの
タイミングで設定タイミング制御カウンタ値を変化させ
て出力するようにされる。

【００２７】このように構成された位相同期回路の動作
を図３に示す動作タイミング図を参照しながら説明す
る。図３（ａ）に示す交流電源波形は、比較器あるいは
シュミットトリガ回路等からなる方形波作成ブロック１
により整形されて、同図（ｂ）に示すような方形波とさ
れる。この方形波は外部基準信号として位相比較器２の
一方に入力される。

【００２８】また、位相比較器２には同図（ｅ）に示す
位相調節用ＶＤ信号が入力され、位相比較器２は入力さ
れた外部基準信号と位相調節用ＶＤ信号との位相差に応
じた位相差信号（ＰＷＭ信号）を出力する。この位相差
信号はＬＰＦ３で濾波されて誤差電圧とされてＶＣＯ４
に供給される。ＶＣＯ４はこの誤差電圧により発振周波
数および位相が制御されて、出力されるクロックの周波
数および位相が制御される。ＶＣＯ４から出力されるク
ロックはカウンタブロック５−１でカウントされ、その
計数値Ｄｖ（図３（ｃ）に示すＶカウンタ値）が第１の
計数値Ｍとなった時に、同期信号作成ブロック５−２
は、同図（ｄ）に示すように映像同期ＶＤ信号をハイレ
ベルからローレベルへ立ち下げる。さらに、カウントが
進んで計数値Ｄｖが第２の計数値Ｎとなった時に、同期
信号作成ブロック５−２は、同図（ｄ）に示すように映
像同期ＶＤ信号をローレベルからハイレベルへ立ち上げ
る。

【００２９】さらに、位相調整用ＶＤ信号作成ブロック
５−３は、設定されている設定タイミング制御カウンタ
値とカウンタブロック５−１の計数値Ｄｖ（図３（ｃ）
に示すＶカウンタ値）との一致を検出して、一致した時
に図３（ｅ）に示すような１クロック幅の位相調節用Ｖ
Ｄ信号を出力する。この位相調節用ＶＤ信号は前記した
ように位相比較器２の他方に入力される。

【００３０】このようにして図３（ｄ）に示す映像同期
ＶＤ信号が作成される。この映像同期ＶＤ信号は、位相
比較器２、ＬＰＦ３、ＶＣＯ４、および同期信号発生器
５からなる位相同期ループ（ＰＬＬ）の同期制御によ
り、図３（ｂ）に示す外部基準信号である方形波の位相
と、図３（ｅ）に示す位相調節用ＶＤ信号の位相が一致
するように制御される。

【００３１】また、位相調節用ＶＤ信号は図３に示す場
合は位相差θだけ映像同期ＶＤ信号より進んでいるた
め、位相同期回路から出力される各種同期信号の位相
は、交流電源波形を整形した方形波の位相を、位相差θ
だけ遅延した位相となる。この場合、位相差θは設定さ
れている固定の計数値Ｍと設定タイミング制御カウンタ
値との差に相当しているので、設定タイミング制御カウ
ンタ値を可変することに応じて位相差θが調節される。
これにより、出力される各種同期信号の位相を任意に調
節することができる。

【００３２】そして、設定タイミング制御カウンタ値を
図３（ｃ）に示すように計数値Ｍに達する少し前の値と
すると、位相同期回路から出力される映像同期ＶＤ信号
の位相を外部同期信号の位相（図３（ｂ）に示す方形波
の位相）より遅らせることができる。また、図３（ｃ）
に示すように計数値Ｍに達した少し後の値Ｘ’を設定タ
イミング制御カウンタ値として設定すると、同図（ｃ）
に破線で示すように位相同期回路から出力される映像同
期ＶＤ信号の位相を外部同期信号の位相（図３（ｂ）に
示す方形波の位相）より進ませることができる。

【００３３】以下、上記したような同期信号発生器５の
各ブロックの具体的な構成について説明する。図４は、
位相調整用ＶＤ信号作成ブロック５−３の構成の一例を
示した図である。この図４に示す位相調整用ＶＤ信号作
成ブロック５−３は、カウンタブロック５−１の出力す
る計数値のビット数ｎと同じｎ個設けられた排他的論理
和回路（ＥＸ−ＯＲ）１０−１〜１０−ｎと、このｎ個
のＥＸ−ＯＲ１０−１〜１０−ｎの各出力の論理和を取
るＯＲ回路１１と、ＯＲ回路１１に接続されたＤ型フリ
ップフロップ１２から構成されている。ｎ個のＥＸ−Ｏ
Ｒ１０−１〜１０−ｎの一方の入力には、ｎビットの任
意設定値Ｘのデータがそれぞれ入力され、他方の入力に
は、カウンタブロック５−１の計数値であるｎビットの
Ｖカウンタ値Ｄｖが入力される。

【００３４】ＥＸ−ＯＲ１０−１〜１０−ｎの各々は、
入力された２つの入力値が一致している時にＬレベルと
なり、不一致の時はＨレベルを出力するため、ＥＸ−Ｏ
Ｒ１０−１〜１０−ｎの出力の論理和を取るＯＲ回路１
１からは、任意設定値ＸとＶカウンタ値Ｄｖが一致した
時のみＬレベルが出力される。したがって、ＯＲ回路１
１の出力は、前記図３（ｅ）に示したようにＶカウンタ
値Ｄｖが任意設定値Ｘとなった時に１クロック幅だけＬ
レベルとなる。この信号は、Ｄ型フリップフロップ１２
に供給されてハザードが除去され、位相調節用ＶＤ信号
とされる。

【００３５】次に、同期信号作成ブロック５−２の構成
の一例を図５に示す。この図５に示す同期信号作成ブロ
ック５−２は、Ｖカウンタ値ＤｖがＮとなったことを検
出するＮデコーダ２１と、Ｖカウンタ値ＤｖがＭとなっ
たことを検出するＭデコーダ２２と、Ｎデコーダ２１の
出力でセットされ、Ｍデコーダ２２の出力でリセットさ
れるフリップフロップ２３から構成されている。

【００３６】Ｍデコーダ２２はＶカウンタ値Ｄｖをデコ
ードして、Ｖカウンタ値ＤｖがＭとなった時にＨレベル
を出力し、フリップフロップ２３をリセットして映像同
期ＶＤ信号をＬレベルとする。そして、Ｖカウンタ値Ｄ
ｖが進んで、Ｎデコーダ２１がＶカウンタ値ＤｖがＮと
なったことをデコードすると、Ｎデコーダ２１がＨレベ
ルを出力し、フリップフロップ２３をセットして映像同
期ＶＤ信号をＨレベルとする。これにより、図３（ｄ）
に示す映像同期ＶＤ信号を得ることができる。

【００３７】次に、図６は設定タイミング制御ブロック
の構成の一例を示した図である。この図６に示す設定タ
イミング制御ブロック５−５は、パルス発生カウンタ値
によって、ハイ／ローの切換信号を出力する設定タイミ
ング切換制御部６と、この切換信号によって制御される
切換器７と、パルス発生カウンタ値をラッチし、そのラ
ッチした値を設定タイミング制御カウンタ値として出力
する記憶セル８によって構成される。

【００３８】設定タイミング切換制御部６には、例えば
記憶セル８のDATA端子に入力されるパルス発生カウンタ
値Ｘと、記憶セル８のLOAD端子に入力される設定タイミ
ング信号のタイミングが一致しないように切換器７の切
換制御を行っている。このため、設定タイミング切換制
御部６には、予め設定タイミング信号Ａの出力タイミン
グ値「９」がメモリされており、このタイミング値と入
力されるパルス発生カウンタ値Ｘとを比較器で比較し
て、例えばパルス発生カウンタ値Ｘが「７」未満、又は
「１２」以上の時に切換信号をローレベルにして記憶セ
ル８に対して設定タイミング信号Ａを供給する。また、
パルス発生カウンタ値Ｘが「７」以上「１２」未満の時
は、例えば切換信号をハイレベルにして記憶セル８に対
して設定タイミング信号Ｂが供給されるような制御を行
うようにされる。

【００３９】例えば設定タイミング信号ＡはＶカウンタ
値Ｄｖが「９」となるタイミングで出力され、設定タイ
ミング信号ＢはＶカウンタ値Ｄｖが「３」となるタイミ
ングで出力されるようなタイミング信号の時は、設定タ
イミング切換制御部６は、少なくともパルス発生カウン
タ値Ｘが「９」となるときに、設定タイミング信号Ｂが
記憶セル８のLOAD端子に入力されるように切換器７を制
御するようにしている。

【００４０】これにより、記憶セル８は切換器７を介し
て入力される設定タイミング信号Ａ又は設定タイミング
信号Ｂのタイミングで、パルス発生カウンタ値Ｘをラッ
チし、そのラッチした値を設定タイミング制御カウンタ
値として位相調整用ＶＤ信号作成ブロック５−３に出力
することになる。

【００４１】以下、上記したような本実施の形態とされ
る位相同期回路において、外部から入力されるパルス発
生カウンタ値を連続的に可変したときの各部の動作の様
子を図７に示すタイミング図を参照しながら説明する。

【００４２】なお、以下に説明する例では、パルス発生
カウンタ値Ｘが変化するタイミングは、Ｖカウンタのカ
ウント値が「６」となるタイミングとする。また、設定
タイミング信号作成ブロック５−４で生成される設定タ
イミング信号Ａは、Ｖカウンタ値Ｄｖが「９」となるタ
イミングで出力され、設定タイミング信号ＢはＶカウン
タ値Ｄｖが「３」となるタイミングで出力されるものと
する。

【００４３】この場合、まず図７（ａ）では設定タイミ
ング制御カウンタ値が「４」であるため、位相調整用Ｖ
Ｄ信号作成ブロック５−３ではＶカウンタの値が「４」
となった時に、例えば１パルス幅の位相調節用ＶＤ信号
が出力される。そして、Ｖカウンタが「６」となるタイ
ミングでパルス発生カウンタ値Ｘが「４」から「５」に
変わると、設定タイミング制御切換部６は、記憶セル８
に対して設定タイミング信号Ａが入力されるように切換
器７の切換制御を行うようにされる。

【００４４】この時は、つまりＶカウンタ値Ｄｖが
「６」になってパルス発生カウンタ値Ｘが「４」から
「５」に変わった時は、記憶セル８はまだ新たなパルス
発生カウンタ値をラッチしないので、記憶セル８から出
力される設定タイミング制御カウンタ値は「４」のまま
とされる。そして、Ｖカウンタ値Ｄｖが「９」になった
時点、つまり記憶セル８に設定タイミング信号Ａが供給
された時に、パルス発生カウンタ値「５」が設定タイミ
ング制御カウンタ値としてラッチされることになる。

【００４５】そして、Ｖカウンタによるカウントが進
み、同図（ｂ）に示すように、Ｖカウンタ値Ｄｖが
「５」となった時に、位相調整用ＶＤ信号作成ブロック
５−３から１パルス幅の位調節用ＶＤ信号が出力され
る。そして、Ｖカウンタ値Ｄｖが「６」となり、パルス
発生カウンタ値Ｘが「５」から「６」に変わると、上記
同様、設定タイミング制御切換部６は、記憶セル８に対
して設定タイミング信号Ａが供給されるように切換器７
の切換制御を行う。

【００４６】この場合も、Ｖカウンタ値Ｄｖが「６」に
なってパルス発生カウンタ値Ｘが「５」から「６」に変
わっても、記憶セル８はまだ新たなパルス発生カウンタ
値をラッチしないので、記憶セル８から出力される設定
タイミング制御カウンタ値は「５」のままとされ、Ｖカ
ウンタ値Ｄｖが「９」になった時に、パルス発生カウン
タ値「６」を設定タイミング制御カウンタ値としてラッ
チすることになる。

【００４７】そして、Ｖカウンタによるカウントが進
み、同図（ｃ）に示すように、Ｖカウンタ値Ｄｖが
「６」となった時に、位相調整用ＶＤ信号作成ブロック
５−３から１パルス幅の位調節用ＶＤ信号が出力され
る。

【００４８】そして、この時にパルス発生カウンタ値Ｘ
が「６」から「７」に変わると、設定タイミング制御切
換部６は、記憶セル８に対して設定タイミング信号Ｂが
入力されるように切換器７の制御を行い、切換器７から
出力される切換信号は、例えばローレベルからハイレベ
ルに切り換わる。この場合、Ｖカウンタ値Ｄｖが「９」
となった時、つまり設定タイミング信号Ａが出力される
タイミングでは、記憶セル８にパルス発生カウンタ値
「７」がラッチされることなく、従って設定タイミング
制御カウンタ値は「６」のままとされる。

【００４９】そしてＶカウンタによるカウントが進み、
同図（ｄ）に示すように、Ｖカウンタ値Ｄｖが「３」に
なった時、つまり記憶セル８に対して設定タイミング信
号Ｂが供給された時に、パルス発生カウンタ値「７」が
設定タイミング制御カウンタ値としてラッチされる。こ
れにより、Ｖカウンタ値Ｄｖが「７」になった時に位相
調整用ＶＤ信号作成ブロック５−３から１パルス幅の位
調節用ＶＤ信号が出力される。

【００５０】また、Ｖカウンタ値Ｄｖが「６」の時に、
パルス発生カウンタ値Ｘが「７」から「８」に変わる
が、この場合も設定タイミング信号Ａが出力されるタイ
ミングで、記憶セル８にパルス発生カウンタ値「８」が
ラッチされることなく、図示しないがＶカウンタによる
カウントが進み、Ｖカウンタ値Ｄｖが再び「３」とな
り、記憶セル８に対して設定タイミング信号Ｂが出力さ
れた時に、パルス発生カウンタ値「８」が設定タイミン
グ制御カウンタ値として記憶セル８にラッチされること
になる。

【００５１】以降、パルス発生カウンタ値Ｘが「１２」
とされるまでは、記憶セル８に対して設定タイミング信
号Ｂが出力されるタイミングでパルス発生カウンタ値Ｘ
が設定タイミング制御カウンタ値として記憶セル８にラ
ッチされることになる。そして、パルス発生カウンタ値
Ｘが「１２」以上になると、その後、再び、設定タイミ
ング信号Ａが出力されるタイミングでパルス発生カウン
タ値が設定タイミング制御カウンタ値として記憶セル８
にラッチされることになる。

【００５２】このように本実施の形態では、パルス発生
カウンタ値Ｘと、このカウンタ値Ｄｖを記憶セル８にラ
ッチする設定タイミング信号Ａが近接する時は、異なる
カウンタＤｖ値で出力される設定タイミング信号Ｂを用
いてパルス発生カウンタ値Ｘを設定タイミング制御カウ
ンタ値として記憶セル８にラッチするようにしている。
これにより、パルス発生カウンタ値Ｘと、このカウンタ
値Ｘを設定タイミング制御カウンタ値として取りこむタ
イミングが一致することがないので、２つの位相調節用
ＶＤ信号が出力され、位相同期ループ（ＰＬＬ）がアン
ロック状態になるといったことを防止することができ
る。

【００５３】なお、本実施の形態においては、例えば設
定タイミング信号Ａが出力されるＶカウンタ値Ｄｖを
「９」とし、パルス発生カウンタ値Ｘがこの設定タイミ
ング信号Ａの近辺（例えば７以上１２未満）の時に、カ
ウント値「３」で出力される設定タイミング信号Ｂを利
用する場合について説明したが、少なくとも設定タイミ
ング信号Ａが出力されるＶカウンタ値Ｄｖと、パルス発
生カウンタ値Ｘが一致する時のみ、異なるカウント値で
出力される設定タイミング信号Ｂを利用すれば、本発明
を実現することは可能である。

【００５４】また本実施の形態においては、パルス発生
カウンタ値Ｘを連続的に増加させた場合を例にとって説
明したが、パルス発生カウンタ値Ｘを連続的に減少させ
た場合や、ランダムに発生させた場合でも同様に実現す
ることができる。

【００５５】さらにまた、本実施の形態では、本発明の
位相同期回路を監視システム等に利用されるラインロッ
クカメラに適用されるものとして説明したが、位相調節
することのできる各種同期信号を出力することができる
本発明の位相同期回路は、外部同期方式のカメラ装置の
ラインロックや、ＶＳ（Video Sync）ロック、あるいは
ＶＢＳ（Video Burst Sync）ロックなどに適用すること
も可能である。

【００５６】

【発明の効果】以上説明したように、本発明の位相同期
回路は、設定タイミング制御手段によって、外部から入
力される任意の設定値と、設定タイミング制御カウンタ
値を設定値に変更するタイミングが一致しないように制
御しているため、位相同期ループのロック状態を保った
まま位相を連続的に可変して調節することができるよう
になる。

【００５７】また、本発明の位相同期回路を備えたカメ
ラ装置によれば、位相調節範囲を０°〜３６０°とする
ことができるため、このようなカメラ装置はラインロッ
クシステムを構築するのに非常に有効なものとされる。

【図面の簡単な説明】

【図１】本発明の実施の形態とされる位相回路を適用し
たカメラ装置等を用いて好適な監視システムの概要を説
明した図である。

【図２】本実施形態の位相同期回路の実施の形態の構成
の一例を示す回路ブロック図である。

【図３】本実施形態の位相同期回路の動作タイミングを
示す波形図である。

【図４】本実施形態の位相同期回路における位相調整用
ＶＤ信号作成ブロックの詳細構成の一例を示す回路ブロ
ック図である。

【図５】本実施形態の位相同期回路における同期信号作
成ブロックの詳細構成の一例を示す回路ブロック図であ
る。

【図６】本実施形態の位相同期回路における設定タイミ
ング制御ブロックの詳細構成の一例を示す回路ブロック
図である。

【図７】本実施形態の位相同期回路において位相を連続
的に可変した時の動作タイミングを示す波形図である。

【図８】本出願人が先に提案した位相同期回路の構成の
一例を示す回路ブロック図である。

【図９】図８に示す位相同期回路において位相を連続的
に可変した時の動作タイミングを示す波形図である。

【符号の説明】

１ 方形波作成ブロック、２ 位相比較器、３ ＬＰ
Ｆ、４ ＶＣＯ、５ 同期信号発生器、５−１ カウン
タブロック、５−２ 同期信号作成ブロック、５−３
位相調整用ＶＤ信号作成ブロック、５−４ 設定タイミ
ング信号作成ブロック、５−５ 設定タイミング制御ブ
ロック、６ 設定タイミング切換器、７切換器、８ 記
憶セル、１０−１〜１０−ｎ ＥＸ−ＯＲ、１１ ＯＲ
回路、１２，２３ フリップフロップ、２１，２２ デ
コーダ

Claims (4)

【特許請求の範囲】
1. 【請求項１】 基準信号と調節用信号の位相を比較する
   位相比較器と、 該位相比較器から出力される位相差信号により制御され
   る電圧制御発振器と、 該電圧制御発振器から出力される発振信号をカウントす
   るカウンタと、 外部から入力される任意の設定値と、設定タイミング制
   御カウンタ値を前記設定値に変更するタイミング値が一
   致しないように制御する設定タイミング制御手段と、 前記カウンタの計数値が前記設定タイミング制御カウン
   タ値となった時に、前記調節用信号を出力する調節用信
   号生成手段と、 前記カウンタが予め定められている計数値となった時に
   同期信号を出力する同期信号生成手段と、 を備えていることを特徴とする位相同期回路。
2. 【請求項２】 上記設定タイミング制御手段は、所定の
   タイミングで出力される第１，第２の設定タイミング信
   号を生成するタイミング信号生成手段を備え、 少なくとも、上記設定値と上記第１のタイミング信号が
   出力されるタイミング値が一致する時は、上記第２のタ
   イミング信号で上記設定タイミング制御カウンタ値を上
   記設定値に変更するようにしたことを特徴とする請求項
   １に記載の位相同期回路。
3. 【請求項３】 基準信号と調節用信号の位相を比較する
   位相比較器と、 該位相比較器から出力される位相差信号により制御され
   る電圧制御発振器と、 該電圧制御発振器から出力される発振信号をカウントす
   るカウンタと、 外部から入力される任意の設定値と、設定タイミング制
   御カウンタ値を前記設定値に変更するタイミング値が一
   致しないように制御する設定タイミング制御手段と、 前記カウンタの計数値が前記設定タイミング制御カウン
   タ値となった時に、前記調節用信号を出力する調節用信
   号生成手段と、 前記カウンタが予め定められている計数値となった時に
   同期信号を出力する同期信号生成手段とからなる位相同
   期回路を備えていることを特徴とするカメラ装置。
4. 【請求項４】 上記設定タイミング制御手段は、所定の
   タイミングで出力される第１，第２の設定タイミング信
   号を生成するタイミング信号生成手段を備え、 少なくとも、上記設定値と上記第１のタイミング信号が
   出力されるタイミング値が一致する時は、上記第２のタ
   イミング信号で上記設定タイミング制御カウンタ値を上
   記設定値に変更するようにしたことを特徴とする請求項
   ３に記載のカメラ装置。