JPH113970A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH113970A JPH113970A JP10103073A JP10307398A JPH113970A JP H113970 A JPH113970 A JP H113970A JP 10103073 A JP10103073 A JP 10103073A JP 10307398 A JP10307398 A JP 10307398A JP H113970 A JPH113970 A JP H113970A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- semiconductor
- wiring pattern
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/464—Additional interconnections in combination with leadframes
- H10W70/468—Circuit boards
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/811—Multiple chips on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 あらゆる種類の半導体チップに対して複数チ
ップ１パッケージ化を図ることが可能な半導体装置を実
現する。半導体チップの設計変更を回避して、装置のコ
スト低減および開発期間の短縮化を図る。 【解決手段】 ダイパッド５の少なくとも一方の面に、
絶縁材料１０・１１および配線パターン１２を設ける。
配線パターン１２の配線１２ａは、２つのリード群のう
ちの一方のリード群４ａに含まれる少なくとも１つのイ
ンナーリード６が、そのリード群４ａと対向する半導体
チップ１ａの側辺を除く側辺の近傍に配置されている電
極パッド２ａと電気的に接続されるようにパターニング
されると共に、他方のリード群４ｂに含まれる少なくと
も１つのインナーリード６が、そのリード群４ｂと対向
する半導体チップ１ａの側辺を除く側辺の近傍に配置さ
れている電極パッド２ａと電気的に接続されるようにパ
ターニングされる。
ップ１パッケージ化を図ることが可能な半導体装置を実
現する。半導体チップの設計変更を回避して、装置のコ
スト低減および開発期間の短縮化を図る。 【解決手段】 ダイパッド５の少なくとも一方の面に、
絶縁材料１０・１１および配線パターン１２を設ける。
配線パターン１２の配線１２ａは、２つのリード群のう
ちの一方のリード群４ａに含まれる少なくとも１つのイ
ンナーリード６が、そのリード群４ａと対向する半導体
チップ１ａの側辺を除く側辺の近傍に配置されている電
極パッド２ａと電気的に接続されるようにパターニング
されると共に、他方のリード群４ｂに含まれる少なくと
も１つのインナーリード６が、そのリード群４ｂと対向
する半導体チップ１ａの側辺を除く側辺の近傍に配置さ
れている電極パッド２ａと電気的に接続されるようにパ
ターニングされる。
Description
【０００１】
【発明の属する技術分野】本発明は、軽量かつ小型な電
子機器に搭載し得る半導体装置に関するものである。
子機器に搭載し得る半導体装置に関するものである。
【０００２】
【従来の技術】従来から、図３８および図３９に示すよ
うに、半導体チップ５１を１個のみ内蔵する半導体装置
が種々提案されている（従来技術１とする）。上記半導
体装置は、通常、以下のようにして製造される。すなわ
ち、リードフレーム５４に形成されたダイパッド５５の
上に、銀ペースト等の熱硬化型のダイアタッチ材料５３
を用いて半導体チップ５１を搭載する（以下、ダイボン
ディングと称する）。次に、上記ダイアタッチ材料５３
を熱処理によって硬化させ、半導体チップ５１をダイパ
ッド５５に固定する（ダイボンディング工程）。
うに、半導体チップ５１を１個のみ内蔵する半導体装置
が種々提案されている（従来技術１とする）。上記半導
体装置は、通常、以下のようにして製造される。すなわ
ち、リードフレーム５４に形成されたダイパッド５５の
上に、銀ペースト等の熱硬化型のダイアタッチ材料５３
を用いて半導体チップ５１を搭載する（以下、ダイボン
ディングと称する）。次に、上記ダイアタッチ材料５３
を熱処理によって硬化させ、半導体チップ５１をダイパ
ッド５５に固定する（ダイボンディング工程）。
【０００３】その後、半導体チップ５１の素子形成面に
形成された電極パッド５２とリードフレーム５４に形成
されたインナーリード５６とを金ワイヤ等のボンディン
グワイヤ５９により電気的に接続する（ワイヤボンディ
ング工程）。さらにこれらを射止樹脂６０等で射止した
後、射止樹脂６０がアウターリード５７間に流れ出ない
ようにリードフレーム５４に形成されたタイバー（図示
せず）や、ダイパッド５５を保持するために形成された
サポートリード５８を切断し、アウターリード５７を所
望の形状に折り曲げ（フォーミング）て完成品となる。
形成された電極パッド５２とリードフレーム５４に形成
されたインナーリード５６とを金ワイヤ等のボンディン
グワイヤ５９により電気的に接続する（ワイヤボンディ
ング工程）。さらにこれらを射止樹脂６０等で射止した
後、射止樹脂６０がアウターリード５７間に流れ出ない
ようにリードフレーム５４に形成されたタイバー（図示
せず）や、ダイパッド５５を保持するために形成された
サポートリード５８を切断し、アウターリード５７を所
望の形状に折り曲げ（フォーミング）て完成品となる。
【０００４】一方、近年では、電子機器の小型化、軽量
化の要求に伴い、半導体装置のメモリの増大化も要求さ
れている。そこで、上記従来技術１を進展させ、図４０
および図４１に示すように、ダイパッド５５の表裏両面
に２個の半導体チップ５１ａ・５１ｂを搭載するように
した半導体装置も提案されている（従来技術２とす
る）。上記半導体装置は、半導体チップ５１ａ・５１ｂ
の裏面（半導体チップ５１ａ・５１ｂの素子形成面とは
反対側の面）同士が互いに対向するように、例えば特願
平６−２９７０５９号公報等で提案された方法によって
製造される。
化の要求に伴い、半導体装置のメモリの増大化も要求さ
れている。そこで、上記従来技術１を進展させ、図４０
および図４１に示すように、ダイパッド５５の表裏両面
に２個の半導体チップ５１ａ・５１ｂを搭載するように
した半導体装置も提案されている（従来技術２とす
る）。上記半導体装置は、半導体チップ５１ａ・５１ｂ
の裏面（半導体チップ５１ａ・５１ｂの素子形成面とは
反対側の面）同士が互いに対向するように、例えば特願
平６−２９７０５９号公報等で提案された方法によって
製造される。
【０００５】つまり、まずダイパッド５５の一方の面
に、銀または無銀ペースト等のペースト状ダイアタッチ
材料５３を用いて半導体チップ５１ａを搭載する。そし
て、上記ダイアタッチ材料５３を熱硬化させて、半導体
チップ５１ａをダイパッド５５に固定する。続いて、ダ
イパッド５５の他方の面に対しても同様にペースト状ダ
イアタッチ材料５３を用いて半導体チップ５１ｂを搭載
し、上記ダイアタッチ材料５３を熱硬化させて半導体チ
ップ５１ｂをダイパッド５５に固定する。
に、銀または無銀ペースト等のペースト状ダイアタッチ
材料５３を用いて半導体チップ５１ａを搭載する。そし
て、上記ダイアタッチ材料５３を熱硬化させて、半導体
チップ５１ａをダイパッド５５に固定する。続いて、ダ
イパッド５５の他方の面に対しても同様にペースト状ダ
イアタッチ材料５３を用いて半導体チップ５１ｂを搭載
し、上記ダイアタッチ材料５３を熱硬化させて半導体チ
ップ５１ｂをダイパッド５５に固定する。
【０００６】その後、一方の半導体チップ５１ａの電極
パッド５２ａとインナーリード５６とを金ワイヤ等のボ
ンディングワイヤ５９ａでワイヤボンディングする。続
いて、他方の半導体チップ５１ｂについても同様に電極
パッド５２ｂとインナーリード５６とをボンディングワ
イヤ５９ｂでワイヤボンディングして接続する。その後
の工程については、上記従来技術１と同様である。
パッド５２ａとインナーリード５６とを金ワイヤ等のボ
ンディングワイヤ５９ａでワイヤボンディングする。続
いて、他方の半導体チップ５１ｂについても同様に電極
パッド５２ｂとインナーリード５６とをボンディングワ
イヤ５９ｂでワイヤボンディングして接続する。その後
の工程については、上記従来技術１と同様である。
【０００７】
【発明が解決しようとする課題】ところで、メモリを２
倍にする等の目的でダイパッド５５の表裏両面に半導体
チップ５１ａ・５１ｂを搭載する従来の半導体装置で
は、ボンディングワイヤ５９ａ・５９ｂの長さや角度
は、電極パッド５２ａ・５２ｂのレイアウトに依存す
る。つまり、電極パッド５２ａ・５２ｂの配置位置によ
っては、ボンディングワイヤ５９ａ・５９ｂが長くなっ
たり、隣接ワイヤ同士が交差することがある。すると、
樹脂射止の際の応力により、例えばボンディングワイヤ
５９ａが半導体チップ５１ａあるいは隣接ワイヤとショ
ートしたり、ボンディングワイヤ５９ａのオープン（ボ
ンディングワイヤが切れる等の現象）が発生することが
ある。
倍にする等の目的でダイパッド５５の表裏両面に半導体
チップ５１ａ・５１ｂを搭載する従来の半導体装置で
は、ボンディングワイヤ５９ａ・５９ｂの長さや角度
は、電極パッド５２ａ・５２ｂのレイアウトに依存す
る。つまり、電極パッド５２ａ・５２ｂの配置位置によ
っては、ボンディングワイヤ５９ａ・５９ｂが長くなっ
たり、隣接ワイヤ同士が交差することがある。すると、
樹脂射止の際の応力により、例えばボンディングワイヤ
５９ａが半導体チップ５１ａあるいは隣接ワイヤとショ
ートしたり、ボンディングワイヤ５９ａのオープン（ボ
ンディングワイヤが切れる等の現象）が発生することが
ある。
【０００８】このため、半導体チップ５１ａ・５１ｂが
例えば同種チップ（同一チップサイズ、同一シリコン基
板、および同一基板電位で動作するチップ）である場
合、図４０に示すように、半導体チップ５１ａおよび半
導体チップ５１ｂの各素子回路パターン（電極パッド５
２ａ・５２ｂも含む）をミラー反転させて形成しなけれ
ばならない。
例えば同種チップ（同一チップサイズ、同一シリコン基
板、および同一基板電位で動作するチップ）である場
合、図４０に示すように、半導体チップ５１ａおよび半
導体チップ５１ｂの各素子回路パターン（電極パッド５
２ａ・５２ｂも含む）をミラー反転させて形成しなけれ
ばならない。
【０００９】一方、半導体チップ５１ａ・５１ｂが例え
ば異なる種類のチップ（異なるチップサイズ、異なる基
板電位で動作するチップ等）である場合には、電極パッ
ド５２ａ・５２ｂがそれぞれ無秩序に設けられているた
め、すなわち、複数チップ１パッケージという実装形態
を想定せずに、各チップがそれぞれ１チップ１パッケー
ジの実装形態で最適となるように電極パッド５２ａ・５
２ｂが配列されているため、片方または両方の半導体チ
ップ５１ａ・５１ｂの電極パッド５２ａ・５２ｂの配置
を変更しなければならない。
ば異なる種類のチップ（異なるチップサイズ、異なる基
板電位で動作するチップ等）である場合には、電極パッ
ド５２ａ・５２ｂがそれぞれ無秩序に設けられているた
め、すなわち、複数チップ１パッケージという実装形態
を想定せずに、各チップがそれぞれ１チップ１パッケー
ジの実装形態で最適となるように電極パッド５２ａ・５
２ｂが配列されているため、片方または両方の半導体チ
ップ５１ａ・５１ｂの電極パッド５２ａ・５２ｂの配置
を変更しなければならない。
【００１０】このように、従来の２チップ１パッケージ
の半導体装置の構成では、電極パッド５２ａ・５２ｂの
レイアウト上の問題により、半導体チップ５１ａ・５１
ｂの少なくとも一方の設計を変更しなければならない。
その結果、装置の開発期間が長くなるという問題が生ず
る。
の半導体装置の構成では、電極パッド５２ａ・５２ｂの
レイアウト上の問題により、半導体チップ５１ａ・５１
ｂの少なくとも一方の設計を変更しなければならない。
その結果、装置の開発期間が長くなるという問題が生ず
る。
【００１１】なお、半導体チップ５１ａ・５１ｂが同種
のチップであるか否かにかかわらず、電極パッド５２ａ
または電極パッド５２ｂの配置だけを変更して上記不都
合を回避する簡易的な方法がある。しかし、この方法で
は、配線の引き回しが多くなるため、全面的に設計変更
を行った場合よりも、さらに半導体チップ５１ａ・５１
ｂのサイズが大きくなるという問題が新たに発生する。
のチップであるか否かにかかわらず、電極パッド５２ａ
または電極パッド５２ｂの配置だけを変更して上記不都
合を回避する簡易的な方法がある。しかし、この方法で
は、配線の引き回しが多くなるため、全面的に設計変更
を行った場合よりも、さらに半導体チップ５１ａ・５１
ｂのサイズが大きくなるという問題が新たに発生する。
【００１２】一方、例えば特開平６−１５１６４１号公
報には、上記のような電極パッド５２ａ・５２ｂのレイ
アウト上の問題を回避するよう試みた半導体装置が開示
されている。この半導体装置では、図４２に示すよう
に、１個のアレイ系半導体チップ６１を取り囲むように
して、リードフレーム６２のアイランド６３上に、絶縁
回路基板６４がペースト等でダイボンディングされてい
る。そして、例えばアレイ系半導体チップ６１内の電極
パッドである第１パッド６５とリードフレーム６２と
が、絶縁回路基板６４上の連結帯６６の一部の第１端子
６７を介して電気的に接続されている。
報には、上記のような電極パッド５２ａ・５２ｂのレイ
アウト上の問題を回避するよう試みた半導体装置が開示
されている。この半導体装置では、図４２に示すよう
に、１個のアレイ系半導体チップ６１を取り囲むように
して、リードフレーム６２のアイランド６３上に、絶縁
回路基板６４がペースト等でダイボンディングされてい
る。そして、例えばアレイ系半導体チップ６１内の電極
パッドである第１パッド６５とリードフレーム６２と
が、絶縁回路基板６４上の連結帯６６の一部の第１端子
６７を介して電気的に接続されている。
【００１３】このような構成とすることにより、第１パ
ッド６５とリードフレーム６２との結線方法に自由度を
持たせることができるので、複数チップが搭載されるマ
ルチチップ等に用いられるリードフレーム６２の設計を
容易に行うことができるようになっている。
ッド６５とリードフレーム６２との結線方法に自由度を
持たせることができるので、複数チップが搭載されるマ
ルチチップ等に用いられるリードフレーム６２の設計を
容易に行うことができるようになっている。
【００１４】しかし、上記半導体装置は、あくまでもダ
イパッドの片面へ半導体チップを搭載したものであり、
ダイパッドの片面へ複数個の半導体チップを搭載してメ
モリの増大化を行っても、ＩＣパッケージの面積も増大
してしまう。また、上記半導体装置は、アレイ系半導体
チップ６１を取り囲むようにして配線を設けているの
で、配線の本数には制約があるため、チップの種類によ
っては製造不可能な場合がある。さらに、上記半導体装
置は、アレイ系半導体チップ６１のみを考慮した構成で
あり、スタックド構造等において、あらゆる種類の半導
体チップを考慮した構成とはなっていない。その結果、
半導体装置の汎用性を広げることができないという問題
が生ずる。
イパッドの片面へ半導体チップを搭載したものであり、
ダイパッドの片面へ複数個の半導体チップを搭載してメ
モリの増大化を行っても、ＩＣパッケージの面積も増大
してしまう。また、上記半導体装置は、アレイ系半導体
チップ６１を取り囲むようにして配線を設けているの
で、配線の本数には制約があるため、チップの種類によ
っては製造不可能な場合がある。さらに、上記半導体装
置は、アレイ系半導体チップ６１のみを考慮した構成で
あり、スタックド構造等において、あらゆる種類の半導
体チップを考慮した構成とはなっていない。その結果、
半導体装置の汎用性を広げることができないという問題
が生ずる。
【００１５】本発明は、上記問題点に鑑みなされたもの
であり、その目的は、あらゆる種類の半導体チップに対
して複数チップ１パッケージ化が可能で、しかも、半導
体チップの設計を変更しなくても、適正なワイヤボンデ
ィングが可能な半導体装置を提供することにある。
であり、その目的は、あらゆる種類の半導体チップに対
して複数チップ１パッケージ化が可能で、しかも、半導
体チップの設計を変更しなくても、適正なワイヤボンデ
ィングが可能な半導体装置を提供することにある。
【００１６】ここで、複数チップ１パッケージとは、半
導体チップ搭載用基板の上下に少なくとも１個ずつの半
導体チップがある半導体装置のことであり、例えば上下
に１個ずつあれば、２チップ１パッケージとなる。
導体チップ搭載用基板の上下に少なくとも１個ずつの半
導体チップがある半導体装置のことであり、例えば上下
に１個ずつあれば、２チップ１パッケージとなる。
【００１７】
【課題を解決するための手段】上記の課題を解決するた
め、請求項１に記載の半導体装置は、リードフレームの
半導体チップ搭載用基板の両面に、複数の半導体チップ
を、そのうちの少なくとも２個が上記半導体チップ搭載
用基板について互いに裏面同士を対向させるように搭載
する半導体装置において、上記半導体チップ搭載用基板
の少なくとも片面には、所定のパターンを有する配線パ
ターンと、上記半導体チップ搭載用基板と上記配線パタ
ーンとを絶縁するための絶縁材料とが設けられ、上記複
数の半導体チップのうちの少なくとも１個の半導体チッ
プの電極パッドが、上記配線パターンおよび金属線を介
して、上記リードフレームに形成された所定のリードと
電気的に接続されていることを特徴としている。
め、請求項１に記載の半導体装置は、リードフレームの
半導体チップ搭載用基板の両面に、複数の半導体チップ
を、そのうちの少なくとも２個が上記半導体チップ搭載
用基板について互いに裏面同士を対向させるように搭載
する半導体装置において、上記半導体チップ搭載用基板
の少なくとも片面には、所定のパターンを有する配線パ
ターンと、上記半導体チップ搭載用基板と上記配線パタ
ーンとを絶縁するための絶縁材料とが設けられ、上記複
数の半導体チップのうちの少なくとも１個の半導体チッ
プの電極パッドが、上記配線パターンおよび金属線を介
して、上記リードフレームに形成された所定のリードと
電気的に接続されていることを特徴としている。
【００１８】上記の構成によれば、半導体チップは、例
えば互いに左右反転の関係、あるいは上下反転の関係で
裏面同士が対向するようにリードフレームに形成された
半導体チップ搭載用基板、あるいは、全く異なる半導体
チップを搭載する基板の、表裏両面に搭載され、例えば
２チップ１パッケージのような、複数チップ１パッケー
ジの半導体装置が構成される。
えば互いに左右反転の関係、あるいは上下反転の関係で
裏面同士が対向するようにリードフレームに形成された
半導体チップ搭載用基板、あるいは、全く異なる半導体
チップを搭載する基板の、表裏両面に搭載され、例えば
２チップ１パッケージのような、複数チップ１パッケー
ジの半導体装置が構成される。
【００１９】ここで、少なくとも一個の半導体チップの
電極パッドは、絶縁材料によって半導体チップ搭載用基
板と絶縁された配線パターンと、金属線とを介して所定
のリードと電気的に接続されているので、上記配線パタ
ーンが中継点として作用する。これにより、金属線が長
くなって半導体チップを跨いだり、隣接ワイヤ同士が交
差したりするようなワイヤレイアウトにはならない。そ
の結果、金属線が半導体チップあるいは隣接ワイヤとシ
ョートすることや、金属線が切れるオープン等の、不都
合を確実に回避することができる。
電極パッドは、絶縁材料によって半導体チップ搭載用基
板と絶縁された配線パターンと、金属線とを介して所定
のリードと電気的に接続されているので、上記配線パタ
ーンが中継点として作用する。これにより、金属線が長
くなって半導体チップを跨いだり、隣接ワイヤ同士が交
差したりするようなワイヤレイアウトにはならない。そ
の結果、金属線が半導体チップあるいは隣接ワイヤとシ
ョートすることや、金属線が切れるオープン等の、不都
合を確実に回避することができる。
【００２０】その上、上記配線パターンを設けることに
よって、リードフレームの各リードにおいて必要とされ
る電気信号の順番と異なって電極パッドが配列されてい
ても、同一信号が入出力される電極パッドと所定のリー
ドとを電気的に接続することが可能となる。これによ
り、複数の半導体チップを搭載した半導体装置を製造す
る際に、従来のように各半導体チップの電極パッドの配
置位置を変更しなくても済む。したがって、上記構成に
よれば、半導体チップの設計を変更する必要がない分、
半導体装置のコストを低減することができると共に、半
導体装置の開発期間を従来よりも確実に短縮することが
できる。
よって、リードフレームの各リードにおいて必要とされ
る電気信号の順番と異なって電極パッドが配列されてい
ても、同一信号が入出力される電極パッドと所定のリー
ドとを電気的に接続することが可能となる。これによ
り、複数の半導体チップを搭載した半導体装置を製造す
る際に、従来のように各半導体チップの電極パッドの配
置位置を変更しなくても済む。したがって、上記構成に
よれば、半導体チップの設計を変更する必要がない分、
半導体装置のコストを低減することができると共に、半
導体装置の開発期間を従来よりも確実に短縮することが
できる。
【００２１】また、上記構成によれば、アレイ系半導体
チップだけではなくあらゆる種類の半導体チップの組み
合わせを搭載したスタックド構造が可能となる。すなわ
ち、アレイ系半導体チップだけではなくあらゆる種類の
半導体チップの組み合わせを、スタックド構造に適用す
ることができる。このため、複数チップ１パッケージの
半導体装置の汎用性を広げることができる。
チップだけではなくあらゆる種類の半導体チップの組み
合わせを搭載したスタックド構造が可能となる。すなわ
ち、アレイ系半導体チップだけではなくあらゆる種類の
半導体チップの組み合わせを、スタックド構造に適用す
ることができる。このため、複数チップ１パッケージの
半導体装置の汎用性を広げることができる。
【００２２】請求項２記載の半導体装置は、請求項１の
構成において、上記リードフレームは、互いに対向する
ように配置された、複数のリードからなる２つのリード
群を有し、上記半導体チップ搭載用基板が、上記２つの
リード群の間に配置され、上記複数の半導体チップのう
ちで上記半導体チップ搭載用基板について互いに裏面同
士が対向する少なくとも２個の半導体チップは、略四辺
形を呈し、それぞれの４つの側辺のうちの１組の対向す
る側辺が各々上記２つのリード群に対向するように、上
記半導体チップ搭載用基板に搭載され、上記配線パター
ンは、上記２つのリード群に含まれる少なくとも１つの
リードが、上記リードが含まれるリード群と対向する半
導体チップの側辺を除く側辺近傍の素子形成面上に配置
される電極パッドと電気的に接続されるようにパターニ
ングされていることを特徴としている。
構成において、上記リードフレームは、互いに対向する
ように配置された、複数のリードからなる２つのリード
群を有し、上記半導体チップ搭載用基板が、上記２つの
リード群の間に配置され、上記複数の半導体チップのう
ちで上記半導体チップ搭載用基板について互いに裏面同
士が対向する少なくとも２個の半導体チップは、略四辺
形を呈し、それぞれの４つの側辺のうちの１組の対向す
る側辺が各々上記２つのリード群に対向するように、上
記半導体チップ搭載用基板に搭載され、上記配線パター
ンは、上記２つのリード群に含まれる少なくとも１つの
リードが、上記リードが含まれるリード群と対向する半
導体チップの側辺を除く側辺近傍の素子形成面上に配置
される電極パッドと電気的に接続されるようにパターニ
ングされていることを特徴としている。
【００２３】上記の構成によれば、リードフレームは、
互いに対向する２つのリード群で構成される。そして、
半導体チップと共に半導体チップ搭載用基板が、上記２
つのリード群の間に配置される。
互いに対向する２つのリード群で構成される。そして、
半導体チップと共に半導体チップ搭載用基板が、上記２
つのリード群の間に配置される。
【００２４】このとき、配線パターンによって、リード
群に含まれる少なくとも１つのリードが、上記リードが
含まれるリード群と対向する半導体チップの側辺を除く
側辺近傍の素子形成面上に配置される電極パッドと電気
的に接続される。したがって、半導体チップが同種チッ
プ（同一チップサイズ、同一シリコン基板、および同一
基板電位で動作するチップ）の場合、通常では、一方の
半導体チップの素子回路パターンをミラー反転させたも
のを用いるが、上記構成では、上記ミラー反転させた半
導体チップを形成することなしに、複数チップ１パッケ
ージの半導体装置を得ることができる。
群に含まれる少なくとも１つのリードが、上記リードが
含まれるリード群と対向する半導体チップの側辺を除く
側辺近傍の素子形成面上に配置される電極パッドと電気
的に接続される。したがって、半導体チップが同種チッ
プ（同一チップサイズ、同一シリコン基板、および同一
基板電位で動作するチップ）の場合、通常では、一方の
半導体チップの素子回路パターンをミラー反転させたも
のを用いるが、上記構成では、上記ミラー反転させた半
導体チップを形成することなしに、複数チップ１パッケ
ージの半導体装置を得ることができる。
【００２５】それゆえ、請求項１の構成による効果に加
えて、半導体チップが同種（同一のチップサイズで電極
パッドの配置が同じ）の場合では、素子回路パターンを
ミラー反転した半導体チップの作製なしに、複数チップ
１パッケージの半導体装置を得ることができ、互いに全
く関係のない配置で設けられた電極パッドを有する半導
体チップの場合でも、上記半導体チップの設計を変更す
ることなしに、複数チップ１パッケージの半導体装置を
得ることができる。
えて、半導体チップが同種（同一のチップサイズで電極
パッドの配置が同じ）の場合では、素子回路パターンを
ミラー反転した半導体チップの作製なしに、複数チップ
１パッケージの半導体装置を得ることができ、互いに全
く関係のない配置で設けられた電極パッドを有する半導
体チップの場合でも、上記半導体チップの設計を変更す
ることなしに、複数チップ１パッケージの半導体装置を
得ることができる。
【００２６】請求項３記載の半導体装置は、請求項１の
構成において、上記リードフレームは、互いに対向する
ように配置された、複数のリードからなる２つのリード
群を有し、上記半導体チップ搭載用基板が、上記２つの
リード群の間に配置され、上記複数の半導体チップのう
ちで上記半導体チップ搭載用基板について互いに裏面同
士が対向する少なくとも２個の半導体チップは、略四辺
形を呈し、それぞれの４つの側辺のうちの１組の対向す
る側辺が各々上記２つのリード群に対向するように、上
記半導体チップ搭載用基板に搭載され、上記配線パター
ンは、少なくとも１つのリード群と、半導体チップの素
子形成面における側辺近傍に配置され、上記リード群の
リードと必要とされる電気信号の順番が異なる電極パッ
ドからなる電極パッド群とが、電気信号の順番が一致し
て接続されるようにパターニングされていることを特徴
としている。
構成において、上記リードフレームは、互いに対向する
ように配置された、複数のリードからなる２つのリード
群を有し、上記半導体チップ搭載用基板が、上記２つの
リード群の間に配置され、上記複数の半導体チップのう
ちで上記半導体チップ搭載用基板について互いに裏面同
士が対向する少なくとも２個の半導体チップは、略四辺
形を呈し、それぞれの４つの側辺のうちの１組の対向す
る側辺が各々上記２つのリード群に対向するように、上
記半導体チップ搭載用基板に搭載され、上記配線パター
ンは、少なくとも１つのリード群と、半導体チップの素
子形成面における側辺近傍に配置され、上記リード群の
リードと必要とされる電気信号の順番が異なる電極パッ
ドからなる電極パッド群とが、電気信号の順番が一致し
て接続されるようにパターニングされていることを特徴
としている。
【００２７】上記の構成によれば、リードフレームは、
互いに対向する２つのリード群で構成される。そして、
半導体チップと共に半導体チップ搭載用基板が、上記２
つのリード群の間に配置される。
互いに対向する２つのリード群で構成される。そして、
半導体チップと共に半導体チップ搭載用基板が、上記２
つのリード群の間に配置される。
【００２８】このとき、配線パターンによって、少なく
とも１つのリード群と、半導体チップの素子形成面にお
ける側辺近傍に配置され、上記リード群のリードと必要
とされる電気信号の順番が異なって配列された電極パッ
ドからなる電極パッド群とが、電気信号の順番が一致し
て接続される。したがって、複数チップ１パッケージと
いう実装形態を想定せずに、各チップがそれぞれ１チッ
プ１パッケージの実装形態で最適となるように電極パッ
ドが配列された半導体チップを用いても、上記半導体チ
ップの設計を変更することなしに、複数チップ１パッケ
ージの半導体装置を得ることができる。
とも１つのリード群と、半導体チップの素子形成面にお
ける側辺近傍に配置され、上記リード群のリードと必要
とされる電気信号の順番が異なって配列された電極パッ
ドからなる電極パッド群とが、電気信号の順番が一致し
て接続される。したがって、複数チップ１パッケージと
いう実装形態を想定せずに、各チップがそれぞれ１チッ
プ１パッケージの実装形態で最適となるように電極パッ
ドが配列された半導体チップを用いても、上記半導体チ
ップの設計を変更することなしに、複数チップ１パッケ
ージの半導体装置を得ることができる。
【００２９】請求項４記載の半導体装置は、請求項１の
構成において、上記リードフレームは、その２組が互い
に対向するように配置された、複数のリードからなる４
つのリード群を有し、上記半導体チップ搭載用基板が、
上記４つのリード群で囲まれて配置され、上記複数の半
導体チップのうちで上記半導体チップ搭載用基板につい
て互いに裏面同士が対向する少なくとも２個の半導体チ
ップは、略四辺形を呈し、それぞれの４つの側辺が各々
上記４つのリード群に対向するように、上記半導体チッ
プ搭載用基板に搭載され、上記配線パターンは、上記４
つのリード群に含まれる少なくとも１つのリードが、上
記リードが含まれるリード群と対向する半導体チップの
側辺を除く側辺近傍の素子形成面上に配置される電極パ
ッドと電気的に接続されるようにパターニングされてい
ることを特徴としている。
構成において、上記リードフレームは、その２組が互い
に対向するように配置された、複数のリードからなる４
つのリード群を有し、上記半導体チップ搭載用基板が、
上記４つのリード群で囲まれて配置され、上記複数の半
導体チップのうちで上記半導体チップ搭載用基板につい
て互いに裏面同士が対向する少なくとも２個の半導体チ
ップは、略四辺形を呈し、それぞれの４つの側辺が各々
上記４つのリード群に対向するように、上記半導体チッ
プ搭載用基板に搭載され、上記配線パターンは、上記４
つのリード群に含まれる少なくとも１つのリードが、上
記リードが含まれるリード群と対向する半導体チップの
側辺を除く側辺近傍の素子形成面上に配置される電極パ
ッドと電気的に接続されるようにパターニングされてい
ることを特徴としている。
【００３０】上記の構成によれば、リードフレームは、
２組の互いに対向する４つのリード群で構成される。そ
して、半導体チップと共に半導体チップ搭載用基板が、
上記４つのリード群に囲まれて配置される。
２組の互いに対向する４つのリード群で構成される。そ
して、半導体チップと共に半導体チップ搭載用基板が、
上記４つのリード群に囲まれて配置される。
【００３１】このとき、上記配線パターンによって、リ
ード群に含まれる少なくとも１つのリードが、上記リー
ドが含まれるリード群と対向する半導体チップの側辺を
除く側辺近傍の素子形成面上に配置される電極パッドと
電気的に接続される。したがって、異なる種類の半導体
チップを用いて例えばＱＦＰ（Quad Flat Package ）タ
イプの半導体装置を製造する場合でも、各半導体チップ
の設計を変更することなしに、複数チップ１パッケージ
の半導体装置を実現することができる。
ード群に含まれる少なくとも１つのリードが、上記リー
ドが含まれるリード群と対向する半導体チップの側辺を
除く側辺近傍の素子形成面上に配置される電極パッドと
電気的に接続される。したがって、異なる種類の半導体
チップを用いて例えばＱＦＰ（Quad Flat Package ）タ
イプの半導体装置を製造する場合でも、各半導体チップ
の設計を変更することなしに、複数チップ１パッケージ
の半導体装置を実現することができる。
【００３２】請求項５記載の半導体装置は、請求項１の
構成において、上記リードフレームは、その２組が互い
に対向するように配置された、複数のリードからなる４
つのリード群を有し、上記半導体チップ搭載用基板が、
上記４つのリード群で囲まれて配置され、上記複数の半
導体チップのうちで上記半導体チップ搭載用基板につい
て互いに裏面同士が対向する少なくとも２個の半導体チ
ップは、略四辺形を呈し、それぞれの４つの側辺が各々
上記４つのリード群に対向するように、上記半導体チッ
プ搭載用基板に搭載され、上記配線パターンは、少なく
とも１つのリード群と、半導体チップの素子形成面にお
ける側辺近傍に配置され、上記リード群のリードと必要
とされる電気信号の順番が異なる電極パッドからなる電
極パッド群とが、電気信号の順番が一致して接続される
ようにパターニングされていることを特徴としている。
構成において、上記リードフレームは、その２組が互い
に対向するように配置された、複数のリードからなる４
つのリード群を有し、上記半導体チップ搭載用基板が、
上記４つのリード群で囲まれて配置され、上記複数の半
導体チップのうちで上記半導体チップ搭載用基板につい
て互いに裏面同士が対向する少なくとも２個の半導体チ
ップは、略四辺形を呈し、それぞれの４つの側辺が各々
上記４つのリード群に対向するように、上記半導体チッ
プ搭載用基板に搭載され、上記配線パターンは、少なく
とも１つのリード群と、半導体チップの素子形成面にお
ける側辺近傍に配置され、上記リード群のリードと必要
とされる電気信号の順番が異なる電極パッドからなる電
極パッド群とが、電気信号の順番が一致して接続される
ようにパターニングされていることを特徴としている。
【００３３】上記の構成によれば、リードフレームは、
２組の互いに対向する４つのリード群で構成される。そ
して、半導体チップと共に半導体チップ搭載用基板が、
上記４つのリード群に囲まれて配置される。
２組の互いに対向する４つのリード群で構成される。そ
して、半導体チップと共に半導体チップ搭載用基板が、
上記４つのリード群に囲まれて配置される。
【００３４】このとき、配線パターンによって、少なく
とも１つのリード群と、半導体チップの素子形成面にお
ける側辺近傍に配置され、上記リード群のリードと必要
とされる電気信号の順番が異なった電極パッドからなる
電極パッド群とが、電気信号の順番が一致して接続され
る。したがって、複数チップ１パッケージという実装形
態を想定せずに、各チップがそれぞれ１チップ１パッケ
ージの実装形態で最適となるように電極パッドが配列さ
れた半導体チップを用いた場合でも、各半導体チップの
設計を変更することなしに、例えばＱＦＰタイプで複数
チップ１パッケージの半導体装置を得ることができる。
とも１つのリード群と、半導体チップの素子形成面にお
ける側辺近傍に配置され、上記リード群のリードと必要
とされる電気信号の順番が異なった電極パッドからなる
電極パッド群とが、電気信号の順番が一致して接続され
る。したがって、複数チップ１パッケージという実装形
態を想定せずに、各チップがそれぞれ１チップ１パッケ
ージの実装形態で最適となるように電極パッドが配列さ
れた半導体チップを用いた場合でも、各半導体チップの
設計を変更することなしに、例えばＱＦＰタイプで複数
チップ１パッケージの半導体装置を得ることができる。
【００３５】請求項６記載の半導体装置は、請求項１の
構成において、上記配線パターンは、上記配線パターン
が存在する面に搭載される半導体チップの存在領域を避
けるようにして、半導体チップ搭載用基板の周辺部に設
けられていることを特徴としている。
構成において、上記配線パターンは、上記配線パターン
が存在する面に搭載される半導体チップの存在領域を避
けるようにして、半導体チップ搭載用基板の周辺部に設
けられていることを特徴としている。
【００３６】上記の構成によれば、配線パターンは、上
記配線パターンが存在する面に搭載される半導体チップ
の存在領域を避けるようにして設けられている。この場
合、半導体チップの存在領域に配線パターンは存在しな
いので、薄型の半導体装置を提供することができる。
記配線パターンが存在する面に搭載される半導体チップ
の存在領域を避けるようにして設けられている。この場
合、半導体チップの存在領域に配線パターンは存在しな
いので、薄型の半導体装置を提供することができる。
【００３７】請求項７記載の半導体装置は、請求項１の
構成において、上記配線パターンおよび上記絶縁材料
が、上記配線パターンおよび上記絶縁材料が存在する面
に搭載される半導体チップの存在領域を避けるようにし
て、半導体チップ搭載用基板の周辺部に設けられている
ことを特徴としている。
構成において、上記配線パターンおよび上記絶縁材料
が、上記配線パターンおよび上記絶縁材料が存在する面
に搭載される半導体チップの存在領域を避けるようにし
て、半導体チップ搭載用基板の周辺部に設けられている
ことを特徴としている。
【００３８】上記の構成によれば、配線パターンおよび
絶縁材料は、上記配線パターンおよび上記絶縁材料が存
在する面に搭載される半導体チップの存在領域を避ける
ようにして設けられている。この場合、半導体チップの
存在領域に配線パターンおよび絶縁材料は存在しないの
で、請求項６の構成の場合よりもさらに薄型の半導体装
置を提供することができる。
絶縁材料は、上記配線パターンおよび上記絶縁材料が存
在する面に搭載される半導体チップの存在領域を避ける
ようにして設けられている。この場合、半導体チップの
存在領域に配線パターンおよび絶縁材料は存在しないの
で、請求項６の構成の場合よりもさらに薄型の半導体装
置を提供することができる。
【００３９】請求項８記載の半導体装置は、請求項１の
構成において、上記リードフレームが、上記リードフレ
ームを搬送するためのクレードル部を備え、上記半導体
チップ搭載用基板は、少なくとも上記クレードル部の厚
さよりも薄く形成されていることを特徴としている。
構成において、上記リードフレームが、上記リードフレ
ームを搬送するためのクレードル部を備え、上記半導体
チップ搭載用基板は、少なくとも上記クレードル部の厚
さよりも薄く形成されていることを特徴としている。
【００４０】上記の構成によれば、半導体チップ搭載用
基板は、少なくともクレードル部の厚さよりも薄く形成
されているので、この半導体チップ搭載用基板の表裏両
面に半導体チップを搭載した場合に、薄型の複数チップ
１パッケージの半導体装置を提供することができる。
基板は、少なくともクレードル部の厚さよりも薄く形成
されているので、この半導体チップ搭載用基板の表裏両
面に半導体チップを搭載した場合に、薄型の複数チップ
１パッケージの半導体装置を提供することができる。
【００４１】請求項９記載の半導体装置は、請求項１の
構成において、ウエハプロセスで上記絶縁材料もしくは
絶縁層および上記配線パターンを形成した半導体基板
を、リードフレームの上記半導体チップ搭載用基板の少
なくとも一方の面に上記半導体チップと並べて搭載し、
上記半導体チップの電極パッドが、上記配線パターンお
よび上記金属線を介して上記リードと電気的に接続され
ていることを特徴としている。
構成において、ウエハプロセスで上記絶縁材料もしくは
絶縁層および上記配線パターンを形成した半導体基板
を、リードフレームの上記半導体チップ搭載用基板の少
なくとも一方の面に上記半導体チップと並べて搭載し、
上記半導体チップの電極パッドが、上記配線パターンお
よび上記金属線を介して上記リードと電気的に接続され
ていることを特徴としている。
【００４２】上記の構成によれば、ウエハプロセスで配
線パターンを形成するので、より微細な配線の形成が可
能になる。また、ダイボンディング工程では、絶縁材料
（絶縁層）および配線パターンを形成した上記半導体基
板を半導体チップ搭載用基板上に搭載できるので、半導
体チップ搭載用基板上に、新たな配線パターン（および
絶縁材料）を形成する新規の工程を必要としない。また
さらに例えば、（配線パターンが形成された）Ｓｉ基板
等の半導体基板は、絶縁材料として樹脂を用いた配線パ
ターンに比べて、その熱膨張係数が、４２アロイ製等の
ダイパッド（半導体チップ搭載用基板）の熱膨張係数と
比較的近いため、ダイパッドに配線パターンを形成した
後の反りが低減できる。それゆえ、より汎用性が高く安
価な複数チップ１パッケージの半導体装置を得ることが
できる。
線パターンを形成するので、より微細な配線の形成が可
能になる。また、ダイボンディング工程では、絶縁材料
（絶縁層）および配線パターンを形成した上記半導体基
板を半導体チップ搭載用基板上に搭載できるので、半導
体チップ搭載用基板上に、新たな配線パターン（および
絶縁材料）を形成する新規の工程を必要としない。また
さらに例えば、（配線パターンが形成された）Ｓｉ基板
等の半導体基板は、絶縁材料として樹脂を用いた配線パ
ターンに比べて、その熱膨張係数が、４２アロイ製等の
ダイパッド（半導体チップ搭載用基板）の熱膨張係数と
比較的近いため、ダイパッドに配線パターンを形成した
後の反りが低減できる。それゆえ、より汎用性が高く安
価な複数チップ１パッケージの半導体装置を得ることが
できる。
【００４３】請求項１０記載の半導体装置は、請求項１
の構成において、上記半導体チップ搭載用基板上に設け
られた上記配線パターン上において、配線同士が、金属
線によって電気的に接続されていることを特徴としてい
る。
の構成において、上記半導体チップ搭載用基板上に設け
られた上記配線パターン上において、配線同士が、金属
線によって電気的に接続されていることを特徴としてい
る。
【００４４】それゆえ、配線パターンの配置等の自由度
を向上させることができる。
を向上させることができる。
【００４５】請求項１１記載の半導体装置は、請求項１
０の構成において、上記半導体チップ搭載用基板上に、
上記配線パターンを１つ以上含む配線パターン群が２つ
以上形成され、上記１つの配線パターン群の少なくとも
一部分と、それ以外の上記１つの配線パターン群の少な
くとも一部分とが、上記金属線によって電気的に接続さ
れていることを特徴としている。
０の構成において、上記半導体チップ搭載用基板上に、
上記配線パターンを１つ以上含む配線パターン群が２つ
以上形成され、上記１つの配線パターン群の少なくとも
一部分と、それ以外の上記１つの配線パターン群の少な
くとも一部分とが、上記金属線によって電気的に接続さ
れていることを特徴としている。
【００４６】上記の構成によれば、例えば、図７、図８
のダイパッド（半導体チップ搭載用基板）の反りを低減
を目的として配線パターン領域を分割する場合、配線パ
ターンと交差する方向、すなわち配線パターンを切断す
る方向には分割できない。しかしながら、図１１、図１
２に示すように、配線パターン同士を金属線（第３導
線）７０で電気的に接続した構成とすれば、配線パター
ンを交差する方向すなわち配線パターンを切断する方向
においても分割できる。それゆえ、配線パターンの配置
等の自由度をさらに向上させることができる。
のダイパッド（半導体チップ搭載用基板）の反りを低減
を目的として配線パターン領域を分割する場合、配線パ
ターンと交差する方向、すなわち配線パターンを切断す
る方向には分割できない。しかしながら、図１１、図１
２に示すように、配線パターン同士を金属線（第３導
線）７０で電気的に接続した構成とすれば、配線パター
ンを交差する方向すなわち配線パターンを切断する方向
においても分割できる。それゆえ、配線パターンの配置
等の自由度をさらに向上させることができる。
【００４７】請求項１２記載の半導体装置は、請求項１
０の構成において、上記配線パターンが、略平面上に設
けられて互いに電気的に独立した第１および第２配線パ
ターンと、１つ以上の配線パターンを有し、上記第１配
線パターンと第２配線パターンとの間に設けられた第３
配線パターンとを含んでおり、上記第１および第２の配
線パターンが、上記金属線によって電気的に接続されて
いることを特徴としている。
０の構成において、上記配線パターンが、略平面上に設
けられて互いに電気的に独立した第１および第２配線パ
ターンと、１つ以上の配線パターンを有し、上記第１配
線パターンと第２配線パターンとの間に設けられた第３
配線パターンとを含んでおり、上記第１および第２の配
線パターンが、上記金属線によって電気的に接続されて
いることを特徴としている。
【００４８】上記の構成によれば、例えば図３２内のＡ
部に示すように、配線同士を金属線（第３導線）７１に
よって接続することにより、多層配線を用いなくても、
一層配線等、より少ない数の層からなる配線で引き回し
が可能となる。それゆえ、より汎用性が高い複数チップ
１パッケージの半導体装置を得ることができる。
部に示すように、配線同士を金属線（第３導線）７１に
よって接続することにより、多層配線を用いなくても、
一層配線等、より少ない数の層からなる配線で引き回し
が可能となる。それゆえ、より汎用性が高い複数チップ
１パッケージの半導体装置を得ることができる。
【００４９】請求項１３記載の半導体装置は、請求項１
の構成において、上記複数の半導体チップおよび半導体
チップ搭載用基板を封止する封止材と、上記半導体チッ
プ搭載用基板上に形成された上記配線パターンの少なく
とも一部を覆う、上記封止材とは異なる材料からなるコ
ーティング被膜とを含むことを特徴としている。
の構成において、上記複数の半導体チップおよび半導体
チップ搭載用基板を封止する封止材と、上記半導体チッ
プ搭載用基板上に形成された上記配線パターンの少なく
とも一部を覆う、上記封止材とは異なる材料からなるコ
ーティング被膜とを含むことを特徴としている。
【００５０】例えば、上記コーティング被膜には、上記
封止材としての射止樹脂（封止樹脂）よりも配線パター
ンを構成する材料との接着力が高く、吸水率が低く、ガ
ラス転移温度（Ｔｇ）が高いもの等を使用すればよい。
なお、射止樹脂（封止樹脂）は通常、エポキシ系樹脂等
からなる。上記コーティング被膜としては、例えばポリ
イミド樹脂等を用いることができる。
封止材としての射止樹脂（封止樹脂）よりも配線パター
ンを構成する材料との接着力が高く、吸水率が低く、ガ
ラス転移温度（Ｔｇ）が高いもの等を使用すればよい。
なお、射止樹脂（封止樹脂）は通常、エポキシ系樹脂等
からなる。上記コーティング被膜としては、例えばポリ
イミド樹脂等を用いることができる。
【００５１】上記の構成によれば、通常よりも厳しい条
件で本半導体装置を実装用基板へと半田実装しても、半
田実装時における配線パターンと上記封止材との界面で
の剥離の発生を抑えることができる。それゆえ、より高
品質の複数チップ１パッケージの半導体装置を得ること
ができる。
件で本半導体装置を実装用基板へと半田実装しても、半
田実装時における配線パターンと上記封止材との界面で
の剥離の発生を抑えることができる。それゆえ、より高
品質の複数チップ１パッケージの半導体装置を得ること
ができる。
【００５２】請求項１４記載の半導体装置は、請求項１
の構成において、上記複数の半導体チップおよび半導体
チップ搭載用基板を封止する封止材と、上記半導体チッ
プ搭載用基板と上記封止材とが直接接する面積を減少さ
せるように、上記半導体チップ搭載用基板の少なくとも
一部を覆う、上記封止材とは異なる材料からなるコーテ
ィング被膜とを含むことを特徴としている。
の構成において、上記複数の半導体チップおよび半導体
チップ搭載用基板を封止する封止材と、上記半導体チッ
プ搭載用基板と上記封止材とが直接接する面積を減少さ
せるように、上記半導体チップ搭載用基板の少なくとも
一部を覆う、上記封止材とは異なる材料からなるコーテ
ィング被膜とを含むことを特徴としている。
【００５３】例えば、上記コーティング被膜には、射止
樹脂（封止樹脂）よりも半導体チップ搭載用基板を構成
する材料との接着力が高く、吸水率が低く、ガラス転移
温度（Ｔｇ）が高いもの等を使用すればよい。
樹脂（封止樹脂）よりも半導体チップ搭載用基板を構成
する材料との接着力が高く、吸水率が低く、ガラス転移
温度（Ｔｇ）が高いもの等を使用すればよい。
【００５４】上記の構成によれば、通常よりも厳しい条
件で本半導体装置を実装用基板へと半田実装しても、半
田実装時における半導体チップ搭載用基板と上記封止材
との界面での剥離の発生を抑えることができる。それゆ
え、より高品質の複数チップ１パッケージの半導体装置
を得ることができる。
件で本半導体装置を実装用基板へと半田実装しても、半
田実装時における半導体チップ搭載用基板と上記封止材
との界面での剥離の発生を抑えることができる。それゆ
え、より高品質の複数チップ１パッケージの半導体装置
を得ることができる。
【００５５】
〔実施の形態１〕本発明の実施の一形態について、図１
ないし図６（ｄ）に基づいて説明すれば、以下の通りで
ある。
ないし図６（ｄ）に基づいて説明すれば、以下の通りで
ある。
【００５６】本実施形態における半導体装置は、図１お
よび図２に示すように、板状のリードフレーム４におけ
るダイパッド５の表裏両面に、ペースト状の熱硬化型の
ダイアタッチ材料３を用いて２個の半導体チップ１ａ・
１ｂを搭載した構造となっている。本実施形態では、半
導体チップ１ａ・１ｂは、同一チップサイズ、同一シリ
コン基板、および同一基板電位で動作するチップであ
る。
よび図２に示すように、板状のリードフレーム４におけ
るダイパッド５の表裏両面に、ペースト状の熱硬化型の
ダイアタッチ材料３を用いて２個の半導体チップ１ａ・
１ｂを搭載した構造となっている。本実施形態では、半
導体チップ１ａ・１ｂは、同一チップサイズ、同一シリ
コン基板、および同一基板電位で動作するチップであ
る。
【００５７】ダイアタッチ材料３は、半導体チップ１ａ
・１ｂが同一種類のチップで構成される場合、一般に鱗
片状銀粉を混入させた熱硬化型の銀ペーストで構成され
る。ただし、コスト等の兼ね合いで、球状シリカ粉末等
を混入させた無銀ペースト等で構成されることもある。
・１ｂが同一種類のチップで構成される場合、一般に鱗
片状銀粉を混入させた熱硬化型の銀ペーストで構成され
る。ただし、コスト等の兼ね合いで、球状シリカ粉末等
を混入させた無銀ペースト等で構成されることもある。
【００５８】一方、半導体チップ１ａ・１ｂが互いに異
なる種類のチップである場合、ダイアタッチ材料３の種
類としては、以下のように２つに場合分けされる。な
お、ここで、異なる種類のチップである場合としては、
チップサイズが異なる（電極パッド２ａ・２ｂの配置が
異なる）場合を考えている。
なる種類のチップである場合、ダイアタッチ材料３の種
類としては、以下のように２つに場合分けされる。な
お、ここで、異なる種類のチップである場合としては、
チップサイズが異なる（電極パッド２ａ・２ｂの配置が
異なる）場合を考えている。
【００５９】半導体チップ１ａ・１ｂが、同一シリコン
基板であり、同一基板電位で動作するチップである場合
は、一般に、鱗片状銀粉を混入させた熱硬化型の銀ペー
ストで構成される。ただし、コスト等の兼ね合いで、球
状シリカ粉末等を混入させた無銀ペースト等で構成され
ることもある。
基板であり、同一基板電位で動作するチップである場合
は、一般に、鱗片状銀粉を混入させた熱硬化型の銀ペー
ストで構成される。ただし、コスト等の兼ね合いで、球
状シリカ粉末等を混入させた無銀ペースト等で構成され
ることもある。
【００６０】一方、半導体チップ１ａ・１ｂが、異なる
シリコン基板であるか、または異なる基板電位で動作す
るチップである場合には、一般に、無銀ペーストで構成
される。
シリコン基板であるか、または異なる基板電位で動作す
るチップである場合には、一般に、無銀ペーストで構成
される。
【００６１】図１および図４に示すように、封止部２２
ａよりも内側に、ダイパッド５およびインナーリード６
が形成され、封止部２２ａよりも外側に、アウターリー
ド７が形成されている。リードフレーム４は、ダイパッ
ド５、インナーリード６、アウターリード７、サポート
リード８、クレードル部９で構成されている。ダイパッ
ド５は、その表裏両面に半導体チップ１ａ・１ｂが搭載
される半導体チップ搭載用基板である。このダイパッド
５およびインナーリード６は、後述の射止樹脂２２等で
半導体チップ１ａ・１ｂと共に封止（モールド）される
ようになっている。サポートリード８は、ダイパッド５
を支持するためのものであり、クレードル部９は、リー
ドフレーム４を搬送する際に用いられる。
ａよりも内側に、ダイパッド５およびインナーリード６
が形成され、封止部２２ａよりも外側に、アウターリー
ド７が形成されている。リードフレーム４は、ダイパッ
ド５、インナーリード６、アウターリード７、サポート
リード８、クレードル部９で構成されている。ダイパッ
ド５は、その表裏両面に半導体チップ１ａ・１ｂが搭載
される半導体チップ搭載用基板である。このダイパッド
５およびインナーリード６は、後述の射止樹脂２２等で
半導体チップ１ａ・１ｂと共に封止（モールド）される
ようになっている。サポートリード８は、ダイパッド５
を支持するためのものであり、クレードル部９は、リー
ドフレーム４を搬送する際に用いられる。
【００６２】なお、本実施形態では、リードフレーム４
は、図１に示すように、複数のインナーリード６および
複数のアウターリード７からなり、互いに対向して設け
られる２つのリード群４ａ・４ｂを有している。半導体
チップ１ａ・１ｂが搭載されるダイパッド５は、この２
つのリード群４ａ・４ｂの間に設けられるようになって
いる。
は、図１に示すように、複数のインナーリード６および
複数のアウターリード７からなり、互いに対向して設け
られる２つのリード群４ａ・４ｂを有している。半導体
チップ１ａ・１ｂが搭載されるダイパッド５は、この２
つのリード群４ａ・４ｂの間に設けられるようになって
いる。
【００６３】図２に示すように、ダイパッド５の少なく
とも一方の面（本実施形態では、ダイパッド５における
半導体チップ１ａが搭載される側の面）には、絶縁材料
１１、絶縁材料１０、配線パターン１２、および絶縁材
料１３がこの順で積層されている。したがって、配線パ
ターン１２は、絶縁材料１０・１１によってダイパッド
５と絶縁されると共に、絶縁材料１３によって半導体チ
ップ１ａと絶縁されることになる。
とも一方の面（本実施形態では、ダイパッド５における
半導体チップ１ａが搭載される側の面）には、絶縁材料
１１、絶縁材料１０、配線パターン１２、および絶縁材
料１３がこの順で積層されている。したがって、配線パ
ターン１２は、絶縁材料１０・１１によってダイパッド
５と絶縁されると共に、絶縁材料１３によって半導体チ
ップ１ａと絶縁されることになる。
【００６４】絶縁材料１０は、例えばポリイミド系樹脂
であり、絶縁材料１１は、一般にダイアタッチ材料３と
しても使用される熱可塑性の絶縁材料である。絶縁材料
１３は、例えばポリイミド系樹脂製の絶縁膜である。
であり、絶縁材料１１は、一般にダイアタッチ材料３と
しても使用される熱可塑性の絶縁材料である。絶縁材料
１３は、例えばポリイミド系樹脂製の絶縁膜である。
【００６５】図１に示すように、配線パターン１２は、
銅箔等の金属箔で所定のパターンに形成された配線１２
ａと、電極１２ｂとを有している。なお、上記所定のパ
ターンについては後述する。上記電極１２ｂは、半導体
チップ１ａの電極パッド２ａと配線１２ａとを後述のボ
ンディングワイヤ１４ａ・１４ｂで電気的に接続し易い
様に、また、上記配線１２ａとインナーリード６とをボ
ンディングワイヤ１５ａ・１５ｂで電気的に接続し易い
ように、上記配線１２ａと電気的に接続されて設けられ
ている。また、配線パターン１２におけるリード群４ａ
・４ｂとそれぞれ対向した位置には、複数の電極１２ｂ
からなる電極群１２ｂ1 ・１２ｂ2 がそれぞれ形成され
ている。
銅箔等の金属箔で所定のパターンに形成された配線１２
ａと、電極１２ｂとを有している。なお、上記所定のパ
ターンについては後述する。上記電極１２ｂは、半導体
チップ１ａの電極パッド２ａと配線１２ａとを後述のボ
ンディングワイヤ１４ａ・１４ｂで電気的に接続し易い
様に、また、上記配線１２ａとインナーリード６とをボ
ンディングワイヤ１５ａ・１５ｂで電気的に接続し易い
ように、上記配線１２ａと電気的に接続されて設けられ
ている。また、配線パターン１２におけるリード群４ａ
・４ｂとそれぞれ対向した位置には、複数の電極１２ｂ
からなる電極群１２ｂ1 ・１２ｂ2 がそれぞれ形成され
ている。
【００６６】ここで、以下での説明の便宜上、図３
（ａ）および図３（ｂ）に示すように、略四辺形を成す
半導体チップ１ａ・１ｂの素子形成面上から見て、当該
半導体チップ１ａ・１ｂの４つの頂点を、反時計回りに
それぞれ１ａ1 、１ａ2 、１ａ3、1a4 、および１ｂ1 、
１ｂ2 、１ｂ3 、１ｂ4 とする。つまり、同一位置の頂
点には同一の添え数字を付して表すことにする。
（ａ）および図３（ｂ）に示すように、略四辺形を成す
半導体チップ１ａ・１ｂの素子形成面上から見て、当該
半導体チップ１ａ・１ｂの４つの頂点を、反時計回りに
それぞれ１ａ1 、１ａ2 、１ａ3、1a4 、および１ｂ1 、
１ｂ2 、１ｂ3 、１ｂ4 とする。つまり、同一位置の頂
点には同一の添え数字を付して表すことにする。
【００６７】半導体チップ１ａは、その素子形成面上
で、側辺（１ａ1 −１ａ2 ）の近傍に複数の電極パッド
２ａからなる電極パッド群２ａ1 を備えている一方、側
辺（１ａ4 −１ａ3 ）の近傍に複数の電極パッド２ａか
らなる電極パッド群２ａ2 を備えている。同様に半導体
チップ１ｂは、その素子形成面上で、側辺（１ｂ1 −１
ｂ2 ）の近傍に複数の電極パッド２ｂからなる電極パッ
ド群２ｂ1 を備えている一方、側辺（１ｂ4 −１ｂ3 ）
の近傍に複数の電極パッド２ｂからなる電極パッド群２
ｂ2 を備えている。
で、側辺（１ａ1 −１ａ2 ）の近傍に複数の電極パッド
２ａからなる電極パッド群２ａ1 を備えている一方、側
辺（１ａ4 −１ａ3 ）の近傍に複数の電極パッド２ａか
らなる電極パッド群２ａ2 を備えている。同様に半導体
チップ１ｂは、その素子形成面上で、側辺（１ｂ1 −１
ｂ2 ）の近傍に複数の電極パッド２ｂからなる電極パッ
ド群２ｂ1 を備えている一方、側辺（１ｂ4 −１ｂ3 ）
の近傍に複数の電極パッド２ｂからなる電極パッド群２
ｂ2 を備えている。
【００６８】一般的に、半導体装置がメモリデバイスで
ある場合、チップイネイブル端子（スタンバイ状態また
はアクティブ状態を選択するために設けられた電極パッ
ド）以外においては、同一信号が入出力される電極パッ
ドを同一のインナーリードに電気的に接続すればよい。
ある場合、チップイネイブル端子（スタンバイ状態また
はアクティブ状態を選択するために設けられた電極パッ
ド）以外においては、同一信号が入出力される電極パッ
ドを同一のインナーリードに電気的に接続すればよい。
【００６９】そこで、本実施形態では同一種類の半導体
チップ１ａ・１ｂが、互いに左右反転した状態で、その
裏面同士が対向するようにダイパッド５上に設けられて
いる。つまり、半導体チップ１ａ・１ｂは、その裏面同
士（素子形成面と反対側の面同士）を対向させたとき
に、半導体チップ１ａの側辺（１ａ1 −１ａ2 ）が、半
導体チップ１ｂの側辺（１ｂ4 −１ｂ3 ）に、また、半
導体チップ１ａの側辺（１ａ4 −１ａ3 ）が、半導体チ
ップ１ｂの側辺（１ｂ1 −１ｂ2 ）にそれぞれ重なるよ
うに設けられる。
チップ１ａ・１ｂが、互いに左右反転した状態で、その
裏面同士が対向するようにダイパッド５上に設けられて
いる。つまり、半導体チップ１ａ・１ｂは、その裏面同
士（素子形成面と反対側の面同士）を対向させたとき
に、半導体チップ１ａの側辺（１ａ1 −１ａ2 ）が、半
導体チップ１ｂの側辺（１ｂ4 −１ｂ3 ）に、また、半
導体チップ１ａの側辺（１ａ4 −１ａ3 ）が、半導体チ
ップ１ｂの側辺（１ｂ1 −１ｂ2 ）にそれぞれ重なるよ
うに設けられる。
【００７０】なお、入出力端子（電極パッド）がある程
度共用できる半導体チップを用いた場合には、配線の本
数が減るか否かで、各半導体チップを互いに左右反転さ
せるか、上下反転させる（後述の実施形態で説明する）
かを決めればよい。
度共用できる半導体チップを用いた場合には、配線の本
数が減るか否かで、各半導体チップを互いに左右反転さ
せるか、上下反転させる（後述の実施形態で説明する）
かを決めればよい。
【００７１】そして、後に詳述するが、上記配線パター
ン１２の配線１２ａが、以下のようにパターニングされ
ている。すなわち、半導体チップ１ａの側辺のうち、側
辺（１ａ1 −１ａ2 ）はリード群４ａと対向し、側辺
（１ａ4 −１ａ3 ）はリード群４ｂと対向している。電
極パッド２ａ…には、半導体チップ１ａの側辺のうち、
リード群４ａと対向している側辺（１ａ1 −１ａ2 ）の
近傍の素子形成面上に配置されたもの（図３（ａ）中、
電極パッド群２ａ1 ）と、この側辺を除く側辺の近傍の
素子形成面上に配置されたもの（図３（ａ）中、電極パ
ッド群２ａ2 ）とがある。
ン１２の配線１２ａが、以下のようにパターニングされ
ている。すなわち、半導体チップ１ａの側辺のうち、側
辺（１ａ1 −１ａ2 ）はリード群４ａと対向し、側辺
（１ａ4 −１ａ3 ）はリード群４ｂと対向している。電
極パッド２ａ…には、半導体チップ１ａの側辺のうち、
リード群４ａと対向している側辺（１ａ1 −１ａ2 ）の
近傍の素子形成面上に配置されたもの（図３（ａ）中、
電極パッド群２ａ1 ）と、この側辺を除く側辺の近傍の
素子形成面上に配置されたもの（図３（ａ）中、電極パ
ッド群２ａ2 ）とがある。
【００７２】そして、リード群４ａのほうに含まれてい
る少なくとも１つのインナーリード６が、上記のうちの
後者、すなわちリード群４ａと対向する半導体チップ１
ａの側辺（１ａ1 −１ａ2 ）を除く側辺（ここでは（１
ａ4 −１ａ3 ））の近傍に配置された電極パッド２ａ
に、電気的に接続される。同様に、リード群４ｂのほう
に含まれる少なくとも１つのインナーリード６が、上記
リード群４ｂと対向する半導体チップ１ａの側辺（１ａ
4 −１ａ3 ）を除く側辺（ここでは（１ａ1 −１
ａ2 ））の近傍の素子形成面上に配置された電極パッド
２ａに、電気的に接続される。配線１２ａは、このよう
にパターニングされている。
る少なくとも１つのインナーリード６が、上記のうちの
後者、すなわちリード群４ａと対向する半導体チップ１
ａの側辺（１ａ1 −１ａ2 ）を除く側辺（ここでは（１
ａ4 −１ａ3 ））の近傍に配置された電極パッド２ａ
に、電気的に接続される。同様に、リード群４ｂのほう
に含まれる少なくとも１つのインナーリード６が、上記
リード群４ｂと対向する半導体チップ１ａの側辺（１ａ
4 −１ａ3 ）を除く側辺（ここでは（１ａ1 −１
ａ2 ））の近傍の素子形成面上に配置された電極パッド
２ａに、電気的に接続される。配線１２ａは、このよう
にパターニングされている。
【００７３】より詳細には、電極パッド群２ａ1 の電極
パッド２ａが、リード群４ｂのインナーリード６に電気
的に接続されるようになっている。その接続を実現する
ために、上記電極パッド群２ａ1 の電極パッド２ａが、
ボンディングワイヤ１４ａを介して電極群１２ｂ1 の電
極１２ｂに電気的に接続され、その電極群１２ｂ1 の電
極１２ｂが、配線１２ａを介して電極群１２ｂ2 の電極
１２ｂに電気的に接続され、その電極群１２ｂ2 の電極
１２ｂが、ボンディングワイヤ１５ａを介してリード群
４ｂのインナーリード６に電気的に接続されている。
パッド２ａが、リード群４ｂのインナーリード６に電気
的に接続されるようになっている。その接続を実現する
ために、上記電極パッド群２ａ1 の電極パッド２ａが、
ボンディングワイヤ１４ａを介して電極群１２ｂ1 の電
極１２ｂに電気的に接続され、その電極群１２ｂ1 の電
極１２ｂが、配線１２ａを介して電極群１２ｂ2 の電極
１２ｂに電気的に接続され、その電極群１２ｂ2 の電極
１２ｂが、ボンディングワイヤ１５ａを介してリード群
４ｂのインナーリード６に電気的に接続されている。
【００７４】また、同様に、電極パッド群２ａ2 の電極
パッド２ａが、リード群４ａのインナーリード６に電気
的に接続されるように、上記電極パッド２ａが、電極群
１２ｂ2 の電極１２ｂにボンディングワイヤ１４ｂによ
って電気的に接続され、電極群１２ｂ2 の電極１２ｂ
が、配線１２ａを介して電極群１２ｂ1 の電極１２ｂに
電気的に接続され、電極群１２ｂ1 の電極１２ｂが、リ
ード群４ａのインナーリード６にボンディングワイヤ１
５ｂによって電気的に接続されている。
パッド２ａが、リード群４ａのインナーリード６に電気
的に接続されるように、上記電極パッド２ａが、電極群
１２ｂ2 の電極１２ｂにボンディングワイヤ１４ｂによ
って電気的に接続され、電極群１２ｂ2 の電極１２ｂ
が、配線１２ａを介して電極群１２ｂ1 の電極１２ｂに
電気的に接続され、電極群１２ｂ1 の電極１２ｂが、リ
ード群４ａのインナーリード６にボンディングワイヤ１
５ｂによって電気的に接続されている。
【００７５】一方、半導体チップ１ｂの電極パッド２ｂ
のうち、電極パッド群２ｂ1 のほうに含まれる電極パッ
ド２ｂは、それらの電極パッドに入出力されるのと同一
の信号が入出力される電極パッドである、電極パッド群
２ａ1 のほうに含まれる電極パッド２ａに電気的に接続
された、リード群４ｂのほうのインナーリード６に、ボ
ンディングワイヤ１６ａによって電気的に接続されてい
る。
のうち、電極パッド群２ｂ1 のほうに含まれる電極パッ
ド２ｂは、それらの電極パッドに入出力されるのと同一
の信号が入出力される電極パッドである、電極パッド群
２ａ1 のほうに含まれる電極パッド２ａに電気的に接続
された、リード群４ｂのほうのインナーリード６に、ボ
ンディングワイヤ１６ａによって電気的に接続されてい
る。
【００７６】また、同様に、半導体チップ１ｂの電極パ
ッド２ｂのうち、電極パッド群２ｂ2 のほうに含まれる
電極パッド２ｂは、それらの電極パッドに入出力される
のと同一の信号が入出力される電極パッドである、電極
パッド群２ａ2 のほうに含まれる電極パッド２ａに電気
的に接続された、リード群４ａのほうのインナーリード
６に、ボンディングワイヤ１６ｂによって電気的に接続
されている。
ッド２ｂのうち、電極パッド群２ｂ2 のほうに含まれる
電極パッド２ｂは、それらの電極パッドに入出力される
のと同一の信号が入出力される電極パッドである、電極
パッド群２ａ2 のほうに含まれる電極パッド２ａに電気
的に接続された、リード群４ａのほうのインナーリード
６に、ボンディングワイヤ１６ｂによって電気的に接続
されている。
【００７７】次に、本実施形態の半導体装置の製造方法
について、図５（ａ）〜図６（ｄ）に基づいて説明す
る。なお、ダイパッド５上に配線パターン１２を形成す
る手段としては、ダイパッド５上に絶縁層と配線パター
ン１２とを順次積層させていく方法をはじめ、あらゆる
方法が考えられる。本実施形態では、ＴＣＰ（Tape Car
rier Package）等で用いられるキャリアテープのうちか
ら、二層テープ（ＴＣＰ等では一般に二層テープと呼ば
れている）をダイパッド５に貼り付ける方法を例に挙げ
て説明する。
について、図５（ａ）〜図６（ｄ）に基づいて説明す
る。なお、ダイパッド５上に配線パターン１２を形成す
る手段としては、ダイパッド５上に絶縁層と配線パター
ン１２とを順次積層させていく方法をはじめ、あらゆる
方法が考えられる。本実施形態では、ＴＣＰ（Tape Car
rier Package）等で用いられるキャリアテープのうちか
ら、二層テープ（ＴＣＰ等では一般に二層テープと呼ば
れている）をダイパッド５に貼り付ける方法を例に挙げ
て説明する。
【００７８】まず、図５（ａ）に示すように、Ｃｕ箔等
の金属箔２０上に、ワニス状ポリイミド系樹脂からなる
絶縁材料１０を均一に塗布し、加熱処理を行って溶剤分
を蒸発させ薄膜を形成する。次に、図５（ｂ）に示すよ
うに、一般にＬＯＣ（Lead On Chip）等においてダイア
タッチ材料としても使用される熱可塑性の絶縁材料１１
を、ワニス状で絶縁材料１０の上に均一に塗布し、加熱
処理を行って薄膜を形成する。そして、次に、送り穴と
してのスプロケットホール２１も形成する。なお、この
とき、熱応力の緩和のためにスリット等を設けても良
い。
の金属箔２０上に、ワニス状ポリイミド系樹脂からなる
絶縁材料１０を均一に塗布し、加熱処理を行って溶剤分
を蒸発させ薄膜を形成する。次に、図５（ｂ）に示すよ
うに、一般にＬＯＣ（Lead On Chip）等においてダイア
タッチ材料としても使用される熱可塑性の絶縁材料１１
を、ワニス状で絶縁材料１０の上に均一に塗布し、加熱
処理を行って薄膜を形成する。そして、次に、送り穴と
してのスプロケットホール２１も形成する。なお、この
とき、熱応力の緩和のためにスリット等を設けても良
い。
【００７９】続いて、図５（ｃ）に示すように、金属箔
２０をエッチングし、所定のパターンの配線１２ａおよ
び電極１２ｂ等からなる配線パターン１２を形成する。
本実施形態ではさらに、上記配線パターン１２上に電解
Ｎｉメッキを施し、さらにその上に電解Ａｕメッキを施
す。
２０をエッチングし、所定のパターンの配線１２ａおよ
び電極１２ｂ等からなる配線パターン１２を形成する。
本実施形態ではさらに、上記配線パターン１２上に電解
Ｎｉメッキを施し、さらにその上に電解Ａｕメッキを施
す。
【００８０】上記配線１２ａは、複数本形成され（図１
参照）、すべて、後に載置される半導体チップ１ａの所
定の側辺に平行になっている。
参照）、すべて、後に載置される半導体チップ１ａの所
定の側辺に平行になっている。
【００８１】なお、以後では、絶縁材料１０と配線パタ
ーン１２とから成る二層のテープ状材料（ただし絶縁材
料１１は含まない）を、一層配線テープ（ＴＣＰ等では
一般に二層テープと呼ばれている）と記載する。また、
一層配線テープを所望の形状に切断したものをここで一
層配線基板と記載する。
ーン１２とから成る二層のテープ状材料（ただし絶縁材
料１１は含まない）を、一層配線テープ（ＴＣＰ等では
一般に二層テープと呼ばれている）と記載する。また、
一層配線テープを所望の形状に切断したものをここで一
層配線基板と記載する。
【００８２】次に、図５（ｄ）に示すように、配線パタ
ーン１２における、絶縁材料１０および絶縁材料１１が
積層された面とは反対の面、すなわちダイパッド５への
接着面とは反対側の面上に、ポリイミド系樹脂製の絶縁
材料１３を形成する。これにより、配線パターン１２と
後述の半導体チップ１ａとが絶縁されるようになる。そ
して、絶縁材料１１と絶縁材料１３とが形成された、絶
縁材料１０と配線パターン１２とから成る一層配線テー
プを、所望の形状に切断して一層配線基板とし、ダイパ
ッド５に貼り付ける。
ーン１２における、絶縁材料１０および絶縁材料１１が
積層された面とは反対の面、すなわちダイパッド５への
接着面とは反対側の面上に、ポリイミド系樹脂製の絶縁
材料１３を形成する。これにより、配線パターン１２と
後述の半導体チップ１ａとが絶縁されるようになる。そ
して、絶縁材料１１と絶縁材料１３とが形成された、絶
縁材料１０と配線パターン１２とから成る一層配線テー
プを、所望の形状に切断して一層配線基板とし、ダイパ
ッド５に貼り付ける。
【００８３】続いて、図５（ｅ）に示すように、ダイパ
ッド５の片面、すなわちここでは、絶縁材料１３が形成
された面の上に、ペースト状のダイアタッチ材料３を用
いて１個目の半導体チップ１ａをダイボンディングし、
１８０℃で１時間の条件で上記ダイアタッチ材料３を熱
硬化させる。なお、半導体チップ１ａよりも半導体チッ
プ１ｂを先にダイボンディングしても構わない。
ッド５の片面、すなわちここでは、絶縁材料１３が形成
された面の上に、ペースト状のダイアタッチ材料３を用
いて１個目の半導体チップ１ａをダイボンディングし、
１８０℃で１時間の条件で上記ダイアタッチ材料３を熱
硬化させる。なお、半導体チップ１ａよりも半導体チッ
プ１ｂを先にダイボンディングしても構わない。
【００８４】本実施形態では、半導体チップ１ａ・１ｂ
が、同一チップサイズ、同一シリコン基板、および同一
基板電位で動作するチップであるので、上記ダイアタッ
チ材料３としては、鱗片状銀粉を混入させた銀ペースト
を用いる。
が、同一チップサイズ、同一シリコン基板、および同一
基板電位で動作するチップであるので、上記ダイアタッ
チ材料３としては、鱗片状銀粉を混入させた銀ペースト
を用いる。
【００８５】次に、図６（ａ）に示すように、リードフ
レーム４（図４参照）を裏返し、ダイパッド５の反対面
も同様にして２個目の半導体チップ１ｂをダイボンディ
ングする。このとき、すでにダイボンディングを終えた
半導体チップ１ａを弾性体で支える等により、半導体チ
ップ１ａにダメージを与えないようにする。そして、１
８０℃で１時間の条件でダイアタッチ材料３を熱硬化さ
せる。
レーム４（図４参照）を裏返し、ダイパッド５の反対面
も同様にして２個目の半導体チップ１ｂをダイボンディ
ングする。このとき、すでにダイボンディングを終えた
半導体チップ１ａを弾性体で支える等により、半導体チ
ップ１ａにダメージを与えないようにする。そして、１
８０℃で１時間の条件でダイアタッチ材料３を熱硬化さ
せる。
【００８６】続いて、半導体チップ１ａの電極パッド２
ａと配線パターン１２の電極１２ｂとをボンディングワ
イヤ１４ａ・１４ｂにより電気的に接続（ワイヤボンデ
ィング）する。
ａと配線パターン１２の電極１２ｂとをボンディングワ
イヤ１４ａ・１４ｂにより電気的に接続（ワイヤボンデ
ィング）する。
【００８７】その後、図６（ｂ）に示すように、電極１
２ｂとリードフレーム４のインナーリード６とをボンデ
ィングワイヤ１５ａ・１５ｂにより電気的に接続（ワイ
ヤボンディング）する。
２ｂとリードフレーム４のインナーリード６とをボンデ
ィングワイヤ１５ａ・１５ｂにより電気的に接続（ワイ
ヤボンディング）する。
【００８８】なお、ダイボンディング時と同様、半導体
チップ１ａよりも先に半導体チップ１ｂにおいてワイヤ
ボンディングを行っても構わない。また、ボンディング
ワイヤ１５ａ・１５ｂによるワイヤボンディングを、ボ
ンディングワイヤ１４ａ・１４ｂによるワイヤボンディ
ングよりも先に行っても良い。
チップ１ａよりも先に半導体チップ１ｂにおいてワイヤ
ボンディングを行っても構わない。また、ボンディング
ワイヤ１５ａ・１５ｂによるワイヤボンディングを、ボ
ンディングワイヤ１４ａ・１４ｂによるワイヤボンディ
ングよりも先に行っても良い。
【００８９】次に、図６（ｃ）に示すように、リードフ
レーム４を裏返し、同様にして半導体チップ１ｂの電極
パッド２ｂとインナーリード６とをボンディングワイヤ
１６ａ・１６ｂで電気的に接続（ワイヤボンディング）
する。
レーム４を裏返し、同様にして半導体チップ１ｂの電極
パッド２ｂとインナーリード６とをボンディングワイヤ
１６ａ・１６ｂで電気的に接続（ワイヤボンディング）
する。
【００９０】ワイヤボンディング時においては、超音波
と加熱を併用した超音波熱圧着法を用い（加熱温度２５
０℃）、ダイボンディング時と同様に、弾性体により半
導体チップ１ａ・１ｂの素子形成面を支えてワイヤボン
ディングを行う。
と加熱を併用した超音波熱圧着法を用い（加熱温度２５
０℃）、ダイボンディング時と同様に、弾性体により半
導体チップ１ａ・１ｂの素子形成面を支えてワイヤボン
ディングを行う。
【００９１】その後、図６（ｄ）に示すように、これら
を射止樹脂２２等で射止した後、射止樹脂２２がアウタ
ーリード７間に流れ出ないようにリードフレーム４に形
成されたタイバー（図示せず）や、ダイパッド５を保持
するために形成されたサポートリード８（図４参照）を
切断し、アウターリード７を所望の形状に折り曲げる。
を射止樹脂２２等で射止した後、射止樹脂２２がアウタ
ーリード７間に流れ出ないようにリードフレーム４に形
成されたタイバー（図示せず）や、ダイパッド５を保持
するために形成されたサポートリード８（図４参照）を
切断し、アウターリード７を所望の形状に折り曲げる。
【００９２】上記の構成によれば、各半導体チップ１ａ
・１ｂがダイパッド５の表裏両面に搭載されて、２チッ
プ１パッケージの半導体装置が構成される。これによ
り、１チップ１パッケージの半導体装置に比べ、メモリ
容量が増加するので、電子機器内に搭載される部品の点
数を減少させることができる。したがって、軽量かつ小
型の電子機器の製造に大きく貢献できる半導体装置を提
供することができる。
・１ｂがダイパッド５の表裏両面に搭載されて、２チッ
プ１パッケージの半導体装置が構成される。これによ
り、１チップ１パッケージの半導体装置に比べ、メモリ
容量が増加するので、電子機器内に搭載される部品の点
数を減少させることができる。したがって、軽量かつ小
型の電子機器の製造に大きく貢献できる半導体装置を提
供することができる。
【００９３】また、配線パターン１２が、電極パッド２
ａとインナーリード６との中継点として作用するので、
上記配線パターン１２と上記インナーリード６とを電気
的に接続するボンディングワイヤ１４ａ・１４ｂの長さ
を短くできる。このため、樹脂射止の際の応力等が原因
で、ボンディングワイヤが半導体チップ１ａあるいは隣
接ワイヤとショートしたりボンディングワイヤのオープ
ン（ボンディングワイヤが切れる）が起こったりする等
の不都合を、上記構成によって確実に回避することがで
きる。
ａとインナーリード６との中継点として作用するので、
上記配線パターン１２と上記インナーリード６とを電気
的に接続するボンディングワイヤ１４ａ・１４ｂの長さ
を短くできる。このため、樹脂射止の際の応力等が原因
で、ボンディングワイヤが半導体チップ１ａあるいは隣
接ワイヤとショートしたりボンディングワイヤのオープ
ン（ボンディングワイヤが切れる）が起こったりする等
の不都合を、上記構成によって確実に回避することがで
きる。
【００９４】さらに、配線パターン１２を設けている。
このため、リードフレーム４の各インナーリード６にお
いて必要とされる電気信号の順番が異なって電極パッド
２ａ・２ｂが配列されていても、同一信号が入出力され
る電極パッド２ａ・２ｂと所定のインナーリード６とを
電気的に接続することが可能となる。これにより、複数
の半導体チップ１ａ・１ｂを搭載した半導体装置を製造
する際に、各半導体チップ１ａ・１ｂの電極パッド２ａ
・２ｂの配置位置を変更しなくても済む。したがって、
上記構成によれば、半導体チップ１ａ・１ｂの設計を変
更する必要がない分、半導体装置のコストを低減するこ
とができると共に、半導体装置の開発期間を従来よりも
確実に短縮することができる。
このため、リードフレーム４の各インナーリード６にお
いて必要とされる電気信号の順番が異なって電極パッド
２ａ・２ｂが配列されていても、同一信号が入出力され
る電極パッド２ａ・２ｂと所定のインナーリード６とを
電気的に接続することが可能となる。これにより、複数
の半導体チップ１ａ・１ｂを搭載した半導体装置を製造
する際に、各半導体チップ１ａ・１ｂの電極パッド２ａ
・２ｂの配置位置を変更しなくても済む。したがって、
上記構成によれば、半導体チップ１ａ・１ｂの設計を変
更する必要がない分、半導体装置のコストを低減するこ
とができると共に、半導体装置の開発期間を従来よりも
確実に短縮することができる。
【００９５】なお、本発明によれば、アレイ系半導体チ
ップのみならずあらゆる種類の半導体チップ同士を搭載
してスタックド構造とした複数チップ１パッケージの半
導体装置を構成することができる。したがって、複数チ
ップ１パッケージの半導体装置の汎用性を広げることが
できる。
ップのみならずあらゆる種類の半導体チップ同士を搭載
してスタックド構造とした複数チップ１パッケージの半
導体装置を構成することができる。したがって、複数チ
ップ１パッケージの半導体装置の汎用性を広げることが
できる。
【００９６】〔実施の形態２〕本発明の実施の他の形態
について、図７ないし図１２に基づいて説明すれば、以
下の通りである。なお、説明の便宜上、実施の形態１の
図面に付した部材と同一の機能を有する部材には同一の
部材番号を付記し、その説明を省略する。
について、図７ないし図１２に基づいて説明すれば、以
下の通りである。なお、説明の便宜上、実施の形態１の
図面に付した部材と同一の機能を有する部材には同一の
部材番号を付記し、その説明を省略する。
【００９７】実施の形態１における半導体装置と比較し
て異なるところは、図７および図８に示すように、ダイ
パッド５上の少なくとも配線パターン１２が、上記半導
体チップ１ａの存在領域を避けるように、つまり、半導
体チップ１ａの周辺部のみに設けられていることであ
る。本実施形態では、ダイパッド５上の絶縁材料１０・
１１もまた、半導体チップ１ａの存在領域を避けるよう
に設けられている。このような半導体装置の製造方法に
ついて、図９（ａ）〜図１０（ｄ）に基づいて説明す
る。
て異なるところは、図７および図８に示すように、ダイ
パッド５上の少なくとも配線パターン１２が、上記半導
体チップ１ａの存在領域を避けるように、つまり、半導
体チップ１ａの周辺部のみに設けられていることであ
る。本実施形態では、ダイパッド５上の絶縁材料１０・
１１もまた、半導体チップ１ａの存在領域を避けるよう
に設けられている。このような半導体装置の製造方法に
ついて、図９（ａ）〜図１０（ｄ）に基づいて説明す
る。
【００９８】まず、図９（ａ）に示すように、実施の形
態１と同様、Ｃｕ箔等の金属箔２０上に絶縁材料１０を
ワニス状で均一に塗布し、加熱処理を行って溶剤分を蒸
発させ薄膜を形成する。
態１と同様、Ｃｕ箔等の金属箔２０上に絶縁材料１０を
ワニス状で均一に塗布し、加熱処理を行って溶剤分を蒸
発させ薄膜を形成する。
【００９９】次に、図９（ｂ）に示すように、ワニス状
の絶縁材料１１を絶縁材料１０の上に均一に塗布し、加
熱処理を行って薄膜を形成する。そして、金属箔２０お
よび絶縁材料１０・１１において、半導体チップ１ａが
搭載される領域を金型により打ち抜き、半導体チップ搭
載用逃げ穴２３を形成すると共に、送り穴としてのスプ
ロケットホール２１も形成する。なお、このとき、熱応
力の緩和のためにスリット等を設けても良い。
の絶縁材料１１を絶縁材料１０の上に均一に塗布し、加
熱処理を行って薄膜を形成する。そして、金属箔２０お
よび絶縁材料１０・１１において、半導体チップ１ａが
搭載される領域を金型により打ち抜き、半導体チップ搭
載用逃げ穴２３を形成すると共に、送り穴としてのスプ
ロケットホール２１も形成する。なお、このとき、熱応
力の緩和のためにスリット等を設けても良い。
【０１００】続いて、図９（ｃ）に示すように、金属箔
２０をエッチングし、所定のパターンの配線１２ａおよ
び電極１２ｂ等を含む配線パターン１２を形成する。こ
のとき、配線１２ａは、半導体チップ１ａの存在領域を
避けるようにパターニングされ、半導体チップ搭載用逃
げ穴２３の周辺部に形成される。その後、上記配線パタ
ーン１２上に電解Ｎｉメッキを施し、さらにその上に電
解Ａｕメッキを施す。
２０をエッチングし、所定のパターンの配線１２ａおよ
び電極１２ｂ等を含む配線パターン１２を形成する。こ
のとき、配線１２ａは、半導体チップ１ａの存在領域を
避けるようにパターニングされ、半導体チップ搭載用逃
げ穴２３の周辺部に形成される。その後、上記配線パタ
ーン１２上に電解Ｎｉメッキを施し、さらにその上に電
解Ａｕメッキを施す。
【０１０１】上記配線１２ａは、複数本形成され（図７
参照）、同一配線内の２つの電極１２ｂ・１２ｂを結ぶ
直線は、すべて、後に載置される半導体チップ１ａの所
定の側辺に平行になっている。
参照）、同一配線内の２つの電極１２ｂ・１２ｂを結ぶ
直線は、すべて、後に載置される半導体チップ１ａの所
定の側辺に平行になっている。
【０１０２】次に、図９（ｄ）に示すように、熱圧着に
より、絶縁材料１１によって基板をダイパッド５上に貼
り付ける。
より、絶縁材料１１によって基板をダイパッド５上に貼
り付ける。
【０１０３】その後は、実施の形態１と全く同様であ
る。図９（ｅ）に示すように、ダイアタッチ材料３を用
いて半導体チップ１ａ・１ｂをダイボンディングする。
その後、図１０（ａ）〜図１０（ｄ）に示すように、半
導体チップ１ａの電極パッド２ａと配線パターン１２の
電極１２ｂとのワイヤボンディング、および、電極１２
ｂとリードフレーム４のインナーリード６とのワイヤボ
ンディングを行う。ダイパッド５の裏面に搭載される半
導体チップ１ｂに対しても同様にワイヤボンディングを
行う。その後、樹脂射止を行う。
る。図９（ｅ）に示すように、ダイアタッチ材料３を用
いて半導体チップ１ａ・１ｂをダイボンディングする。
その後、図１０（ａ）〜図１０（ｄ）に示すように、半
導体チップ１ａの電極パッド２ａと配線パターン１２の
電極１２ｂとのワイヤボンディング、および、電極１２
ｂとリードフレーム４のインナーリード６とのワイヤボ
ンディングを行う。ダイパッド５の裏面に搭載される半
導体チップ１ｂに対しても同様にワイヤボンディングを
行う。その後、樹脂射止を行う。
【０１０４】上記の構成によれば、配線パターン１２と
なる金属箔２０、および、絶縁材料１０・１１につい
て、例えば半導体チップ１ａの存在領域の部分を打ち抜
いて形成することにより、半導体チップ１ａの存在領域
に配線パターン１２および絶縁材料１０・１１が存在し
ない分、薄型の半導体装置を実現することができる。
なる金属箔２０、および、絶縁材料１０・１１につい
て、例えば半導体チップ１ａの存在領域の部分を打ち抜
いて形成することにより、半導体チップ１ａの存在領域
に配線パターン１２および絶縁材料１０・１１が存在し
ない分、薄型の半導体装置を実現することができる。
【０１０５】なお、本実施形態では、配線基板として、
半導体チップ１ａの搭載領域が打ち抜かれた１枚の一層
配線基板を用いているが、図１１および図１２に示すよ
うに、一層配線基板を２分割した２分割配線基板１２′
・１２′を設けるようにしてもよい。１枚の一層配線基
板を用いた場合には、一層配線基板とダイパッド５とを
接着した後、熱膨張係数の差によって一層配線基板に反
りが生じていたが、２分割配線基板１２′・１２′を用
いた場合には、このような反りは低減された。このよう
に配線パターンと交差する方向に配線基板を分割する場
合には、金属線７０（第３導線）を用いたワイヤボンデ
ィングにより、配線パターン群１２x1を構成する配線１
２a1と、配線パターン群１２x2を構成する配線１２a2と
の間を接続する。
半導体チップ１ａの搭載領域が打ち抜かれた１枚の一層
配線基板を用いているが、図１１および図１２に示すよ
うに、一層配線基板を２分割した２分割配線基板１２′
・１２′を設けるようにしてもよい。１枚の一層配線基
板を用いた場合には、一層配線基板とダイパッド５とを
接着した後、熱膨張係数の差によって一層配線基板に反
りが生じていたが、２分割配線基板１２′・１２′を用
いた場合には、このような反りは低減された。このよう
に配線パターンと交差する方向に配線基板を分割する場
合には、金属線７０（第３導線）を用いたワイヤボンデ
ィングにより、配線パターン群１２x1を構成する配線１
２a1と、配線パターン群１２x2を構成する配線１２a2と
の間を接続する。
【０１０６】〔実施の形態３〕本発明の実施のさらに他
の形態について、図１３ないし図１８に基づいて説明す
れば、以下の通りである。なお、説明の便宜上、実施の
形態１または２の図面に付した部材と同一の機能を有す
る部材には同一の部材番号を付記し、その説明を省略す
る。
の形態について、図１３ないし図１８に基づいて説明す
れば、以下の通りである。なお、説明の便宜上、実施の
形態１または２の図面に付した部材と同一の機能を有す
る部材には同一の部材番号を付記し、その説明を省略す
る。
【０１０７】本実施形態では、図１３および図１４に示
すように、同一種類の半導体チップ１ａ・１ｂが、互い
に上下反転した状態で、その裏面同士が対向するように
ダイパッド５上に設けられている。つまり、半導体チッ
プ１ａ・１ｂは、その裏面同士（素子形成面と反対側の
面同士）を対向させたときに、図３において、半導体チ
ップ１ａの側辺（１ａ1 −１ａ4 ）が、半導体チップ１
ｂの側辺（１ｂ2 −１ｂ3 ）に、半導体チップ１ａの側
辺（１ａ2 −１ａ3 ）が、半導体チップ１ｂの側辺（１
ｂ1 −１ｂ4 ）にそれぞれ重なるように設けられてい
る。そして、同一信号が入出力される電極パッド２ａ・
２ｂ同士が同一のインナーリード６に電気的に接続され
るように、配線１２ａが以下のようにパターニングされ
ていると共に、電極パッド２ａと電極１２ｂ、電極１２
ｂとインナーリード６とがワイヤボンディングされてい
る。
すように、同一種類の半導体チップ１ａ・１ｂが、互い
に上下反転した状態で、その裏面同士が対向するように
ダイパッド５上に設けられている。つまり、半導体チッ
プ１ａ・１ｂは、その裏面同士（素子形成面と反対側の
面同士）を対向させたときに、図３において、半導体チ
ップ１ａの側辺（１ａ1 −１ａ4 ）が、半導体チップ１
ｂの側辺（１ｂ2 −１ｂ3 ）に、半導体チップ１ａの側
辺（１ａ2 −１ａ3 ）が、半導体チップ１ｂの側辺（１
ｂ1 −１ｂ4 ）にそれぞれ重なるように設けられてい
る。そして、同一信号が入出力される電極パッド２ａ・
２ｂ同士が同一のインナーリード６に電気的に接続され
るように、配線１２ａが以下のようにパターニングされ
ていると共に、電極パッド２ａと電極１２ｂ、電極１２
ｂとインナーリード６とがワイヤボンディングされてい
る。
【０１０８】すなわち、電極パッド群２ａ1 内の電極パ
ッド２ａ…は、半導体チップ１ａの素子形成面における
側辺近傍に配置されており、リード群４ａのインナーリ
ード６で必要とされている電気信号の順番と、電極パッ
ド２ａの順番とが、異なって配列されている。同様に、
電極パッド群２ａ2 内の電極パッド２ａ…は、半導体チ
ップ１ａの素子形成面における側辺近傍に配置されてお
り、リード群４ｂのインナーリード６で必要とされてい
る電気信号の順番と、電極パッド２ａの順番とが、異な
って配列されている。そして、上記配線１２ａによっ
て、リード群４ａの各インナーリード６に必要とされる
電気信号が導かれるように、インナーリード６と上記電
極パッド群２ａ1 とが接続され、かつ、リード群４ｂの
各インナーリード６に必要とされる電気信号が導かれる
ように、インナーリード６と上記電極パッド群２ａ2 と
が接続されるように、パターニングされている。
ッド２ａ…は、半導体チップ１ａの素子形成面における
側辺近傍に配置されており、リード群４ａのインナーリ
ード６で必要とされている電気信号の順番と、電極パッ
ド２ａの順番とが、異なって配列されている。同様に、
電極パッド群２ａ2 内の電極パッド２ａ…は、半導体チ
ップ１ａの素子形成面における側辺近傍に配置されてお
り、リード群４ｂのインナーリード６で必要とされてい
る電気信号の順番と、電極パッド２ａの順番とが、異な
って配列されている。そして、上記配線１２ａによっ
て、リード群４ａの各インナーリード６に必要とされる
電気信号が導かれるように、インナーリード６と上記電
極パッド群２ａ1 とが接続され、かつ、リード群４ｂの
各インナーリード６に必要とされる電気信号が導かれる
ように、インナーリード６と上記電極パッド群２ａ2 と
が接続されるように、パターニングされている。
【０１０９】すなわち、配線１２ａは、図１３に示す対
称軸ＬＬ′に対して互いに対称な位置にある電極１２ｂ
同士を電気的に接続するようにパターニングされてい
る。なお、半導体チップによっては入出力端子（電極パ
ッド）をある程度共用できるが、その場合においては対
称な位置関係とはならないことが多い。
称軸ＬＬ′に対して互いに対称な位置にある電極１２ｂ
同士を電気的に接続するようにパターニングされてい
る。なお、半導体チップによっては入出力端子（電極パ
ッド）をある程度共用できるが、その場合においては対
称な位置関係とはならないことが多い。
【０１１０】そして、電極パッド群２ａ1 の電極パッド
２ａが、リード群４ａのインナーリード６と電気的に接
続されるように、上記電極パッド２ａと電極１２ｂとが
ボンディングワイヤ１４ａでボンディングされていると
共に、上記電極１２ｂと対称軸ＬＬ′に対して対称な位
置にある電極１２ｂと、上記インナーリード６とが、ボ
ンディングワイヤ１５ｂでボンディングされている。
２ａが、リード群４ａのインナーリード６と電気的に接
続されるように、上記電極パッド２ａと電極１２ｂとが
ボンディングワイヤ１４ａでボンディングされていると
共に、上記電極１２ｂと対称軸ＬＬ′に対して対称な位
置にある電極１２ｂと、上記インナーリード６とが、ボ
ンディングワイヤ１５ｂでボンディングされている。
【０１１１】また、電極パッド群２ａ2 の電極パッド２
ａが、リード群４ｂのインナーリード６と電気的に接続
されるように、上記電極パッド２ａと電極１２ｂとがボ
ンディングワイヤ１４ｂでボンディングされていると共
に、上記電極１２ｂと対称軸ＬＬ′に対して対称な位置
にある電極１２ｂと、上記インナーリード６とが、ボン
ディングワイヤ１５ａでボンディングされている。
ａが、リード群４ｂのインナーリード６と電気的に接続
されるように、上記電極パッド２ａと電極１２ｂとがボ
ンディングワイヤ１４ｂでボンディングされていると共
に、上記電極１２ｂと対称軸ＬＬ′に対して対称な位置
にある電極１２ｂと、上記インナーリード６とが、ボン
ディングワイヤ１５ａでボンディングされている。
【０１１２】一方、半導体チップ１ｂの電極パッド群２
ｂ1 の電極パッド２ｂは、同一信号が入出力される電極
パッド群２ａ1 の電極パッド２ａと電気的に接続された
リード群４ａのインナーリード６に、ボンディングワイ
ヤ１６ｂによって電気的に接続されている。一方、電極
パッド群２ｂ2 の電極パッド２ｂは、同じく、同一信号
が入出力される電極パッド群２ａ2 の電極パッド２ａと
電気的に接続されたリード群４ｂのインナーリード６
に、ボンディングワイヤ１６ａによって電気的に接続さ
れている。
ｂ1 の電極パッド２ｂは、同一信号が入出力される電極
パッド群２ａ1 の電極パッド２ａと電気的に接続された
リード群４ａのインナーリード６に、ボンディングワイ
ヤ１６ｂによって電気的に接続されている。一方、電極
パッド群２ｂ2 の電極パッド２ｂは、同じく、同一信号
が入出力される電極パッド群２ａ2 の電極パッド２ａと
電気的に接続されたリード群４ｂのインナーリード６
に、ボンディングワイヤ１６ａによって電気的に接続さ
れている。
【０１１３】次に、本実施形態の半導体装置の製造方法
について、図１５（ａ）〜図１６（ｄ）に基づいて説明
する。
について、図１５（ａ）〜図１６（ｄ）に基づいて説明
する。
【０１１４】まず、図１５（ａ）に示すように、実施の
形態１と同様に、Ｃｕ箔等の金属箔２０上に絶縁材料１
０をワニス状態で均一に塗布し、加熱処理を行って溶剤
分を蒸発させ薄膜を形成する。
形態１と同様に、Ｃｕ箔等の金属箔２０上に絶縁材料１
０をワニス状態で均一に塗布し、加熱処理を行って溶剤
分を蒸発させ薄膜を形成する。
【０１１５】次に、図１５（ｂ）に示すように、金属箔
２０および絶縁材料１０において、半導体チップ１ａが
搭載される領域を金型により打ち抜き、半導体チップ搭
載用逃げ穴２３を形成すると共に、送り穴としてのスプ
ロケットホール２１も形成する。なお、このとき、熱応
力の緩和のためにスリット等を設けても良い。
２０および絶縁材料１０において、半導体チップ１ａが
搭載される領域を金型により打ち抜き、半導体チップ搭
載用逃げ穴２３を形成すると共に、送り穴としてのスプ
ロケットホール２１も形成する。なお、このとき、熱応
力の緩和のためにスリット等を設けても良い。
【０１１６】続いて、図１５（ｃ）に示すように、金属
箔２０をエッチングし、所定のパターンの配線１２ａお
よび電極１２ｂ等を含む配線パターン１２を形成する。
その後、上記配線パターン１２上に電解Ｎｉメッキを施
し、さらにその上に電解Ａｕメッキを施す。
箔２０をエッチングし、所定のパターンの配線１２ａお
よび電極１２ｂ等を含む配線パターン１２を形成する。
その後、上記配線パターン１２上に電解Ｎｉメッキを施
し、さらにその上に電解Ａｕメッキを施す。
【０１１７】次に、図１５（ｄ）に示すように、ダイパ
ッド５の半導体チップ１ａが搭載される側の表面に、ダ
イパッド５とほぼ同じサイズでシート状の絶縁材料１１
をあらかじめ貼り付けた後、配線パターン１２および絶
縁材料１０からなる一層配線基板を熱圧着によってダイ
パッド５に接合する。なお、絶縁材料１１は、一層配線
基板をダイパッド５に接合するための接着材料として働
くとともに、半導体チップ１ａと半導体チップ１ｂとを
絶縁する役割も果たすことができる。本実施形態では、
同じ種類の半導体チップ１ａと１ｂとを用いているが、
異なる基板電位等の条件下で動作する半導体チップを組
み合わせる場合に、上記絶縁材料１１が役立つ。
ッド５の半導体チップ１ａが搭載される側の表面に、ダ
イパッド５とほぼ同じサイズでシート状の絶縁材料１１
をあらかじめ貼り付けた後、配線パターン１２および絶
縁材料１０からなる一層配線基板を熱圧着によってダイ
パッド５に接合する。なお、絶縁材料１１は、一層配線
基板をダイパッド５に接合するための接着材料として働
くとともに、半導体チップ１ａと半導体チップ１ｂとを
絶縁する役割も果たすことができる。本実施形態では、
同じ種類の半導体チップ１ａと１ｂとを用いているが、
異なる基板電位等の条件下で動作する半導体チップを組
み合わせる場合に、上記絶縁材料１１が役立つ。
【０１１８】その後は、実施の形態１または２と同様で
ある。図１５（ｅ）に示すように、ダイアタッチ材料３
を用いて半導体チップ１ａ・１ｂをダイボンディングす
る。その後、図１６（ａ）〜図１６（ｄ）に示すよう
に、半導体チップ１ａの電極パッド２ａと配線パターン
１２の電極１２ｂとのワイヤボンディング、および、電
極１２ｂとリードフレーム４のインナーリード６とのワ
イヤボンディングを行う。ダイパッド５の裏面に搭載さ
れる半導体チップ１ｂに対しても同様にワイヤボンディ
ングを行う。その後、樹脂射止を行う。
ある。図１５（ｅ）に示すように、ダイアタッチ材料３
を用いて半導体チップ１ａ・１ｂをダイボンディングす
る。その後、図１６（ａ）〜図１６（ｄ）に示すよう
に、半導体チップ１ａの電極パッド２ａと配線パターン
１２の電極１２ｂとのワイヤボンディング、および、電
極１２ｂとリードフレーム４のインナーリード６とのワ
イヤボンディングを行う。ダイパッド５の裏面に搭載さ
れる半導体チップ１ｂに対しても同様にワイヤボンディ
ングを行う。その後、樹脂射止を行う。
【０１１９】上記の構成によれば、少なくとも１つのリ
ード群４ａと、半導体チップ１ａの素子形成面における
側辺近傍に配置され、上記リード群４ａのインナーリー
ド６において必要とされる電気信号の順番と異なって配
列された電極パッド２ａからなる電極パッド群２ａ1 と
が、配線パターン１２によって、リード群４ａの各イン
ナーリード６において必要とされる電気信号を導くよう
に接続される。したがって、電極パッド２ａ・２ｂが無
秩序に配列された半導体チップ１ａ・１ｂを用いても、
すなわち、複数チップ１パッケージという実装形態を想
定せずに、各チップがそれぞれ１チップ１パッケージの
実装形態で最適となるように電極パッド２ａ・２ｂが配
列された半導体チップ１ａ・１ｂを用いた場合であって
も、半導体チップ１ａ・１ｂの設計を変更することなし
に、２チップ１パッケージの半導体装置を得ることがで
きる。
ード群４ａと、半導体チップ１ａの素子形成面における
側辺近傍に配置され、上記リード群４ａのインナーリー
ド６において必要とされる電気信号の順番と異なって配
列された電極パッド２ａからなる電極パッド群２ａ1 と
が、配線パターン１２によって、リード群４ａの各イン
ナーリード６において必要とされる電気信号を導くよう
に接続される。したがって、電極パッド２ａ・２ｂが無
秩序に配列された半導体チップ１ａ・１ｂを用いても、
すなわち、複数チップ１パッケージという実装形態を想
定せずに、各チップがそれぞれ１チップ１パッケージの
実装形態で最適となるように電極パッド２ａ・２ｂが配
列された半導体チップ１ａ・１ｂを用いた場合であって
も、半導体チップ１ａ・１ｂの設計を変更することなし
に、２チップ１パッケージの半導体装置を得ることがで
きる。
【０１２０】なお、本実施形態では、配線基板として、
半導体チップ１ａの搭載領域が打ち抜かれた１枚の一層
配線基板を用いているが、図１７および図１８に示すよ
うに、一層配線基板を２分割した２分割配線基板１２′
・１２′を設けるようにしてもよい。１枚の一層配線基
板を用いた場合には、一層配線基板とダイパッド５とを
接着した後、熱膨張係数の差によって一層配線基板に反
りが生じていたが、２分割配線基板１２′・１２′を用
いた場合には、このような反りは低減された。なお、異
なる基板電位で動作する半導体チップ等を搭載する場合
は、絶縁材料１１を、半導体チップ（１ａまたは１ｂ）
の裏面にも設ける必要がある。
半導体チップ１ａの搭載領域が打ち抜かれた１枚の一層
配線基板を用いているが、図１７および図１８に示すよ
うに、一層配線基板を２分割した２分割配線基板１２′
・１２′を設けるようにしてもよい。１枚の一層配線基
板を用いた場合には、一層配線基板とダイパッド５とを
接着した後、熱膨張係数の差によって一層配線基板に反
りが生じていたが、２分割配線基板１２′・１２′を用
いた場合には、このような反りは低減された。なお、異
なる基板電位で動作する半導体チップ等を搭載する場合
は、絶縁材料１１を、半導体チップ（１ａまたは１ｂ）
の裏面にも設ける必要がある。
【０１２１】〔実施の形態４〕本発明の実施のさらに他
の形態について、図１９ないし図３３に基づいて説明す
れば、以下の通りである。なお、説明の便宜上、実施の
形態１ないし３の図面に付した部材と同一の機能を有す
る部材には同一の部材番号を付記し、その説明を省略す
る。なお、本実施形態では、互いに異なる種類の半導体
チップ１ａ・１ｂを用いたＱＦＰ（Quad Flat Package
）タイプの半導体装置について説明する。
の形態について、図１９ないし図３３に基づいて説明す
れば、以下の通りである。なお、説明の便宜上、実施の
形態１ないし３の図面に付した部材と同一の機能を有す
る部材には同一の部材番号を付記し、その説明を省略す
る。なお、本実施形態では、互いに異なる種類の半導体
チップ１ａ・１ｂを用いたＱＦＰ（Quad Flat Package
）タイプの半導体装置について説明する。
【０１２２】本実施形態では、図１９および図２０に示
すように、リードフレーム４（図４参照）が４つのリー
ド群４ａ・４ｂ・４ｃ・４ｄを有して構成され、上記４
つのリード群４ａ・４ｂ・４ｃ・４ｄに囲まれるように
してそのほぼ中央に、絶縁材料１０・１１・１３と配線
パターン２５・２６とを備えたダイパッド５が設けられ
ている。上記４つのリード群４ａ・４ｂ・４ｃ・４ｄの
うち、リード群４ａとリード群４ｂ、リード群４ｃとリ
ード群４ｄとは、それぞれ互いに対向するように配置さ
れている。
すように、リードフレーム４（図４参照）が４つのリー
ド群４ａ・４ｂ・４ｃ・４ｄを有して構成され、上記４
つのリード群４ａ・４ｂ・４ｃ・４ｄに囲まれるように
してそのほぼ中央に、絶縁材料１０・１１・１３と配線
パターン２５・２６とを備えたダイパッド５が設けられ
ている。上記４つのリード群４ａ・４ｂ・４ｃ・４ｄの
うち、リード群４ａとリード群４ｂ、リード群４ｃとリ
ード群４ｄとは、それぞれ互いに対向するように配置さ
れている。
【０１２３】本実施形態における半導体チップ１ａ・１
ｂは、図２１（ａ）および図２１（ｂ）に示すように、
異なるチップサイズ（電極パッド２ａ・２ｂの配置が異
なる）であり、かつ、異なる基板電位で動作するチップ
である。
ｂは、図２１（ａ）および図２１（ｂ）に示すように、
異なるチップサイズ（電極パッド２ａ・２ｂの配置が異
なる）であり、かつ、異なる基板電位で動作するチップ
である。
【０１２４】半導体チップ１ａは、絶縁材料１３（図２
０参照）およびダイアタッチ材料３を介して二層配線基
板２４上に搭載されている。一方、半導体チップ１ｂ
は、ダイパッド５の裏面、すなわち、半導体チップ１ａ
の搭載側と反対側の面にダイアタッチ材料３を介して搭
載されている。
０参照）およびダイアタッチ材料３を介して二層配線基
板２４上に搭載されている。一方、半導体チップ１ｂ
は、ダイパッド５の裏面、すなわち、半導体チップ１ａ
の搭載側と反対側の面にダイアタッチ材料３を介して搭
載されている。
【０１２５】上記配線パターン２５は、所定のパターン
で形成された配線２５ａ（図１９参照）および電極２５
ｂからなっている。また、上記配線パターン２６は、所
定のパターンで形成された配線２６ａおよび電極２６ｂ
からなっている。そして、絶縁材料１０が上記配線パタ
ーン２５・２６によって挟持されて、二層配線基板２４
が形成されている。この二層配線基板２４は、ダイパッ
ド５上に、絶縁材料１１を介して設けられる。
で形成された配線２５ａ（図１９参照）および電極２５
ｂからなっている。また、上記配線パターン２６は、所
定のパターンで形成された配線２６ａおよび電極２６ｂ
からなっている。そして、絶縁材料１０が上記配線パタ
ーン２５・２６によって挟持されて、二層配線基板２４
が形成されている。この二層配線基板２４は、ダイパッ
ド５上に、絶縁材料１１を介して設けられる。
【０１２６】上記配線２５ａおよび上記配線２６ａは、
以下のようにパターニングされている。すなわち、上記
４つのリード群４ａ・４ｂ・４ｃ・４ｄに含まれる少な
くとも１つのインナーリード６が、このインナーリード
６が含まれるリード群と対向する半導体チップの側辺を
除く、側辺の近傍の、素子形成面上に配置されている電
極パッド２ａと電気的に接続されるように、上記配線２
５ａおよび上記配線２６ａがパターニングされている。
例えば、リード群４ａを例にとると、リード群４ａに含
まれているインナーリード６と、半導体チップ１ａの、
側辺（１ａ1 −１ａ2 ）を除く側辺の近傍の、素子形成
面上に配置されている電極パッド２ａとが互いに電気的
に接続されるように、上記配線２５ａおよび配線２６ａ
がパターニングされている。
以下のようにパターニングされている。すなわち、上記
４つのリード群４ａ・４ｂ・４ｃ・４ｄに含まれる少な
くとも１つのインナーリード６が、このインナーリード
６が含まれるリード群と対向する半導体チップの側辺を
除く、側辺の近傍の、素子形成面上に配置されている電
極パッド２ａと電気的に接続されるように、上記配線２
５ａおよび上記配線２６ａがパターニングされている。
例えば、リード群４ａを例にとると、リード群４ａに含
まれているインナーリード６と、半導体チップ１ａの、
側辺（１ａ1 −１ａ2 ）を除く側辺の近傍の、素子形成
面上に配置されている電極パッド２ａとが互いに電気的
に接続されるように、上記配線２５ａおよび配線２６ａ
がパターニングされている。
【０１２７】また、上記配線２５ａおよび上記配線２６
ａは、以下のようにパターニングされている。すなわ
ち、まず、少なくとも１つのリード群、例えばリード群
４ａに、複数本のインナーリード６が設けられ、それぞ
れ、所定の電気信号を受け持っている。一方、電極パッ
ド群を構成する電極パッド２ａは、上述のように半導体
チップ１ａの素子形成面における側辺近傍に複数個配置
されており、また、それら複数個の電極パッド２ａは、
自身の電気信号の順番と、上記リード群４ａのインナー
リード６に割り振られた電気信号の順番とが、互いに異
なるような配列で並べられている。そして、このような
配列にもかかわらず、上記のリード群４ａと、このよう
な電極パッド２ａからなる電極パッド群とが、電気信号
の順番が一致して接続されるような配線パターンとなる
ように、上記配線２５ａおよび上記配線２６ａがパター
ニングされている。
ａは、以下のようにパターニングされている。すなわ
ち、まず、少なくとも１つのリード群、例えばリード群
４ａに、複数本のインナーリード６が設けられ、それぞ
れ、所定の電気信号を受け持っている。一方、電極パッ
ド群を構成する電極パッド２ａは、上述のように半導体
チップ１ａの素子形成面における側辺近傍に複数個配置
されており、また、それら複数個の電極パッド２ａは、
自身の電気信号の順番と、上記リード群４ａのインナー
リード６に割り振られた電気信号の順番とが、互いに異
なるような配列で並べられている。そして、このような
配列にもかかわらず、上記のリード群４ａと、このよう
な電極パッド２ａからなる電極パッド群とが、電気信号
の順番が一致して接続されるような配線パターンとなる
ように、上記配線２５ａおよび上記配線２６ａがパター
ニングされている。
【０１２８】なお、図１９では、配線パターン２５・２
６（図２０参照）が、絶縁材料１３を介して半導体チッ
プ１ａの存在領域を避けるようにして設けられている
が、半導体チップ１ａの存在領域に設けられていてもよ
い。
６（図２０参照）が、絶縁材料１３を介して半導体チッ
プ１ａの存在領域を避けるようにして設けられている
が、半導体チップ１ａの存在領域に設けられていてもよ
い。
【０１２９】そして、半導体チップ１ａ上の電極パッド
２ａと、所定のインナーリード６とが電気的に接続され
るように、半導体チップ１ａ上の電極パッド２ａと電極
２５ｂ（または電極２６ｂ）とがボンディングワイヤ１
４でボンディングされていると共に、配線２５ａ（また
は配線２６ａ）によって上記電極２５ｂ（または電極２
６ｂ）と電気的に接続された別の電極２５ｂ（または電
極２６ｂ）と、所定のインナーリード６とが、ボンディ
ングワイヤ１５でボンディングされている。
２ａと、所定のインナーリード６とが電気的に接続され
るように、半導体チップ１ａ上の電極パッド２ａと電極
２５ｂ（または電極２６ｂ）とがボンディングワイヤ１
４でボンディングされていると共に、配線２５ａ（また
は配線２６ａ）によって上記電極２５ｂ（または電極２
６ｂ）と電気的に接続された別の電極２５ｂ（または電
極２６ｂ）と、所定のインナーリード６とが、ボンディ
ングワイヤ１５でボンディングされている。
【０１３０】一方、ダイパッド５の裏面に搭載される半
導体チップ１ｂの電極パッド２ｂは、ボンディングワイ
ヤ１６で、所定のインナーリード６と電気的に接続され
ている。
導体チップ１ｂの電極パッド２ｂは、ボンディングワイ
ヤ１６で、所定のインナーリード６と電気的に接続され
ている。
【０１３１】次に、本実施形態の半導体装置の製造方法
について、図２２（ａ）ないし図２２（ｅ）に基づいて
説明する。
について、図２２（ａ）ないし図２２（ｅ）に基づいて
説明する。
【０１３２】ダイパッド５の上に多層の配線パターンを
形成する手段としてあらゆる方法が考えられるが、ここ
は、ポリイミド系絶縁材料１０と金属箔２０とを組み合
わせた構造の二層配線基板２４をダイパッド５に貼り付
けたものについて記載する。
形成する手段としてあらゆる方法が考えられるが、ここ
は、ポリイミド系絶縁材料１０と金属箔２０とを組み合
わせた構造の二層配線基板２４をダイパッド５に貼り付
けたものについて記載する。
【０１３３】まず、図２２（ａ）に示すように、Ｃｕ箔
などの金属箔２０の上にワニス状ポリイミド系樹脂等の
絶縁材料１０を均一に塗布し、加熱処理を行って溶剤分
を蒸発させ薄膜とする。ただし、ここでは溶剤分を完全
には蒸発させない。
などの金属箔２０の上にワニス状ポリイミド系樹脂等の
絶縁材料１０を均一に塗布し、加熱処理を行って溶剤分
を蒸発させ薄膜とする。ただし、ここでは溶剤分を完全
には蒸発させない。
【０１３４】次に、図２２（ｂ）に示すように、先ほど
完全には溶剤を蒸発させなかった絶縁材料１０上に同じ
くＣｕ箔などの金属箔２０を貼り付け、ここで完全に溶
剤分を蒸発させる。続いて、図２２（ｃ）に示すよう
に、絶縁材料１０の両面に存在する金属箔２０をエッチ
ング処理することにより、配線パターン２５・２６をそ
れぞれ形成する。
完全には溶剤を蒸発させなかった絶縁材料１０上に同じ
くＣｕ箔などの金属箔２０を貼り付け、ここで完全に溶
剤分を蒸発させる。続いて、図２２（ｃ）に示すよう
に、絶縁材料１０の両面に存在する金属箔２０をエッチ
ング処理することにより、配線パターン２５・２６をそ
れぞれ形成する。
【０１３５】その後、図２２（ｄ）に示すように、絶縁
材料１０についてもエッチングすることにより、１層目
の配線パターン２５の電極２５ｂの位置に窓開けを行っ
た。これは、その後のワイヤボンディング工程におい
て、２層目の配線パターン２６側から上記電極２５ｂに
対してワイヤボンディングを行うためである。
材料１０についてもエッチングすることにより、１層目
の配線パターン２５の電極２５ｂの位置に窓開けを行っ
た。これは、その後のワイヤボンディング工程におい
て、２層目の配線パターン２６側から上記電極２５ｂに
対してワイヤボンディングを行うためである。
【０１３６】次に、配線パターン２５・２６に電解Ｎｉ
メッキと電解Ａｕメッキとを順に施す。以後、絶縁材料
１０の両面に配線パターン２５・２６を形成したテープ
状材料（ただし、絶縁材料１１は含まない）を二層配線
テープと記載する。また、二層配線テープを所望の形状
に切断したもの（絶縁材料１１は含まない）をここでは
既出のように二層配線基板２４と記載している。
メッキと電解Ａｕメッキとを順に施す。以後、絶縁材料
１０の両面に配線パターン２５・２６を形成したテープ
状材料（ただし、絶縁材料１１は含まない）を二層配線
テープと記載する。また、二層配線テープを所望の形状
に切断したもの（絶縁材料１１は含まない）をここでは
既出のように二層配線基板２４と記載している。
【０１３７】続いて、図２２（ｅ）に示すように、一般
にＬＯＣ(Lead On Chip)等においてダイアタッチ材料と
しても使用される熱可塑性の絶縁材料１１を、ワニス状
で配線パターン２５上に塗布し、加熱処理を行う。な
お、この塗布を行う際には、熱処理後において絶縁材料
１１の表面が凹凸にならないように、半導体チップ１ａ
の搭載領域となる部分には厚めに塗布しておく。
にＬＯＣ(Lead On Chip)等においてダイアタッチ材料と
しても使用される熱可塑性の絶縁材料１１を、ワニス状
で配線パターン２５上に塗布し、加熱処理を行う。な
お、この塗布を行う際には、熱処理後において絶縁材料
１１の表面が凹凸にならないように、半導体チップ１ａ
の搭載領域となる部分には厚めに塗布しておく。
【０１３８】その後、実施の形態１と同様にして（図５
（ｂ）参照）、送り穴としてのスプロケットホール２１
を形成し、次いで、配線パターン２６の、半導体チップ
１ａ搭載側にポリイミド系樹脂製の絶縁材料１３を形成
し、所望の形状とした二層配線基板２４を、絶縁材料１
１を介してダイパッド５に熱圧着により貼り付ける。次
いで、二層配線基板２４を貼り付けたダイパッド５の表
裏両面に、それぞれダイアタッチ材料３を用いて、半導
体チップ１ａ・１ｂをダイボンディングする。なお、本
実施形態では、互いに異なる種類であり、しかも異なる
基板電位で動作する半導体チップ１ａ・１ｂを用いたの
で、上記ダイアタッチ材料３としては、球状シリカ粉末
を混入させた熱硬化型の無銀ペーストを用いる。
（ｂ）参照）、送り穴としてのスプロケットホール２１
を形成し、次いで、配線パターン２６の、半導体チップ
１ａ搭載側にポリイミド系樹脂製の絶縁材料１３を形成
し、所望の形状とした二層配線基板２４を、絶縁材料１
１を介してダイパッド５に熱圧着により貼り付ける。次
いで、二層配線基板２４を貼り付けたダイパッド５の表
裏両面に、それぞれダイアタッチ材料３を用いて、半導
体チップ１ａ・１ｂをダイボンディングする。なお、本
実施形態では、互いに異なる種類であり、しかも異なる
基板電位で動作する半導体チップ１ａ・１ｂを用いたの
で、上記ダイアタッチ材料３としては、球状シリカ粉末
を混入させた熱硬化型の無銀ペーストを用いる。
【０１３９】そして、電極パッド２ａと所望の電極２５
ｂ（または電極２６ｂ）とをボンディングワイヤ１４
で、また、インナーリード６と所望の電極２５ｂ（また
は電極２６ｂ）とをボンディングワイヤ１５で、それぞ
れワイヤボンディングする。一方、ダイパッド５の裏面
に搭載された半導体チップ１ｂの電極パッド２ｂについ
ても、ボンディングワイヤ１６で、所望のインナーリー
ド６とワイヤボンディングする。
ｂ（または電極２６ｂ）とをボンディングワイヤ１４
で、また、インナーリード６と所望の電極２５ｂ（また
は電極２６ｂ）とをボンディングワイヤ１５で、それぞ
れワイヤボンディングする。一方、ダイパッド５の裏面
に搭載された半導体チップ１ｂの電極パッド２ｂについ
ても、ボンディングワイヤ１６で、所望のインナーリー
ド６とワイヤボンディングする。
【０１４０】上記の構成によれば、半導体チップ１ａ・
１ｂが、互いに異なる種類のチップであり、電極パッド
２ａ・２ｂが、それぞれ無秩序に配列されていても、す
なわち、複数チップ１パッケージという実装形態を想定
せずに、各チップがそれぞれ１チップ１パッケージの実
装形態で最適となるように電極パッド２ａ・２ｂが配列
された半導体チップ１ａ・１ｂを用いた場合でも、１層
目の配線パターン２５と２層目の配線パターン２６とを
自由に引き回すことによって、電極パッド２ａ・２ｂ
と、それと接続すべきインナーリード６とを、電気的に
接続することができる。したがって、実際、インナーリ
ード６と接続が困難なように電極パッド２ａ・２ｂが配
置されていても、適正なワイヤボンディングによって、
実施の形態１ないし３と同様の効果を得ることができ
る。
１ｂが、互いに異なる種類のチップであり、電極パッド
２ａ・２ｂが、それぞれ無秩序に配列されていても、す
なわち、複数チップ１パッケージという実装形態を想定
せずに、各チップがそれぞれ１チップ１パッケージの実
装形態で最適となるように電極パッド２ａ・２ｂが配列
された半導体チップ１ａ・１ｂを用いた場合でも、１層
目の配線パターン２５と２層目の配線パターン２６とを
自由に引き回すことによって、電極パッド２ａ・２ｂ
と、それと接続すべきインナーリード６とを、電気的に
接続することができる。したがって、実際、インナーリ
ード６と接続が困難なように電極パッド２ａ・２ｂが配
置されていても、適正なワイヤボンディングによって、
実施の形態１ないし３と同様の効果を得ることができ
る。
【０１４１】また、例えば図２３および図２４に示すよ
うに、配線パターン２５・２６および絶縁材料１０・１
３・１１が、半導体チップ１ａの存在領域を避けるよう
に、半導体チップ１ａの周囲に設けられるようにしても
よい。
うに、配線パターン２５・２６および絶縁材料１０・１
３・１１が、半導体チップ１ａの存在領域を避けるよう
に、半導体チップ１ａの周囲に設けられるようにしても
よい。
【０１４２】この場合には、図２２（ｅ）の工程におい
て、二層配線テープの表裏面に絶縁材料１１・１３を形
成した後、上記二層配線テープにおける半導体チップ１
ａが搭載される領域およびその近傍を金型により打ち抜
き、さらに、上記二層配線テープを所定の形状に切断し
て二層配線基板２４とし、この二層配線基板２４を、熱
圧着によってダイパッド５に貼り付ければよい。このよ
うな場合には、半導体チップ１ａの存在領域に配線パタ
ーン２５・２６および絶縁材料１０・１３・１１がない
分、装置の厚さを薄くすることができる。
て、二層配線テープの表裏面に絶縁材料１１・１３を形
成した後、上記二層配線テープにおける半導体チップ１
ａが搭載される領域およびその近傍を金型により打ち抜
き、さらに、上記二層配線テープを所定の形状に切断し
て二層配線基板２４とし、この二層配線基板２４を、熱
圧着によってダイパッド５に貼り付ければよい。このよ
うな場合には、半導体チップ１ａの存在領域に配線パタ
ーン２５・２６および絶縁材料１０・１３・１１がない
分、装置の厚さを薄くすることができる。
【０１４３】その場合、半導体チップ１ａ・１ｂは、異
なるチップサイズ（電極パッド２ａ・２ｂの配置が異な
る）ではあるが、同一のシリコン基板であり、かつ同一
基板電位で動作するものである必要がある。ところが、
半導体チップ１ａ・１ｂが互いに異なるシリコン基板で
あるか、または異なる基板電位で動作する場合において
は、半導体チップ１ａ・１ｂ間を絶縁しなければならな
い。
なるチップサイズ（電極パッド２ａ・２ｂの配置が異な
る）ではあるが、同一のシリコン基板であり、かつ同一
基板電位で動作するものである必要がある。ところが、
半導体チップ１ａ・１ｂが互いに異なるシリコン基板で
あるか、または異なる基板電位で動作する場合において
は、半導体チップ１ａ・１ｂ間を絶縁しなければならな
い。
【０１４４】そこで、図２５および図２６に示すよう
に、あらかじめダイパッド５上に設けた絶縁材料１１を
介して二層配線基板２４を設けるようにした半導体装置
を構成してもよい。この場合は、二層配線基板２４にお
いて半導体チップ１ａの搭載領域に該当箇所を窓開けし
た後で絶縁材料１１を絶縁材料１０上に塗布するのでは
なく、ダイパッド５上に当該ダイパッド５とほぼ同じサ
イズのシート状の絶縁材料１１を熱圧着により貼り付
け、この絶縁材料１１を介して二層配線基板２４をダイ
パッド５に貼り付ければよい。
に、あらかじめダイパッド５上に設けた絶縁材料１１を
介して二層配線基板２４を設けるようにした半導体装置
を構成してもよい。この場合は、二層配線基板２４にお
いて半導体チップ１ａの搭載領域に該当箇所を窓開けし
た後で絶縁材料１１を絶縁材料１０上に塗布するのでは
なく、ダイパッド５上に当該ダイパッド５とほぼ同じサ
イズのシート状の絶縁材料１１を熱圧着により貼り付
け、この絶縁材料１１を介して二層配線基板２４をダイ
パッド５に貼り付ければよい。
【０１４５】なお、異なる種類の半導体チップ（異なる
シリコン基板であるか、または異なる基板電位で動作す
る半導体チップ）１ａ・１ｂ間を絶縁するのに、シート
状ポリイミド系絶縁材料１１を用いず、図２７および図
２８に示すように、ダイパッド５上にポリイミド系の絶
縁樹脂２７を点または線状に描画するようにした半導体
装置を構成してもよい。この半導体装置の製造方法は、
以下の通りとなる。
シリコン基板であるか、または異なる基板電位で動作す
る半導体チップ）１ａ・１ｂ間を絶縁するのに、シート
状ポリイミド系絶縁材料１１を用いず、図２７および図
２８に示すように、ダイパッド５上にポリイミド系の絶
縁樹脂２７を点または線状に描画するようにした半導体
装置を構成してもよい。この半導体装置の製造方法は、
以下の通りとなる。
【０１４６】二層配線基板２４の配線パターン２５側の
面に絶縁材料１１を形成するまで（図２２（ｅ）の工程
まで）は、上記と同様である。その後、図２９（ａ）に
示すように、二層配線基板２４および絶縁材料１１にお
いて、半導体チップ１ａが搭載される領域およびその外
周部近傍を金型により打ち抜いて、半導体チップ搭載用
逃げ穴２３およびスプロケットホール２１を形成する。
面に絶縁材料１１を形成するまで（図２２（ｅ）の工程
まで）は、上記と同様である。その後、図２９（ａ）に
示すように、二層配線基板２４および絶縁材料１１にお
いて、半導体チップ１ａが搭載される領域およびその外
周部近傍を金型により打ち抜いて、半導体チップ搭載用
逃げ穴２３およびスプロケットホール２１を形成する。
【０１４７】ところで、二層配線テープから所望の形状
に切断した二層配線基板２４は電解メッキで作製されて
おり、メッキを付ける際に用いた引き出し用の配線が上
記二層配線基板２４の外部まで続いている。したがっ
て、その配線を切断することによって発生する切れ端
が、ダイパッド５に接触する可能性がある。
に切断した二層配線基板２４は電解メッキで作製されて
おり、メッキを付ける際に用いた引き出し用の配線が上
記二層配線基板２４の外部まで続いている。したがっ
て、その配線を切断することによって発生する切れ端
が、ダイパッド５に接触する可能性がある。
【０１４８】そこで、そのような不都合を回避するため
に、図２９（ｂ）で示すように、上記二層配線テープを
ダイパッド５よりもわずかに大きく、かつ、インナーリ
ード６に接触しない程度のサイズに切断し、熱圧着によ
りダイパッド５に貼り付ける。
に、図２９（ｂ）で示すように、上記二層配線テープを
ダイパッド５よりもわずかに大きく、かつ、インナーリ
ード６に接触しない程度のサイズに切断し、熱圧着によ
りダイパッド５に貼り付ける。
【０１４９】次に、図２９（ｃ）に示すように、半導体
チップ１ａと半導体チップ１ｂとを互いに絶縁するため
のワニス状ポリイミド系樹脂２７をダイパッド５上に描
画し、熱処理により溶剤分を蒸発させる。ここでは二層
配線基板２４をダイパッド５に貼り付けてからポリイミ
ド系樹脂２７を形成したが、この順番はどちらが先にな
っても構わない。次に、半導体チップ１ａ・１ｂをダイ
ボンディングする際には、半導体チップ１ａ・１ｂ間を
絶縁しなければならないので、無銀ペースト等からなる
ダイアタッチ材料３を用いて、半導体チップ１ａ・１ｂ
をダイボンディングする。以降については、上記と全く
同様である。
チップ１ａと半導体チップ１ｂとを互いに絶縁するため
のワニス状ポリイミド系樹脂２７をダイパッド５上に描
画し、熱処理により溶剤分を蒸発させる。ここでは二層
配線基板２４をダイパッド５に貼り付けてからポリイミ
ド系樹脂２７を形成したが、この順番はどちらが先にな
っても構わない。次に、半導体チップ１ａ・１ｂをダイ
ボンディングする際には、半導体チップ１ａ・１ｂ間を
絶縁しなければならないので、無銀ペースト等からなる
ダイアタッチ材料３を用いて、半導体チップ１ａ・１ｂ
をダイボンディングする。以降については、上記と全く
同様である。
【０１５０】この方法によると、シート状ポリイミド系
絶縁材料１１を使用した場合と同様の絶縁効果が得られ
るだけでなく、高さ方向において半導体装置を薄く形成
することができるという利点がある。
絶縁材料１１を使用した場合と同様の絶縁効果が得られ
るだけでなく、高さ方向において半導体装置を薄く形成
することができるという利点がある。
【０１５１】なお、図３０および図３１に示すように、
ダイパッド５の、半導体チップ１ｂ搭載側にも、電極３
０ｂを有し、ボンディングワイヤ１７・１８の長さを短
くするための中継点としての一層または二層の配線基板
３０を設けるようにしてもよい。これにより、ダイパッ
ド５の裏面（半導体チップ１ｂ搭載側）においても、配
線の引き回しの自由度を高くすることができる。
ダイパッド５の、半導体チップ１ｂ搭載側にも、電極３
０ｂを有し、ボンディングワイヤ１７・１８の長さを短
くするための中継点としての一層または二層の配線基板
３０を設けるようにしてもよい。これにより、ダイパッ
ド５の裏面（半導体チップ１ｂ搭載側）においても、配
線の引き回しの自由度を高くすることができる。
【０１５２】ここまで、ＱＦＰタイプでは、二層の配線
パターンを用いた例を挙げた。しかしながら、配線パタ
ーン同士を金属線によって電気的に接続することによっ
て、一層配線パターンでも置き換えられる場合がある。
図２７、図２８においては二層の配線パターンを用いて
いたが、例えば、図３２および図３３に示すように、図
３２の図中Ａ部（Ａ部として円で囲まれた領域）の両端
に存在する配線（配線パターン）を第１または第２の配
線（配線パターン）Ｂ・Ｃとし、これら第１および第２
の配線（配線パターン）Ｂ・Ｃに挟まれた配線（配線パ
ターン）群を、第３の配線（配線パターン）群Ｄとす
る。ここで、第３の配線（配線パターン）群Ｄを飛び越
えるように、第１と第２の配線（配線パターン）Ｂ・Ｃ
同士を金属線７１（第３導線）で電気的に接続する。こ
のようにすることで、配線パターンの層の数を少なくす
ることができる。
パターンを用いた例を挙げた。しかしながら、配線パタ
ーン同士を金属線によって電気的に接続することによっ
て、一層配線パターンでも置き換えられる場合がある。
図２７、図２８においては二層の配線パターンを用いて
いたが、例えば、図３２および図３３に示すように、図
３２の図中Ａ部（Ａ部として円で囲まれた領域）の両端
に存在する配線（配線パターン）を第１または第２の配
線（配線パターン）Ｂ・Ｃとし、これら第１および第２
の配線（配線パターン）Ｂ・Ｃに挟まれた配線（配線パ
ターン）群を、第３の配線（配線パターン）群Ｄとす
る。ここで、第３の配線（配線パターン）群Ｄを飛び越
えるように、第１と第２の配線（配線パターン）Ｂ・Ｃ
同士を金属線７１（第３導線）で電気的に接続する。こ
のようにすることで、配線パターンの層の数を少なくす
ることができる。
【０１５３】〔実施の形態５〕本発明の実施のさらに他
の形態について、図３４および図３５に基づいて説明す
れば、以下の通りである。なお、説明の便宜上、実施の
形態１ないし４の図面に付した部材と同一の機能を有す
る部材には同一の部材番号を付記し、その説明を省略す
る。
の形態について、図３４および図３５に基づいて説明す
れば、以下の通りである。なお、説明の便宜上、実施の
形態１ないし４の図面に付した部材と同一の機能を有す
る部材には同一の部材番号を付記し、その説明を省略す
る。
【０１５４】実施の形態１〜４では、ダイパッド５上に
配線パターン１２を形成するために、ポリイミド系樹脂
製の絶縁材料を配線パターン１２とダイパッド５との間
に設けた。本実施形態では、図３４および図３５に示す
ように、絶縁層および配線パターンをウエハプロセスに
より形成した半導体基板を、ダイパッド５上に搭載す
る。
配線パターン１２を形成するために、ポリイミド系樹脂
製の絶縁材料を配線パターン１２とダイパッド５との間
に設けた。本実施形態では、図３４および図３５に示す
ように、絶縁層および配線パターンをウエハプロセスに
より形成した半導体基板を、ダイパッド５上に搭載す
る。
【０１５５】以下に製造方法を説明する。本実施形態で
は、ダイパッド５とリード等とを形成したリードフレー
ム４を準備する。ダイボンディング工程において、ダイ
パッド５の一方の面に、ペースト状のダイアタッチ材料
３を用いて半導体チップ１ａを搭載し、また、配線パタ
ーン１２が形成された半導体基板１２″も同様に、ペー
スト状のダイアタッチ材料３を用いて搭載する。ここ
で、配線パターン１２はＡｕで形成したものを用いる。
Ａｌの配線パターンでも製造は可能であるが、信号の伝
達スピードが遅延する可能性がある。パターン形状は、
図１７および図１８に示した構成例と同じとした。この
ときの搭載の順番は、半導体基板１２″からでも構わな
い。上記ダイアタッチ材料３の硬化は１８０℃で１時間
の条件で行う。
は、ダイパッド５とリード等とを形成したリードフレー
ム４を準備する。ダイボンディング工程において、ダイ
パッド５の一方の面に、ペースト状のダイアタッチ材料
３を用いて半導体チップ１ａを搭載し、また、配線パタ
ーン１２が形成された半導体基板１２″も同様に、ペー
スト状のダイアタッチ材料３を用いて搭載する。ここ
で、配線パターン１２はＡｕで形成したものを用いる。
Ａｌの配線パターンでも製造は可能であるが、信号の伝
達スピードが遅延する可能性がある。パターン形状は、
図１７および図１８に示した構成例と同じとした。この
ときの搭載の順番は、半導体基板１２″からでも構わな
い。上記ダイアタッチ材料３の硬化は１８０℃で１時間
の条件で行う。
【０１５６】次に、リードフレーム４を裏返し、ダイパ
ッド５の反対の面も、ダイアタッチ材料３を用いて半導
体チップ１ｂを搭載（ダイボンディング）する。このと
き、すでにダイボンディングを終えた半導体チップ１ａ
を弾性体で支える等によって、半導体チップ１ａにダメ
ージが加わるのを防ぐようにする。そして、１８０℃、
１時間の条件でダイアタッチ材料３を熱硬化させる。
ッド５の反対の面も、ダイアタッチ材料３を用いて半導
体チップ１ｂを搭載（ダイボンディング）する。このと
き、すでにダイボンディングを終えた半導体チップ１ａ
を弾性体で支える等によって、半導体チップ１ａにダメ
ージが加わるのを防ぐようにする。そして、１８０℃、
１時間の条件でダイアタッチ材料３を熱硬化させる。
【０１５７】ワイヤボンディング工程以降は、図１７、
図１８等に示した構成例における製造方法と同じであ
る。本実施形態では、同一の半導体チップをダイパッド
５の表裏に搭載したが、互いに異なる２種類の半導体チ
ップの搭載も可能である。２つの半導体チップが異なる
基板電位で動作する場合においては、一方の半導体チッ
プとダイパッド５との間に絶縁材料を挿入すると良い。
また、本実施形態では、ウエハプロセスで絶縁材料（絶
縁層）と配線パターンとを形成しているので、二層配線
以上も形成が可能である。
図１８等に示した構成例における製造方法と同じであ
る。本実施形態では、同一の半導体チップをダイパッド
５の表裏に搭載したが、互いに異なる２種類の半導体チ
ップの搭載も可能である。２つの半導体チップが異なる
基板電位で動作する場合においては、一方の半導体チッ
プとダイパッド５との間に絶縁材料を挿入すると良い。
また、本実施形態では、ウエハプロセスで絶縁材料（絶
縁層）と配線パターンとを形成しているので、二層配線
以上も形成が可能である。
【０１５８】〔実施の形態６〕本発明の実施のさらに他
の形態について、図３６および図３７に基づいて説明す
れば、以下の通りである。なお、説明の便宜上、実施の
形態１ないし５の図面に付した部材と同一の機能を有す
る部材には同一の部材番号を付記し、その説明を省略す
る。
の形態について、図３６および図３７に基づいて説明す
れば、以下の通りである。なお、説明の便宜上、実施の
形態１ないし５の図面に付した部材と同一の機能を有す
る部材には同一の部材番号を付記し、その説明を省略す
る。
【０１５９】本実施形態を図３６および図３７に示す。
ここでは、図１７、図１８の構成において、半導体チッ
プ搭載基板であるダイパッド５の表裏面でのワイヤボン
ディング後に、ダイパッド５に形成された配線パターン
１２上と、配線パターンが形成されていない領域の半導
体チップ周辺とに、ポリイミド系樹脂であるコーティン
グ樹脂８０ａ、８０ｂをポッティングにより形成してい
る。コーティング樹脂８０ａ、８０ｂの加熱は、ポッテ
ィング後、１８０℃で１時間、次いで２６０℃で１時間
の条件で行った。
ここでは、図１７、図１８の構成において、半導体チッ
プ搭載基板であるダイパッド５の表裏面でのワイヤボン
ディング後に、ダイパッド５に形成された配線パターン
１２上と、配線パターンが形成されていない領域の半導
体チップ周辺とに、ポリイミド系樹脂であるコーティン
グ樹脂８０ａ、８０ｂをポッティングにより形成してい
る。コーティング樹脂８０ａ、８０ｂの加熱は、ポッテ
ィング後、１８０℃で１時間、次いで２６０℃で１時間
の条件で行った。
【０１６０】配線パターン１２上へのコーティング樹脂
８０ａの形成方法としては、リードフレーム４への配線
パターン１２の形成後に、ワニス状での塗布や、シート
状での貼り付け等も可能である。
８０ａの形成方法としては、リードフレーム４への配線
パターン１２の形成後に、ワニス状での塗布や、シート
状での貼り付け等も可能である。
【０１６１】また、ダイパッド５の、配線パターン１２
が形成されていない側の面についても、コーティング樹
脂８０ｂの形成方法としては、ワニス状での塗布や、シ
ート状での貼り付け等も可能である。この場合は、ダイ
パッド５上への配線パターン１２の形成前でもよい。
が形成されていない側の面についても、コーティング樹
脂８０ｂの形成方法としては、ワニス状での塗布や、シ
ート状での貼り付け等も可能である。この場合は、ダイ
パッド５上への配線パターン１２の形成前でもよい。
【０１６２】また、実施の形態１で示した図１、図２に
おいては、絶縁材料１３が配線パターン１２の一部を覆
う構造になっている。例えば、射止樹脂（封止樹脂）２
２と配線パターン１２構成材料との接着力よりも、この
絶縁材料１３と配線パターン１２構成材料との接着力が
高く、また、絶縁材料１３として吸水率が低くてガラス
転移温度Ｔｇが高いものを使用すると、半田実装におい
て、射止樹脂（封止樹脂）２２と配線パターン１２との
剥離を抑制する効果がある。
おいては、絶縁材料１３が配線パターン１２の一部を覆
う構造になっている。例えば、射止樹脂（封止樹脂）２
２と配線パターン１２構成材料との接着力よりも、この
絶縁材料１３と配線パターン１２構成材料との接着力が
高く、また、絶縁材料１３として吸水率が低くてガラス
転移温度Ｔｇが高いものを使用すると、半田実装におい
て、射止樹脂（封止樹脂）２２と配線パターン１２との
剥離を抑制する効果がある。
【０１６３】なお、実施の形態１ないし６では全て、ダ
イパッド５の厚さを、少なくとも、リードフレーム４を
構成するクレードル部９（図４参照）の厚さよりも薄く
形成している。ダイパッド５を薄く形成する方法として
はあらゆる方法が考えられるが、上記各実施形態におい
ては、ダイパッド５にハーフエッチングを行っている。
これにより、ダイパッド５の表裏両面に半導体チップ１
ａ・１ｂを搭載して、半導体装置の２チップ１パッケー
ジ化を図った際に、薄型の半導体装置を容易に実現する
ことができた。また、薄型の半導体装置を製造するにあ
たり、樹脂射止の際の歩留まりがさらに向上した。
イパッド５の厚さを、少なくとも、リードフレーム４を
構成するクレードル部９（図４参照）の厚さよりも薄く
形成している。ダイパッド５を薄く形成する方法として
はあらゆる方法が考えられるが、上記各実施形態におい
ては、ダイパッド５にハーフエッチングを行っている。
これにより、ダイパッド５の表裏両面に半導体チップ１
ａ・１ｂを搭載して、半導体装置の２チップ１パッケー
ジ化を図った際に、薄型の半導体装置を容易に実現する
ことができた。また、薄型の半導体装置を製造するにあ
たり、樹脂射止の際の歩留まりがさらに向上した。
【０１６４】また、実施の形態１〜４、６では、配線パ
ターン１２または二層配線基板２４を、約３５０℃の温
度でダイパッド５に接合している。また、リードフレー
ム４のインナーリード６には、ボンディングワイヤ１５
・１６・１８との接合に適したメッキ（例えばＡｕワイ
ヤではＡｇメッキ）を施している。さらに、ダイパッド
５には、ワイヤボンディングを行う必要がある場合等、
必要に応じて、ボンディングワイヤ１５・１６・１８と
の接合に適したメッキを施している。この場合、メッキ
領域が配線パターン１２または二層配線基板２４で覆わ
れないようにする必要がある。一方、リードフレーム４
のアウターリード７には、基板実装に必要なメッキ（ハ
ンダメッキ等）を施している。
ターン１２または二層配線基板２４を、約３５０℃の温
度でダイパッド５に接合している。また、リードフレー
ム４のインナーリード６には、ボンディングワイヤ１５
・１６・１８との接合に適したメッキ（例えばＡｕワイ
ヤではＡｇメッキ）を施している。さらに、ダイパッド
５には、ワイヤボンディングを行う必要がある場合等、
必要に応じて、ボンディングワイヤ１５・１６・１８と
の接合に適したメッキを施している。この場合、メッキ
領域が配線パターン１２または二層配線基板２４で覆わ
れないようにする必要がある。一方、リードフレーム４
のアウターリード７には、基板実装に必要なメッキ（ハ
ンダメッキ等）を施している。
【０１６５】なお、上記各実施形態では、ダイパット５
の上下に半導体チップが１チップずつ搭載されたパッケ
ージについて説明した。しかしながら、ダイパット５の
上下のうち少なくとも一方に、複数個の半導体チップが
搭載された構成とすることもできる。
の上下に半導体チップが１チップずつ搭載されたパッケ
ージについて説明した。しかしながら、ダイパット５の
上下のうち少なくとも一方に、複数個の半導体チップが
搭載された構成とすることもできる。
【０１６６】例えば、図１や図１３に示したダイパッド
５および配線パターン１２等を図中、縦方向に拡張し、
リード（インナーリード６およびアウターリード７）も
増やす。そして、ダイパッド５の表の面に、ここまで説
明した本発明が採用した接続方式の半導体チップを１個
増やし、計２個を図中、縦に並べ、それぞれの半導体チ
ップを配線パターン１２にて上述のように接続した構成
とすることができる。また、このようにダイパッド５の
少なくとも一方の側に搭載した複数個の半導体チップと
それに接続されたリードとのセットのうち、いくつか
を、本発明の接続方式とは異なる方式、例えば図３８に
示したような従来通りの接続方式で配設することもでき
る。
５および配線パターン１２等を図中、縦方向に拡張し、
リード（インナーリード６およびアウターリード７）も
増やす。そして、ダイパッド５の表の面に、ここまで説
明した本発明が採用した接続方式の半導体チップを１個
増やし、計２個を図中、縦に並べ、それぞれの半導体チ
ップを配線パターン１２にて上述のように接続した構成
とすることができる。また、このようにダイパッド５の
少なくとも一方の側に搭載した複数個の半導体チップと
それに接続されたリードとのセットのうち、いくつか
を、本発明の接続方式とは異なる方式、例えば図３８に
示したような従来通りの接続方式で配設することもでき
る。
【０１６７】このように、ダイパッド５の少なくとも一
方の側に設ける複数チップは平面的に複数個配置しても
よいし、他の例として、ダイパッド５の少なくとも一方
の側に複数のチップを三次元的に積層する構成も考えら
れる。
方の側に設ける複数チップは平面的に複数個配置しても
よいし、他の例として、ダイパッド５の少なくとも一方
の側に複数のチップを三次元的に積層する構成も考えら
れる。
【０１６８】また、図１や図７に示した例では、同一配
線内の２つの電極１２ｂ・１２ｂを結ぶ配線１２ａは、
すべて、半導体チップ１ａの所定の側辺に平行になって
いる。しかしながら、これに限定されず、配線１２ａ
は、湾曲形状または斜めに伸びる形状を有していてもよ
い。
線内の２つの電極１２ｂ・１２ｂを結ぶ配線１２ａは、
すべて、半導体チップ１ａの所定の側辺に平行になって
いる。しかしながら、これに限定されず、配線１２ａ
は、湾曲形状または斜めに伸びる形状を有していてもよ
い。
【０１６９】また、図１３に示した例では、配線１２ａ
は、対称軸ＬＬ′に対して互いに対称な位置にある電極
１２ｂ同士を電気的に接続するようにパターニングされ
ている。また、配線１２ａは、四辺形の半導体チップの
所定の辺（ここでは側辺１ａ1 −１ａ2 ）に平行であ
る。また、配線１２ａは、電極群１２ｂ1 の並んだ方向
に平行に伸びている。しかしながら、これに限定され
ず、配線１２ａは、配線パターン１２が、一方の半導体
チップ１ａの一つの辺に対向する電極群１２ｂ1 の並ん
だ方向に沿って伸びる部分を含んだ構成とすることもで
きる。
は、対称軸ＬＬ′に対して互いに対称な位置にある電極
１２ｂ同士を電気的に接続するようにパターニングされ
ている。また、配線１２ａは、四辺形の半導体チップの
所定の辺（ここでは側辺１ａ1 −１ａ2 ）に平行であ
る。また、配線１２ａは、電極群１２ｂ1 の並んだ方向
に平行に伸びている。しかしながら、これに限定され
ず、配線１２ａは、配線パターン１２が、一方の半導体
チップ１ａの一つの辺に対向する電極群１２ｂ1 の並ん
だ方向に沿って伸びる部分を含んだ構成とすることもで
きる。
【０１７０】
【発明の効果】以上のように、請求項１記載の半導体装
置は、リードフレームの半導体チップ搭載用基板の両面
に、複数の半導体チップを、そのうちの少なくとも２個
が上記半導体チップ搭載用基板について互いに裏面同士
を対向させるように搭載する半導体装置において、上記
半導体チップ搭載用基板の少なくとも片面には、所定の
パターンを有する配線パターンと、上記半導体チップ搭
載用基板と上記配線パターンとを絶縁するための絶縁材
料とが設けられ、上記複数の半導体チップのうちの少な
くとも１個の半導体チップの電極パッドが、上記配線パ
ターンおよび金属線を介して、上記リードフレームに形
成された所定のリードと電気的に接続されている構成で
ある。
置は、リードフレームの半導体チップ搭載用基板の両面
に、複数の半導体チップを、そのうちの少なくとも２個
が上記半導体チップ搭載用基板について互いに裏面同士
を対向させるように搭載する半導体装置において、上記
半導体チップ搭載用基板の少なくとも片面には、所定の
パターンを有する配線パターンと、上記半導体チップ搭
載用基板と上記配線パターンとを絶縁するための絶縁材
料とが設けられ、上記複数の半導体チップのうちの少な
くとも１個の半導体チップの電極パッドが、上記配線パ
ターンおよび金属線を介して、上記リードフレームに形
成された所定のリードと電気的に接続されている構成で
ある。
【０１７１】それゆえ、金属線が半導体チップあるいは
隣接ワイヤとショートすることや、金属線が切れるオー
プン等の、不都合を確実に回避することができるという
効果を奏する。
隣接ワイヤとショートすることや、金属線が切れるオー
プン等の、不都合を確実に回避することができるという
効果を奏する。
【０１７２】また、半導体チップの設計を変更する必要
がない分、半導体装置のコストを低減することができる
と共に、半導体装置の開発期間を従来よりも確実に短縮
することができるという効果を奏する。
がない分、半導体装置のコストを低減することができる
と共に、半導体装置の開発期間を従来よりも確実に短縮
することができるという効果を奏する。
【０１７３】また、複数チップ１パッケージの半導体装
置の汎用性を広げることができるという効果を奏する。
置の汎用性を広げることができるという効果を奏する。
【０１７４】請求項２記載の半導体装置は、請求項１の
構成に加えて、上記リードフレームは、互いに対向する
ように配置された、複数のリードからなる２つのリード
群を有し、上記半導体チップ搭載用基板が、上記２つの
リード群の間に配置され、上記複数の半導体チップのう
ちで上記半導体チップ搭載用基板について互いに裏面同
士が対向する少なくとも２個の半導体チップは、略四辺
形を呈し、それぞれの４つの側辺のうちの１組の対向す
る側辺が各々上記２つのリード群に対向するように、上
記半導体チップ搭載用基板に搭載され、上記配線パター
ンは、上記２つのリード群に含まれる少なくとも１つの
リードが、上記リードが含まれるリード群と対向する半
導体チップの側辺を除く側辺近傍の素子形成面上に配置
される電極パッドと電気的に接続されるようにパターニ
ングされている構成である。
構成に加えて、上記リードフレームは、互いに対向する
ように配置された、複数のリードからなる２つのリード
群を有し、上記半導体チップ搭載用基板が、上記２つの
リード群の間に配置され、上記複数の半導体チップのう
ちで上記半導体チップ搭載用基板について互いに裏面同
士が対向する少なくとも２個の半導体チップは、略四辺
形を呈し、それぞれの４つの側辺のうちの１組の対向す
る側辺が各々上記２つのリード群に対向するように、上
記半導体チップ搭載用基板に搭載され、上記配線パター
ンは、上記２つのリード群に含まれる少なくとも１つの
リードが、上記リードが含まれるリード群と対向する半
導体チップの側辺を除く側辺近傍の素子形成面上に配置
される電極パッドと電気的に接続されるようにパターニ
ングされている構成である。
【０１７５】それゆえ、請求項１の構成による効果に加
えて、半導体チップが同種（同一のチップサイズで電極
パッドの配置が同じ）の場合では、素子回路パターンを
ミラー反転した半導体チップを作製することなしに、複
数チップ１パッケージの半導体装置を得ることができ、
互いに全く関係のない配置で設けられた電極パッドを有
する半導体チップの場合でも、上記半導体チップの設計
を変更することなしに、複数チップ１パッケージの半導
体装置を得ることができるという効果を奏する。
えて、半導体チップが同種（同一のチップサイズで電極
パッドの配置が同じ）の場合では、素子回路パターンを
ミラー反転した半導体チップを作製することなしに、複
数チップ１パッケージの半導体装置を得ることができ、
互いに全く関係のない配置で設けられた電極パッドを有
する半導体チップの場合でも、上記半導体チップの設計
を変更することなしに、複数チップ１パッケージの半導
体装置を得ることができるという効果を奏する。
【０１７６】請求項３記載の半導体装置は、請求項１の
構成に加えて、上記リードフレームは、互いに対向する
ように配置された、複数のリードからなる２つのリード
群を有し、上記半導体チップ搭載用基板が、上記２つの
リード群の間に配置され、上記複数の半導体チップのう
ちで上記半導体チップ搭載用基板について互いに裏面同
士が対向する少なくとも２個の半導体チップは、略四辺
形を呈し、それぞれの４つの側辺のうちの１組の対向す
る側辺が各々上記２つのリード群に対向するように、上
記半導体チップ搭載用基板に搭載され、上記配線パター
ンは、少なくとも１つのリード群と、半導体チップの素
子形成面における側辺近傍に配置され、上記リード群の
リードと必要とされる電気信号の順番が異なる電極パッ
ドからなる電極パッド群とが、電気信号の順番が一致し
て接続されるようにパターニングされている構成であ
る。
構成に加えて、上記リードフレームは、互いに対向する
ように配置された、複数のリードからなる２つのリード
群を有し、上記半導体チップ搭載用基板が、上記２つの
リード群の間に配置され、上記複数の半導体チップのう
ちで上記半導体チップ搭載用基板について互いに裏面同
士が対向する少なくとも２個の半導体チップは、略四辺
形を呈し、それぞれの４つの側辺のうちの１組の対向す
る側辺が各々上記２つのリード群に対向するように、上
記半導体チップ搭載用基板に搭載され、上記配線パター
ンは、少なくとも１つのリード群と、半導体チップの素
子形成面における側辺近傍に配置され、上記リード群の
リードと必要とされる電気信号の順番が異なる電極パッ
ドからなる電極パッド群とが、電気信号の順番が一致し
て接続されるようにパターニングされている構成であ
る。
【０１７７】それゆえ、請求項１の構成による効果に加
えて、複数チップ１パッケージという実装形態を想定せ
ずに、各チップがそれぞれ１チップ１パッケージの実装
形態で最適となるように電極パッドが配列された半導体
チップを用いても、上記の半導体チップの設計を変更す
ることなしに、複数チップ１パッケージの半導体装置を
得ることができるという効果を奏する。
えて、複数チップ１パッケージという実装形態を想定せ
ずに、各チップがそれぞれ１チップ１パッケージの実装
形態で最適となるように電極パッドが配列された半導体
チップを用いても、上記の半導体チップの設計を変更す
ることなしに、複数チップ１パッケージの半導体装置を
得ることができるという効果を奏する。
【０１７８】請求項４記載の半導体装置は、請求項１の
構成に加えて、上記リードフレームは、その２組が互い
に対向するように配置された、複数のリードからなる４
つのリード群を有し、上記半導体チップ搭載用基板が、
上記４つのリード群で囲まれて配置され、上記複数の半
導体チップのうちで上記半導体チップ搭載用基板につい
て互いに裏面同士が対向する少なくとも２個の半導体チ
ップは、略四辺形を呈し、それぞれの４つの側辺が各々
上記４つのリード群に対向するように、上記半導体チッ
プ搭載用基板に搭載され、上記配線パターンは、上記４
つのリード群に含まれる少なくとも１つのリードが、上
記リードが含まれるリード群と対向する半導体チップの
側辺を除く側辺近傍の素子形成面上に配置される電極パ
ッドと電気的に接続されるようにパターニングされてい
る構成である。
構成に加えて、上記リードフレームは、その２組が互い
に対向するように配置された、複数のリードからなる４
つのリード群を有し、上記半導体チップ搭載用基板が、
上記４つのリード群で囲まれて配置され、上記複数の半
導体チップのうちで上記半導体チップ搭載用基板につい
て互いに裏面同士が対向する少なくとも２個の半導体チ
ップは、略四辺形を呈し、それぞれの４つの側辺が各々
上記４つのリード群に対向するように、上記半導体チッ
プ搭載用基板に搭載され、上記配線パターンは、上記４
つのリード群に含まれる少なくとも１つのリードが、上
記リードが含まれるリード群と対向する半導体チップの
側辺を除く側辺近傍の素子形成面上に配置される電極パ
ッドと電気的に接続されるようにパターニングされてい
る構成である。
【０１７９】それゆえ、請求項１の構成による効果に加
えて、異なる種類の半導体チップを用いて例えばＱＦＰ
（Quad Flat Package ）タイプの半導体装置を製造する
場合でも、各半導体チップの設計を変更することなし
に、複数チップ１パッケージの半導体装置を実現するこ
とができるという効果を奏する。
えて、異なる種類の半導体チップを用いて例えばＱＦＰ
（Quad Flat Package ）タイプの半導体装置を製造する
場合でも、各半導体チップの設計を変更することなし
に、複数チップ１パッケージの半導体装置を実現するこ
とができるという効果を奏する。
【０１８０】請求項５記載の半導体装置は、請求項１の
構成に加えて、上記リードフレームは、その２組が互い
に対向するように配置された、複数のリードからなる４
つのリード群を有し、上記半導体チップ搭載用基板が、
上記４つのリード群で囲まれて配置され、上記複数の半
導体チップのうちで上記半導体チップ搭載用基板につい
て互いに裏面同士が対向する少なくとも２個の半導体チ
ップは、略四辺形を呈し、それぞれの４つの側辺が各々
上記４つのリード群に対向するように、上記半導体チッ
プ搭載用基板に搭載され、上記配線パターンは、少なく
とも１つのリード群と、半導体チップの素子形成面にお
ける側辺近傍に配置され、上記リード群のリードと必要
とされる電気信号の順番が異なる電極パッドからなる電
極パッド群とが、電気信号の順番が一致して接続される
ようにパターニングされている構成である。
構成に加えて、上記リードフレームは、その２組が互い
に対向するように配置された、複数のリードからなる４
つのリード群を有し、上記半導体チップ搭載用基板が、
上記４つのリード群で囲まれて配置され、上記複数の半
導体チップのうちで上記半導体チップ搭載用基板につい
て互いに裏面同士が対向する少なくとも２個の半導体チ
ップは、略四辺形を呈し、それぞれの４つの側辺が各々
上記４つのリード群に対向するように、上記半導体チッ
プ搭載用基板に搭載され、上記配線パターンは、少なく
とも１つのリード群と、半導体チップの素子形成面にお
ける側辺近傍に配置され、上記リード群のリードと必要
とされる電気信号の順番が異なる電極パッドからなる電
極パッド群とが、電気信号の順番が一致して接続される
ようにパターニングされている構成である。
【０１８１】それゆえ、請求項１の構成による効果に加
えて、複数チップ１パッケージという実装形態を想定せ
ずに、各チップがそれぞれ１チップ１パッケージの実装
形態で最適となるように電極パッドが配列された半導体
チップを用いた場合でも、各半導体チップの設計を変更
することなしに、例えばＱＦＰタイプで複数チップ１パ
ッケージの半導体装置を得ることができるという効果を
奏する。
えて、複数チップ１パッケージという実装形態を想定せ
ずに、各チップがそれぞれ１チップ１パッケージの実装
形態で最適となるように電極パッドが配列された半導体
チップを用いた場合でも、各半導体チップの設計を変更
することなしに、例えばＱＦＰタイプで複数チップ１パ
ッケージの半導体装置を得ることができるという効果を
奏する。
【０１８２】請求項６記載の半導体装置は、請求項１の
構成に加えて、上記配線パターンは、上記配線パターン
が存在する面に搭載される半導体チップの存在領域を避
けるようにして、半導体チップ搭載用基板の周辺部に設
けられている構成である。
構成に加えて、上記配線パターンは、上記配線パターン
が存在する面に搭載される半導体チップの存在領域を避
けるようにして、半導体チップ搭載用基板の周辺部に設
けられている構成である。
【０１８３】それゆえ、請求項１の構成による効果に加
えて、半導体チップの存在領域に配線パターンは存在し
ないので、薄型の半導体装置を提供することができると
いう効果を奏する。
えて、半導体チップの存在領域に配線パターンは存在し
ないので、薄型の半導体装置を提供することができると
いう効果を奏する。
【０１８４】請求項７記載の半導体装置は、請求項１の
構成に加えて、上記配線パターンおよび上記絶縁材料
が、上記配線パターンおよび上記絶縁材料が存在する面
に搭載される半導体チップの存在領域を避けるようにし
て、半導体チップ搭載用基板の周辺部に設けられている
構成である。
構成に加えて、上記配線パターンおよび上記絶縁材料
が、上記配線パターンおよび上記絶縁材料が存在する面
に搭載される半導体チップの存在領域を避けるようにし
て、半導体チップ搭載用基板の周辺部に設けられている
構成である。
【０１８５】それゆえ、請求項１の構成による効果に加
えて、半導体チップの存在領域に配線パターンおよび絶
縁材料は存在しないので、請求項６の構成の場合よりも
さらに薄型の半導体装置を提供することができるという
効果を奏する。
えて、半導体チップの存在領域に配線パターンおよび絶
縁材料は存在しないので、請求項６の構成の場合よりも
さらに薄型の半導体装置を提供することができるという
効果を奏する。
【０１８６】請求項８記載の半導体装置は、請求項１の
構成に加えて、上記リードフレームが、上記リードフレ
ームを搬送するためのクレードル部を備え、上記半導体
チップ搭載用基板は、少なくとも上記クレードル部の厚
さよりも薄く形成されている構成である。
構成に加えて、上記リードフレームが、上記リードフレ
ームを搬送するためのクレードル部を備え、上記半導体
チップ搭載用基板は、少なくとも上記クレードル部の厚
さよりも薄く形成されている構成である。
【０１８７】それゆえ、請求項１の構成による効果に加
えて、半導体チップ搭載用基板の表裏両面に半導体チッ
プを搭載した場合に、薄型の複数チップ１パッケージの
半導体装置を提供することができるという効果を奏す
る。
えて、半導体チップ搭載用基板の表裏両面に半導体チッ
プを搭載した場合に、薄型の複数チップ１パッケージの
半導体装置を提供することができるという効果を奏す
る。
【０１８８】請求項９記載の半導体装置は、請求項１の
構成に加えて、ウエハプロセスで上記絶縁材料もしくは
絶縁層および上記配線パターンを形成した半導体基板
を、リードフレームの上記半導体チップ搭載用基板の少
なくとも一方の面に上記半導体チップと並べて搭載し、
上記半導体チップの電極パッドが、上記配線パターンお
よび上記金属線を介して上記リードと電気的に接続され
ている構成である。
構成に加えて、ウエハプロセスで上記絶縁材料もしくは
絶縁層および上記配線パターンを形成した半導体基板
を、リードフレームの上記半導体チップ搭載用基板の少
なくとも一方の面に上記半導体チップと並べて搭載し、
上記半導体チップの電極パッドが、上記配線パターンお
よび上記金属線を介して上記リードと電気的に接続され
ている構成である。
【０１８９】それゆえ、請求項１の構成による効果に加
えて、より汎用性が高く安価な複数チップ１パッケージ
の半導体装置を得ることができるという効果を奏する。
えて、より汎用性が高く安価な複数チップ１パッケージ
の半導体装置を得ることができるという効果を奏する。
【０１９０】請求項１０記載の半導体装置は、請求項１
の構成に加えて、上記半導体チップ搭載用基板上に設け
られた上記配線パターン上において、配線同士が、金属
線によって電気的に接続されている構成である。
の構成に加えて、上記半導体チップ搭載用基板上に設け
られた上記配線パターン上において、配線同士が、金属
線によって電気的に接続されている構成である。
【０１９１】それゆえ、請求項１の構成による効果に加
えて、配線パターンの配置等の自由度を向上させること
ができるという効果を奏する。
えて、配線パターンの配置等の自由度を向上させること
ができるという効果を奏する。
【０１９２】請求項１１記載の半導体装置は、請求項１
０の構成に加えて、上記半導体チップ搭載用基板上に、
上記配線パターンを１つ以上含む配線パターン群が２つ
以上形成され、上記１つの配線パターン群の少なくとも
一部分と、それ以外の上記１つの配線パターン群の少な
くとも一部分とが、上記金属線によって電気的に接続さ
れている構成である。
０の構成に加えて、上記半導体チップ搭載用基板上に、
上記配線パターンを１つ以上含む配線パターン群が２つ
以上形成され、上記１つの配線パターン群の少なくとも
一部分と、それ以外の上記１つの配線パターン群の少な
くとも一部分とが、上記金属線によって電気的に接続さ
れている構成である。
【０１９３】それゆえ、請求項１０の構成による効果に
加えて、配線パターンの配置等の自由度をさらに向上さ
せることができるという効果を奏する。
加えて、配線パターンの配置等の自由度をさらに向上さ
せることができるという効果を奏する。
【０１９４】請求項１２記載の半導体装置は、請求項１
０の構成に加えて、上記配線パターンが、略平面上に設
けられて互いに電気的に独立した第１および第２配線パ
ターンと、１つ以上の配線パターンを有し、上記第１配
線パターンと第２配線パターンとの間に設けられた第３
配線パターンとを含んでおり、上記第１および第２の配
線パターンが、上記金属線によって電気的に接続されて
いる構成である。
０の構成に加えて、上記配線パターンが、略平面上に設
けられて互いに電気的に独立した第１および第２配線パ
ターンと、１つ以上の配線パターンを有し、上記第１配
線パターンと第２配線パターンとの間に設けられた第３
配線パターンとを含んでおり、上記第１および第２の配
線パターンが、上記金属線によって電気的に接続されて
いる構成である。
【０１９５】それゆえ、請求項１０の構成による効果に
加えて、より汎用性が高い複数チップ１パッケージの半
導体装置を得ることができるという効果を奏する。
加えて、より汎用性が高い複数チップ１パッケージの半
導体装置を得ることができるという効果を奏する。
【０１９６】請求項１３記載の半導体装置は、請求項１
の構成に加えて、上記複数の半導体チップおよび半導体
チップ搭載用基板を封止する封止材と、上記半導体チッ
プ搭載用基板上に形成された上記配線パターンの少なく
とも一部を覆う、上記封止材とは異なる材料からなるコ
ーティング被膜とを含む構成である。
の構成に加えて、上記複数の半導体チップおよび半導体
チップ搭載用基板を封止する封止材と、上記半導体チッ
プ搭載用基板上に形成された上記配線パターンの少なく
とも一部を覆う、上記封止材とは異なる材料からなるコ
ーティング被膜とを含む構成である。
【０１９７】それゆえ、請求項１の構成による効果に加
えて、より高品質の複数チップ１パッケージの半導体装
置を得ることができるという効果を奏する。
えて、より高品質の複数チップ１パッケージの半導体装
置を得ることができるという効果を奏する。
【０１９８】請求項１４記載の半導体装置は、請求項１
の構成に加えて、上記複数の半導体チップおよび半導体
チップ搭載用基板を封止する封止材と、上記半導体チッ
プ搭載用基板と上記封止材とが直接接する面積を減少さ
せるように、上記半導体チップ搭載用基板の少なくとも
一部を覆う、上記封止材とは異なる材料からなるコーテ
ィング被膜とを含む構成である。
の構成に加えて、上記複数の半導体チップおよび半導体
チップ搭載用基板を封止する封止材と、上記半導体チッ
プ搭載用基板と上記封止材とが直接接する面積を減少さ
せるように、上記半導体チップ搭載用基板の少なくとも
一部を覆う、上記封止材とは異なる材料からなるコーテ
ィング被膜とを含む構成である。
【０１９９】それゆえ、請求項１の構成による効果に加
えて、より高品質の複数チップ１パッケージの半導体装
置を得ることができるという効果を奏する。
えて、より高品質の複数チップ１パッケージの半導体装
置を得ることができるという効果を奏する。
【図１】本発明の実施の一形態における半導体装置の一
構成例を示す平面透視図である。
構成例を示す平面透視図である。
【図２】上記半導体装置の側面透視図である。
【図３】図３（ａ）および図３（ｂ）は、各半導体チッ
プの平面図である。
プの平面図である。
【図４】リードフレームを示す平面図である。
【図５】図５（ａ）〜図５（ｅ）は、上記半導体装置の
製造工程を示す側面透視図である。
製造工程を示す側面透視図である。
【図６】図６（ａ）〜図６（ｄ）は、上記半導体装置
の、図５（ｅ）の後の製造工程を示す側面透視図であ
る。
の、図５（ｅ）の後の製造工程を示す側面透視図であ
る。
【図７】本発明の他の実施の形態を示し、半導体チップ
搭載領域およびその外周部近傍に窓開けを行った一層配
線基板を接合したダイパッドの表裏両面に半導体チップ
を搭載した構造の半導体装置の平面透視図である。
搭載領域およびその外周部近傍に窓開けを行った一層配
線基板を接合したダイパッドの表裏両面に半導体チップ
を搭載した構造の半導体装置の平面透視図である。
【図８】上記半導体装置の側面透視図である。
【図９】図９（ａ）〜図９（ｅ）は、上記半導体装置の
製造工程を示す側面透視図である。
製造工程を示す側面透視図である。
【図１０】図１０（ａ）〜図１０（ｄ）は、上記半導体
装置の、図９（ｅ）の後の製造工程を示す側面透視図で
ある。
装置の、図９（ｅ）の後の製造工程を示す側面透視図で
ある。
【図１１】本発明のさらに他の実施の形態を示し、半導
体チップ搭載用基板上に、配線パターンが２つの配線パ
ターン群に区切られて形成され、上記１つの配線パター
ン群を構成する配線パターンと、それ以外の配線パター
ン群を構成する配線パターンとを電気的に接続した金属
線を含む構造の半導体装置の平面透視図である。
体チップ搭載用基板上に、配線パターンが２つの配線パ
ターン群に区切られて形成され、上記１つの配線パター
ン群を構成する配線パターンと、それ以外の配線パター
ン群を構成する配線パターンとを電気的に接続した金属
線を含む構造の半導体装置の平面透視図である。
【図１２】上記半導体装置の側面透視図である。
【図１３】本発明のさらに他の実施の形態を示し、あら
かじめダイパッドに設けられた絶縁材料を介して、半導
体チップ搭載領域およびその外周部近傍に窓開けを行っ
た一層配線基板をダイパッドに接合した構造の半導体装
置の平面透視図である。
かじめダイパッドに設けられた絶縁材料を介して、半導
体チップ搭載領域およびその外周部近傍に窓開けを行っ
た一層配線基板をダイパッドに接合した構造の半導体装
置の平面透視図である。
【図１４】上記半導体装置の側面透視図である。
【図１５】図１５（ａ）〜図１５（ｅ）は、上記半導体
装置の製造工程を示す側面透視図である。
装置の製造工程を示す側面透視図である。
【図１６】図１６（ａ）〜図１６（ｄ）は、上記半導体
装置の、図１５（ｅ）の後の製造工程を示す側面透視図
である。
装置の、図１５（ｅ）の後の製造工程を示す側面透視図
である。
【図１７】２分割配線基板が接合されたダイパッドの表
裏両面に半導体チップを搭載した構造の半導体装置の平
面透視図である。
裏両面に半導体チップを搭載した構造の半導体装置の平
面透視図である。
【図１８】上記半導体装置の側面透視図である。
【図１９】本発明のさらに他の実施の形態を示し、二層
配線基板を接合したダイパッドの表裏両面に半導体チッ
プを搭載した構造の半導体装置の平面透視図である。
配線基板を接合したダイパッドの表裏両面に半導体チッ
プを搭載した構造の半導体装置の平面透視図である。
【図２０】上記半導体装置の側面透視図である。
【図２１】図２１（ａ）および図２１（ｂ）は、各半導
体チップの平面図である。
体チップの平面図である。
【図２２】図２２（ａ）〜図２２（ｅ）は、上記半導体
装置の製造工程を示す側面透視図である。
装置の製造工程を示す側面透視図である。
【図２３】半導体チップ搭載領域およびその外周部近傍
に窓開けを行った二層配線基板を接合したダイパッドの
表裏両面に半導体チップを搭載した構造の半導体装置の
平面透視図である。
に窓開けを行った二層配線基板を接合したダイパッドの
表裏両面に半導体チップを搭載した構造の半導体装置の
平面透視図である。
【図２４】上記半導体装置の側面透視図である。
【図２５】あらかじめダイパッドに設けられた絶縁材料
を介して、半導体チップ搭載領域およびその外周部近傍
に窓開けを行った二層配線基板をダイパッドに接合した
構造の半導体装置の平面透視図である。
を介して、半導体チップ搭載領域およびその外周部近傍
に窓開けを行った二層配線基板をダイパッドに接合した
構造の半導体装置の平面透視図である。
【図２６】上記半導体装置の側面透視図である。
【図２７】半導体チップ同士を絶縁するためにワニス状
の絶縁材料が用いられ、配線基板のサイズがダイパッド
よりも大きい構造の半導体装置の平面透視図である。
の絶縁材料が用いられ、配線基板のサイズがダイパッド
よりも大きい構造の半導体装置の平面透視図である。
【図２８】上記半導体装置の側面透視図である。
【図２９】図２９（ａ）〜図２９（ｃ）は、上記半導体
装置の製造工程を示す断面図である。
装置の製造工程を示す断面図である。
【図３０】ダイパッドの表裏両面に配線基板を接合した
構造の半導体装置の平面透視図である。
構造の半導体装置の平面透視図である。
【図３１】上記半導体装置の側面透視図である。
【図３２】本発明のさらに他の実施の形態を示し、半導
体チップ搭載用基板上の配線パターンが、略水平面上
に、互いに電気的に独立した第１・第２配線群を含み、
第１と第２の配線とを電気的に接続するための金属線を
含む構造の半導体装置の平面透視図である。
体チップ搭載用基板上の配線パターンが、略水平面上
に、互いに電気的に独立した第１・第２配線群を含み、
第１と第２の配線とを電気的に接続するための金属線を
含む構造の半導体装置の平面透視図である。
【図３３】上記半導体装置の側面透視図である。
【図３４】本発明のさらに他の実施の形態を示し、ウエ
ハプロセスで絶縁層および配線パターンを形成した半導
体基板をリードフレームの半導体チップ搭載用基板の一
方の面に半導体チップと並べて搭載した構造の半導体装
置の平面透視図である。
ハプロセスで絶縁層および配線パターンを形成した半導
体基板をリードフレームの半導体チップ搭載用基板の一
方の面に半導体チップと並べて搭載した構造の半導体装
置の平面透視図である。
【図３５】上記半導体装置の側面透視図である。
【図３６】本発明のさらに他の実施の形態を示し、封止
樹脂とは異なるコーティング樹脂被膜を、半導体チップ
搭載用基板に形成された配線パターンの一部と、半導体
チップ搭載用基板が直接封止樹脂と接する面積が少なく
なるように半導体チップ搭載用基板の一部を覆うように
形成した構造の半導体装置の平面透視図である。
樹脂とは異なるコーティング樹脂被膜を、半導体チップ
搭載用基板に形成された配線パターンの一部と、半導体
チップ搭載用基板が直接封止樹脂と接する面積が少なく
なるように半導体チップ搭載用基板の一部を覆うように
形成した構造の半導体装置の平面透視図である。
【図３７】上記半導体装置の側面透視図である。
【図３８】従来の１チップ１パッケージの半導体装置の
平面透視図である。
平面透視図である。
【図３９】上記従来の半導体装置の側面透視図である。
【図４０】従来の２チップ１パッケージの半導体装置の
平面透視図である。
平面透視図である。
【図４１】上記従来の半導体装置の側面透視図である。
【図４２】従来の他の１チップ１パッケージの半導体装
置の平面図である。
置の平面図である。
１ａ 半導体チップ １ｂ 半導体チップ ２ａ 電極パッド ２ａ1 電極パッド群 ２ａ2 電極パッド群 ２ｂ 電極パッド ２ｂ1 電極パッド群 ２ｂ2 電極パッド群 ４ リードフレーム ４ａ リード群 ４ｂ リード群 ４ｃ リード群 ４ｄ リード群 ５ ダイパッド（半導体チップ搭載用基板） ９ クレードル部 １０ 絶縁材料 １１ 絶縁材料 １２ 配線パターン ２５ 配線パターン ２６ 配線パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 勝信 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 樽井 克行 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (14)
- 【請求項１】リードフレームの半導体チップ搭載用基板
の両面に、複数の半導体チップを、そのうちの少なくと
も２個が上記半導体チップ搭載用基板について互いに裏
面同士を対向させるように搭載する半導体装置におい
て、 上記半導体チップ搭載用基板の少なくとも片面には、所
定のパターンを有する配線パターンと、上記半導体チッ
プ搭載用基板と上記配線パターンとを絶縁するための絶
縁材料とが設けられ、 上記複数の半導体チップのうちの少なくとも１個の半導
体チップの電極パッドが、上記配線パターンおよび金属
線を介して、上記リードフレームに形成された所定のリ
ードと電気的に接続されていることを特徴とする半導体
装置。 - 【請求項２】上記リードフレームは、互いに対向するよ
うに配置された、複数のリードからなる２つのリード群
を有し、 上記半導体チップ搭載用基板が、上記２つのリード群の
間に配置され、 上記複数の半導体チップのうちで上記半導体チップ搭載
用基板について互いに裏面同士が対向する少なくとも２
個の半導体チップは、略四辺形を呈し、それぞれの４つ
の側辺のうちの１組の対向する側辺が各々上記２つのリ
ード群に対向するように、上記半導体チップ搭載用基板
に搭載され、 上記配線パターンは、上記２つのリード群に含まれる少
なくとも１つのリードが、上記リードが含まれるリード
群と対向する半導体チップの側辺を除く側辺近傍の素子
形成面上に配置される電極パッドと電気的に接続される
ようにパターニングされていることを特徴とする請求項
１記載の半導体装置。 - 【請求項３】上記リードフレームは、互いに対向するよ
うに配置された、複数のリードからなる２つのリード群
を有し、 上記半導体チップ搭載用基板が、上記２つのリード群の
間に配置され、 上記複数の半導体チップのうちで上記半導体チップ搭載
用基板について互いに裏面同士が対向する少なくとも２
個の半導体チップは、略四辺形を呈し、それぞれの４つ
の側辺のうちの１組の対向する側辺が各々上記２つのリ
ード群に対向するように、上記半導体チップ搭載用基板
に搭載され、 上記配線パターンは、少なくとも１つのリード群と、半
導体チップの素子形成面における側辺近傍に配置され、
上記リード群のリードと必要とされる電気信号の順番が
異なる電極パッドからなる電極パッド群とが、電気信号
の順番が一致して接続されるようにパターニングされて
いることを特徴とする請求項１記載の半導体装置。 - 【請求項４】上記リードフレームは、その２組が互いに
対向するように配置された、複数のリードからなる４つ
のリード群を有し、 上記半導体チップ搭載用基板が、上記４つのリード群で
囲まれて配置され、 上記複数の半導体チップのうちで上記半導体チップ搭載
用基板について互いに裏面同士が対向する少なくとも２
個の半導体チップは、略四辺形を呈し、それぞれの４つ
の側辺が各々上記４つのリード群に対向するように、上
記半導体チップ搭載用基板に搭載され、 上記配線パターンは、上記４つのリード群に含まれる少
なくとも１つのリードが、上記リードが含まれるリード
群と対向する半導体チップの側辺を除く側辺近傍の素子
形成面上に配置される電極パッドと電気的に接続される
ようにパターニングされていることを特徴とする請求項
１記載の半導体装置。 - 【請求項５】上記リードフレームは、その２組が互いに
対向するように配置された、複数のリードからなる４つ
のリード群を有し、 上記半導体チップ搭載用基板が、上記４つのリード群で
囲まれて配置され、 上記複数の半導体チップのうちで上記半導体チップ搭載
用基板について互いに裏面同士が対向する少なくとも２
個の半導体チップは、略四辺形を呈し、それぞれの４つ
の側辺が各々上記４つのリード群に対向するように、上
記半導体チップ搭載用基板に搭載され、 上記配線パターンは、少なくとも１つのリード群と、半
導体チップの素子形成面における側辺近傍に配置され、
上記リード群のリードと必要とされる電気信号の順番が
異なる電極パッドからなる電極パッド群とが、電気信号
の順番が一致して接続されるようにパターニングされて
いることを特徴とする請求項１記載の半導体装置。 - 【請求項６】上記配線パターンは、上記配線パターンが
存在する面に搭載される半導体チップの存在領域を避け
るようにして、半導体チップ搭載用基板の周辺部に設け
られていることを特徴とする請求項１記載の半導体装
置。 - 【請求項７】上記配線パターンおよび上記絶縁材料が、
上記配線パターンおよび上記絶縁材料が存在する面に搭
載される半導体チップの存在領域を避けるようにして、
半導体チップ搭載用基板の周辺部に設けられていること
を特徴とする請求項１記載の半導体装置。 - 【請求項８】上記リードフレームが、上記リードフレー
ムを搬送するためのクレードル部を備え、上記半導体チ
ップ搭載用基板は、少なくとも上記クレードル部の厚さ
よりも薄く形成されていることを特徴とする請求項１記
載の半導体装置。 - 【請求項９】ウエハプロセスで上記絶縁材料もしくは絶
縁層および上記配線パターンを形成した半導体基板を、
リードフレームの上記半導体チップ搭載用基板の少なく
とも一方の面に上記半導体チップと並べて搭載し、上記
半導体チップの電極パッドが、上記配線パターンおよび
上記金属線を介して上記リードと電気的に接続されてい
ることを特徴とする請求項１記載の半導体装置。 - 【請求項１０】上記半導体チップ搭載用基板上に設けら
れた上記配線パターン上において、配線同士が、金属線
によって電気的に接続されていることを特徴とする請求
項１記載の半導体装置。 - 【請求項１１】上記半導体チップ搭載用基板上に、上記
配線パターンを１つ以上含む配線パターン群が２つ以上
形成され、上記１つの配線パターン群の少なくとも一部
分と、それ以外の上記１つの配線パターン群の少なくと
も一部分とが、上記金属線によって電気的に接続されて
いることを特徴とする請求項１０記載の半導体装置。 - 【請求項１２】上記配線パターンが、略平面上に設けら
れて互いに電気的に独立した第１および第２配線パター
ンと、１つ以上の配線パターンを有し、上記第１配線パ
ターンと第２配線パターンとの間に設けられた第３配線
パターンとを含んでおり、上記第１および第２の配線パ
ターンが、上記金属線によって電気的に接続されている
ことを特徴とする請求項１０記載の半導体装置。 - 【請求項１３】上記複数の半導体チップおよび半導体チ
ップ搭載用基板を封止する封止材と、 上記半導体チップ搭載用基板上に形成された上記配線パ
ターンの少なくとも一部を覆う、上記封止材とは異なる
材料からなるコーティング被膜とを含むことを特徴とす
る請求項１記載の半導体装置。 - 【請求項１４】上記複数の半導体チップおよび半導体チ
ップ搭載用基板を封止する封止材と、 上記半導体チップ搭載用基板と上記封止材とが直接接す
る面積を減少させるように、上記半導体チップ搭載用基
板の少なくとも一部を覆う、上記封止材とは異なる材料
からなるコーティング被膜とを含むことを特徴とする請
求項１記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10307398A JP3545200B2 (ja) | 1997-04-17 | 1998-04-14 | 半導体装置 |
| TW087105733A TW371358B (en) | 1997-04-17 | 1998-04-15 | Semiconductor device |
| KR1019980013538A KR100277308B1 (ko) | 1997-04-17 | 1998-04-16 | 반도체장치 |
| US09/061,035 US6104084A (en) | 1997-04-17 | 1998-04-16 | Semiconductor device including a wire pattern for relaying connection between a semiconductor chip and leads |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10060697 | 1997-04-17 | ||
| JP9-100606 | 1997-04-17 | ||
| JP10307398A JP3545200B2 (ja) | 1997-04-17 | 1998-04-14 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH113970A true JPH113970A (ja) | 1999-01-06 |
| JP3545200B2 JP3545200B2 (ja) | 2004-07-21 |
Family
ID=26441602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10307398A Expired - Fee Related JP3545200B2 (ja) | 1997-04-17 | 1998-04-14 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6104084A (ja) |
| JP (1) | JP3545200B2 (ja) |
| KR (1) | KR100277308B1 (ja) |
| TW (1) | TW371358B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4777683A (en) * | 1987-12-07 | 1988-10-18 | Pellerin Milnor Corporation | Treatment of cloth or other liquid absorbent goods |
| JP2002324393A (ja) * | 2001-04-25 | 2002-11-08 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US6836010B2 (en) | 2002-07-24 | 2004-12-28 | Oki Electric Industry Co., Ltd. | Semiconductor device include relay chip connecting semiconductor chip pads to external pads |
| US7012325B2 (en) | 2001-03-05 | 2006-03-14 | Samsung Electronics Co., Ltd. | Ultra-thin semiconductor package device and method for manufacturing the same |
| JP2007220708A (ja) * | 2006-02-14 | 2007-08-30 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2009252815A (ja) * | 2008-04-02 | 2009-10-29 | Toppan Printing Co Ltd | 複合リードフレーム構造体及び半導体装置 |
| WO2010010769A1 (ja) * | 2008-07-25 | 2010-01-28 | サンケン電気株式会社 | 半導体装置 |
| JP2010034350A (ja) * | 2008-07-30 | 2010-02-12 | Sanyo Electric Co Ltd | 半導体装置 |
| WO2019076993A1 (en) | 2017-10-17 | 2019-04-25 | Next Generation Rail Technologies S.L. | SYSTEM FOR DETECTING EVENTS OR SITUATIONS HAVING ASSOCIATED MODELS OF ACOUSTIC VIBRATIONS IN A RAIL RAIL AND VIBRATION DETECTION UNIT FOR SAID SYSTEM |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3077668B2 (ja) * | 1998-05-01 | 2000-08-14 | 日本電気株式会社 | 半導体装置、半導体装置用リードフレームおよびその製造方法 |
| WO2000022676A1 (fr) | 1998-10-14 | 2000-04-20 | Hitachi, Ltd. | Dispositif a semi-conducteur et procede de fabrication dudit dispositif |
| US6232667B1 (en) | 1999-06-29 | 2001-05-15 | International Business Machines Corporation | Technique for underfilling stacked chips on a cavity MLC module |
| US6246107B1 (en) * | 1999-07-07 | 2001-06-12 | Philips Semiconductors, Inc. | Semiconductor device arrangement having configuration via adjacent bond pad coding |
| US6453547B1 (en) * | 1999-11-10 | 2002-09-24 | Micron Technology, Inc. | Coupling spaced bond pads to a contact |
| JP2001127246A (ja) * | 1999-10-29 | 2001-05-11 | Fujitsu Ltd | 半導体装置 |
| US6376914B2 (en) * | 1999-12-09 | 2002-04-23 | Atmel Corporation | Dual-die integrated circuit package |
| JP2001257307A (ja) * | 2000-03-09 | 2001-09-21 | Sharp Corp | 半導体装置 |
| US6603072B1 (en) * | 2001-04-06 | 2003-08-05 | Amkor Technology, Inc. | Making leadframe semiconductor packages with stacked dies and interconnecting interposer |
| DE10231385B4 (de) * | 2001-07-10 | 2007-02-22 | Samsung Electronics Co., Ltd., Suwon | Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung |
| US6686651B1 (en) | 2001-11-27 | 2004-02-03 | Amkor Technology, Inc. | Multi-layer leadframe structure |
| JP3865055B2 (ja) * | 2001-12-28 | 2007-01-10 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP4157715B2 (ja) * | 2002-03-20 | 2008-10-01 | 富士通株式会社 | 半導体装置の製造方法 |
| JP3576146B2 (ja) * | 2002-04-05 | 2004-10-13 | 沖電気工業株式会社 | 半導体装置 |
| US6876088B2 (en) | 2003-01-16 | 2005-04-05 | International Business Machines Corporation | Flex-based IC package construction employing a balanced lamination |
| US6867121B2 (en) * | 2003-01-16 | 2005-03-15 | International Business Machines Corporation | Method of apparatus for interconnecting a relatively fine pitch circuit layer and adjacent power plane(s) in a laminated construction |
| US7253510B2 (en) * | 2003-01-16 | 2007-08-07 | International Business Machines Corporation | Ball grid array package construction with raised solder ball pads |
| US6879028B2 (en) * | 2003-02-21 | 2005-04-12 | Freescale Semiconductor, Inc. | Multi-die semiconductor package |
| JP4103796B2 (ja) * | 2003-12-25 | 2008-06-18 | 沖電気工業株式会社 | 半導体チップパッケージ及びマルチチップパッケージ |
| US20060006510A1 (en) * | 2004-07-06 | 2006-01-12 | Koduri Sreenivasan K | Plastic encapsulated semiconductor device with reliable down bonds |
| US8324725B2 (en) * | 2004-09-27 | 2012-12-04 | Formfactor, Inc. | Stacked die module |
| US7298038B2 (en) * | 2006-02-25 | 2007-11-20 | Stats Chippac Ltd. | Integrated circuit package system including die stacking |
| US7301225B2 (en) * | 2006-02-28 | 2007-11-27 | Freescale Semiconductor, Inc. | Multi-row lead frame |
| JP4544181B2 (ja) | 2006-03-03 | 2010-09-15 | セイコーエプソン株式会社 | 電子基板、半導体装置および電子機器 |
| JP4628996B2 (ja) * | 2006-06-01 | 2011-02-09 | 新光電気工業株式会社 | リードフレームとその製造方法及び半導体装置 |
| JP5207336B2 (ja) * | 2006-06-05 | 2013-06-12 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7439620B2 (en) * | 2006-08-04 | 2008-10-21 | Stats Chippac Ltd. | Integrated circuit package-in-package system |
| US7687892B2 (en) * | 2006-08-08 | 2010-03-30 | Stats Chippac, Ltd. | Quad flat package |
| TW200814275A (en) * | 2006-09-06 | 2008-03-16 | Advanced Semiconductor Eng | Chip carrier with a signal collection tape and manufacturing method thereof |
| US7911053B2 (en) * | 2007-04-19 | 2011-03-22 | Marvell World Trade Ltd. | Semiconductor packaging with internal wiring bus |
| US8946878B2 (en) * | 2007-12-06 | 2015-02-03 | Stats Chippac Ltd. | Integrated circuit package-in-package system housing a plurality of stacked and offset integrated circuits and method of manufacture therefor |
| TWI384610B (zh) * | 2008-05-30 | 2013-02-01 | 聯發科技股份有限公司 | 半導體裝置組合及用於在半導體裝置組合中建立電連接之方法 |
| US8049321B2 (en) | 2008-05-30 | 2011-11-01 | Mediatek Inc. | Semiconductor device assembly and method thereof |
| US20100007007A1 (en) * | 2008-07-08 | 2010-01-14 | Samsung Electronics Co., Ltd | Semiconductor package |
| US8853840B2 (en) * | 2013-02-21 | 2014-10-07 | Freescale Semiconductor, Inc. | Semiconductor package with inner and outer leads |
| US11145574B2 (en) * | 2018-10-30 | 2021-10-12 | Microchip Technology Incorporated | Semiconductor device packages with electrical routing improvements and related methods |
| CN114083211B (zh) * | 2021-11-30 | 2024-04-02 | 深圳市杰普特光电股份有限公司 | 一种半导体焊接装置 |
| US20240429137A1 (en) * | 2023-06-20 | 2024-12-26 | Nxp B.V. | Dual leadframe semiconductor device and method therefor |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62147360U (ja) * | 1986-03-11 | 1987-09-17 | ||
| JPH04155954A (ja) * | 1990-10-19 | 1992-05-28 | Nec Kyushu Ltd | 半導体装置 |
| JP2809945B2 (ja) * | 1992-11-05 | 1998-10-15 | 株式会社東芝 | 半導体装置 |
| JPH0730051A (ja) * | 1993-07-09 | 1995-01-31 | Fujitsu Ltd | 半導体装置 |
| JP2972096B2 (ja) * | 1994-11-25 | 1999-11-08 | シャープ株式会社 | 樹脂封止型半導体装置 |
| US5719436A (en) * | 1995-03-13 | 1998-02-17 | Intel Corporation | Package housing multiple semiconductor dies |
| JP3007023B2 (ja) * | 1995-05-30 | 2000-02-07 | シャープ株式会社 | 半導体集積回路およびその製造方法 |
| JPH0964234A (ja) * | 1995-08-25 | 1997-03-07 | Hitachi Ltd | 半導体装置 |
| KR100203934B1 (ko) * | 1996-02-17 | 1999-06-15 | 윤종용 | 패턴닝된 리드프레임을 이용한 멀티 칩 패키지 |
| KR100204753B1 (ko) * | 1996-03-08 | 1999-06-15 | 윤종용 | 엘오씨 유형의 적층 칩 패키지 |
-
1998
- 1998-04-14 JP JP10307398A patent/JP3545200B2/ja not_active Expired - Fee Related
- 1998-04-15 TW TW087105733A patent/TW371358B/zh not_active IP Right Cessation
- 1998-04-16 US US09/061,035 patent/US6104084A/en not_active Expired - Lifetime
- 1998-04-16 KR KR1019980013538A patent/KR100277308B1/ko not_active Expired - Fee Related
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4777683A (en) * | 1987-12-07 | 1988-10-18 | Pellerin Milnor Corporation | Treatment of cloth or other liquid absorbent goods |
| US7012325B2 (en) | 2001-03-05 | 2006-03-14 | Samsung Electronics Co., Ltd. | Ultra-thin semiconductor package device and method for manufacturing the same |
| US7253026B2 (en) | 2001-03-05 | 2007-08-07 | Samsung Electronics Co., Ltd. | Ultra-thin semiconductor package device and method for manufacturing the same |
| JP2002324393A (ja) * | 2001-04-25 | 2002-11-08 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US6836010B2 (en) | 2002-07-24 | 2004-12-28 | Oki Electric Industry Co., Ltd. | Semiconductor device include relay chip connecting semiconductor chip pads to external pads |
| JP2007220708A (ja) * | 2006-02-14 | 2007-08-30 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2009252815A (ja) * | 2008-04-02 | 2009-10-29 | Toppan Printing Co Ltd | 複合リードフレーム構造体及び半導体装置 |
| WO2010010769A1 (ja) * | 2008-07-25 | 2010-01-28 | サンケン電気株式会社 | 半導体装置 |
| JP2010034122A (ja) * | 2008-07-25 | 2010-02-12 | Sanken Electric Co Ltd | 半導体装置 |
| KR101123827B1 (ko) | 2008-07-25 | 2012-03-16 | 산켄덴키 가부시키가이샤 | 반도체 장치 |
| US8154118B2 (en) | 2008-07-25 | 2012-04-10 | Sanken Electric Co., Ltd. | Semiconductor device |
| JP2010034350A (ja) * | 2008-07-30 | 2010-02-12 | Sanyo Electric Co Ltd | 半導体装置 |
| WO2019076993A1 (en) | 2017-10-17 | 2019-04-25 | Next Generation Rail Technologies S.L. | SYSTEM FOR DETECTING EVENTS OR SITUATIONS HAVING ASSOCIATED MODELS OF ACOUSTIC VIBRATIONS IN A RAIL RAIL AND VIBRATION DETECTION UNIT FOR SAID SYSTEM |
Also Published As
| Publication number | Publication date |
|---|---|
| US6104084A (en) | 2000-08-15 |
| TW371358B (en) | 1999-10-01 |
| KR19980081439A (ko) | 1998-11-25 |
| KR100277308B1 (ko) | 2001-02-01 |
| JP3545200B2 (ja) | 2004-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3545200B2 (ja) | 半導体装置 | |
| US6803254B2 (en) | Wire bonding method for a semiconductor package | |
| JP4751351B2 (ja) | 半導体装置とそれを用いた半導体モジュール | |
| US6410987B1 (en) | Semiconductor device and a method of manufacturing the same and an electronic device | |
| JP3189703B2 (ja) | 半導体装置及びその製造方法 | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| CN103094238B (zh) | 引线框架和半导体器件 | |
| JP2002343899A (ja) | 半導体パッケージ用基板、半導体パッケージ | |
| JPH02285646A (ja) | 半導体装置 | |
| JP3415509B2 (ja) | 半導体装置 | |
| JP2005294443A (ja) | 半導体装置及びその製造方法 | |
| JPH07153904A (ja) | 積層形半導体装置の製造方法及びそれによる半導体パッケージ | |
| JP2803656B2 (ja) | 半導体装置 | |
| JP3728317B2 (ja) | 半導体装置とその製造方法 | |
| JP2009141229A (ja) | 半導体装置およびその製造方法 | |
| JP3230384B2 (ja) | 半導体装置 | |
| JPH07283274A (ja) | 半導体装置及び接合シート | |
| JP3468447B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH04349655A (ja) | 樹脂封止型マルチチップパッケージ | |
| JPH06260530A (ja) | 半導体集積回路装置 | |
| JPH0936295A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JP2007141969A (ja) | テープ配線基板およびその製造方法ならびに半導体装置 | |
| CN102468187A (zh) | 芯片封装结构及芯片封装方法 | |
| JPH0547999A (ja) | 半導体装置およびその製造方法 | |
| JPH03256352A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031209 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040209 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040406 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040407 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |