JPH1140742A - 電子回路パッケージ - Google Patents
電子回路パッケージInfo
- Publication number
- JPH1140742A JPH1140742A JP9203894A JP20389497A JPH1140742A JP H1140742 A JPH1140742 A JP H1140742A JP 9203894 A JP9203894 A JP 9203894A JP 20389497 A JP20389497 A JP 20389497A JP H1140742 A JPH1140742 A JP H1140742A
- Authority
- JP
- Japan
- Prior art keywords
- module
- electronic circuit
- circuit package
- motherboard
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 電子回路パッケージのモジュールの放熱フィ
ンを不要にする。 【解決手段】 モジュ−ル１０のモジュールケース１４
の下面を、マザーボード２０に形成したメタル部２１に
接触させ、該メタル部２１の熱をスルーホール２３によ
りマザーボード２０内のグランド又は電源層２２に伝達
させて、放熱する。
ンを不要にする。 【解決手段】 モジュ−ル１０のモジュールケース１４
の下面を、マザーボード２０に形成したメタル部２１に
接触させ、該メタル部２１の熱をスルーホール２３によ
りマザーボード２０内のグランド又は電源層２２に伝達
させて、放熱する。
Description
【０００１】
【発明の属する技術分野】本発明は、１又は２以上のＶ
ＬＳＩ等の半導体集積回路素子を搭載したモジュールを
１又は２以上搭載してなる電子回路パッケージに係り、
特に放熱フィンを不要として小型化を図った電子回路パ
ッケージに関するものである。
ＬＳＩ等の半導体集積回路素子を搭載したモジュールを
１又は２以上搭載してなる電子回路パッケージに係り、
特に放熱フィンを不要として小型化を図った電子回路パ
ッケージに関するものである。
【０００２】
【従来の技術】現在の電子回路パッケージは、ＶＬＳＩ
等の半導体集積回路素子（以下、「チップ」と呼ぶ）の
高速化、高集積化、およびＭＣＭ（マルチチップモジュ
ール）技術により、高密度実装が可能となっている。
等の半導体集積回路素子（以下、「チップ」と呼ぶ）の
高速化、高集積化、およびＭＣＭ（マルチチップモジュ
ール）技術により、高密度実装が可能となっている。
【０００３】図９にその電子回路パッケージの概略構成
を示す。５０はマルチチップモジュール、６０はこのモ
ジュール５０が搭載されるマザーボードである。モジュ
ール５０の頂面には、図９乃至図１１に示すように、放
熱フィン５１が一体化されている。
を示す。５０はマルチチップモジュール、６０はこのモ
ジュール５０が搭載されるマザーボードである。モジュ
ール５０の頂面には、図９乃至図１１に示すように、放
熱フィン５１が一体化されている。
【０００４】このモジュール５０は、複数のチップ５２
を搭載してボンディングワイヤ５３で接続した配線板５
４を、底を上に向けたモジュールケース５５の当該底部
分に搭載し、そのモジュールケース５５をキャップ５６
で封止したものである。５７はそのモジュールケース５
５の側面から導出させたリードピンであり、このリード
ピン５７がマザーボード６０上の配線に電気的に接続さ
れる。
を搭載してボンディングワイヤ５３で接続した配線板５
４を、底を上に向けたモジュールケース５５の当該底部
分に搭載し、そのモジュールケース５５をキャップ５６
で封止したものである。５７はそのモジュールケース５
５の側面から導出させたリードピンであり、このリード
ピン５７がマザーボード６０上の配線に電気的に接続さ
れる。
【０００５】上記したように高密度実装が可能になる
と、熱設計においても同様に発熱密度が高密度となるの
で、放熱フィン５１としては大型のものが必要となる。
図示のモジュール５０の放熱構造は、チップ５２を配線
板５４上にフェイスアップに搭載し、そのチップ５２の
裏面から配線板５４やモジュールケース５５を通じて放
熱フィン５１に熱を伝導させる構成である。モジュール
ケース５５は例えばセラミックス等を材質とするので比
較的熱伝導率が良く、マザーボード６０上に風を１〜２
ｍ／ｓで送風することによりモジュール５０を冷却する
ことができる。
と、熱設計においても同様に発熱密度が高密度となるの
で、放熱フィン５１としては大型のものが必要となる。
図示のモジュール５０の放熱構造は、チップ５２を配線
板５４上にフェイスアップに搭載し、そのチップ５２の
裏面から配線板５４やモジュールケース５５を通じて放
熱フィン５１に熱を伝導させる構成である。モジュール
ケース５５は例えばセラミックス等を材質とするので比
較的熱伝導率が良く、マザーボード６０上に風を１〜２
ｍ／ｓで送風することによりモジュール５０を冷却する
ことができる。
【０００６】
【発明が解決しようとする課題】ところが、マザーボー
ド６０はその複数をブックシェルフ形（本箱のような形
式）に実装するため、部品高Ｈつまり放熱フィン５１の
高さの制限を受けていた。また、放熱フィン５１は風に
対する対流等の各種工夫が施されるものの、その放熱能
力により搭載可能なチップ５２の個数が制限されてい
た。さらに、必要に応じてモジュール５０よりも大型の
放熱フィン５１を実装しなければならない場合があり、
小型で経済的な電子回路パッケージが要望されていた。
ド６０はその複数をブックシェルフ形（本箱のような形
式）に実装するため、部品高Ｈつまり放熱フィン５１の
高さの制限を受けていた。また、放熱フィン５１は風に
対する対流等の各種工夫が施されるものの、その放熱能
力により搭載可能なチップ５２の個数が制限されてい
た。さらに、必要に応じてモジュール５０よりも大型の
放熱フィン５１を実装しなければならない場合があり、
小型で経済的な電子回路パッケージが要望されていた。
【０００７】本発明は以上のような点に鑑みてなされた
ものであり、その目的は、放熱フィンを不要にして、上
記した問題を一挙に解決した電子回路パッケージを提供
することである。
ものであり、その目的は、放熱フィンを不要にして、上
記した問題を一挙に解決した電子回路パッケージを提供
することである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に第１の発明は、１又は２以上の半導体集積回路素子を
搭載したモジュールをマザーボード上に１又は２以上搭
載してなる電子回路パッケージにおいて、前記マザーボ
ード上における前記モジュールの搭載位置にメタル部を
形成し、該メタル部と前記マザーボード内層のグランド
又は電源層をスルーホールにて接続して構成した。第２
の発明は、第１の発明において、前記モジュールと前記
メタル部との間に、熱伝達が良好で且つ密着度が良好な
材質を介在させて構成した。第３の発明は、第１又は第
２の発明において、前記モジュールの電気接続用とし
て、サブボードを前記モジュールの前記マザーボードと
反対側に設けて構成した。
に第１の発明は、１又は２以上の半導体集積回路素子を
搭載したモジュールをマザーボード上に１又は２以上搭
載してなる電子回路パッケージにおいて、前記マザーボ
ード上における前記モジュールの搭載位置にメタル部を
形成し、該メタル部と前記マザーボード内層のグランド
又は電源層をスルーホールにて接続して構成した。第２
の発明は、第１の発明において、前記モジュールと前記
メタル部との間に、熱伝達が良好で且つ密着度が良好な
材質を介在させて構成した。第３の発明は、第１又は第
２の発明において、前記モジュールの電気接続用とし
て、サブボードを前記モジュールの前記マザーボードと
反対側に設けて構成した。
【０００９】
［第１の実施の形態］図１は本発明の第１の実施の形態
の電子回路パッケージの斜視図、図２はそこに搭載する
モジュール（キャップを取り外したもの）の斜視図、図
３はそのモジュールの断面図、図４はマザーボードの一
部の斜視図、図５はそのマザーボードの断面図である。
の電子回路パッケージの斜視図、図２はそこに搭載する
モジュール（キャップを取り外したもの）の斜視図、図
３はそのモジュールの断面図、図４はマザーボードの一
部の斜視図、図５はそのマザーボードの断面図である。
【００１０】本実施の形態のモジュール１０は、１又は
２以上のチップ１１をフェイスアップで搭載してボンデ
ンィワイヤ１２で接続した配線板１３を、モジュールケ
ース１４の底部分に搭載し、そのモジュールケース１４
をキャップ１５で封止したものである。１６はそのモジ
ュールケース１４の側面から導出させたリードピンであ
る。
２以上のチップ１１をフェイスアップで搭載してボンデ
ンィワイヤ１２で接続した配線板１３を、モジュールケ
ース１４の底部分に搭載し、そのモジュールケース１４
をキャップ１５で封止したものである。１６はそのモジ
ュールケース１４の側面から導出させたリードピンであ
る。
【００１１】２０は１又は２以上のモジュール１０が搭
載されるマザーボードであり、このモジュール１０が搭
載される部分には、図４に示すようにメタライズ加工に
よるメタル部２１が形成されている。そして、このメタ
ル部２１においては、図５（マザーボード２０を拡大し
て示した。）に示すように、マザーボード２０の内層の
グランド又は電源層（以下、「電源層」と呼ぶ）２２に
接続されるように、サーマルビアとしてのスルーホール
２３が形成されている。マザーボード２０の内層の電源
層２２は、本来大容量の電流を供給するために厚く、且
つ熱容量も大きく、また銅等で構成されているため、熱
伝導率に優れている。
載されるマザーボードであり、このモジュール１０が搭
載される部分には、図４に示すようにメタライズ加工に
よるメタル部２１が形成されている。そして、このメタ
ル部２１においては、図５（マザーボード２０を拡大し
て示した。）に示すように、マザーボード２０の内層の
グランド又は電源層（以下、「電源層」と呼ぶ）２２に
接続されるように、サーマルビアとしてのスルーホール
２３が形成されている。マザーボード２０の内層の電源
層２２は、本来大容量の電流を供給するために厚く、且
つ熱容量も大きく、また銅等で構成されているため、熱
伝導率に優れている。
【００１２】したがって、上記のように構成することに
より、モジュール１０内のチップ１１で発生した熱は、
配線板１３、モジュールケース１４、メタル部２１、ス
ルーホール２３等を経由して電源層２２を伝わって広が
り、マザーボード２０の表面や裏面を流れる冷却用の空
気流により放熱される。
より、モジュール１０内のチップ１１で発生した熱は、
配線板１３、モジュールケース１４、メタル部２１、ス
ルーホール２３等を経由して電源層２２を伝わって広が
り、マザーボード２０の表面や裏面を流れる冷却用の空
気流により放熱される。
【００１３】［第２の実施の形態］図６は第２の実施の
形態の電子回路パッケージの一部を示す図である。一般
にモジュールケース１４はセラミックス等で形成される
ため裏面に凹凸が存在し、またマザーボード２０上のメ
タル部２１にも凹凸が存在するので、両者間の熱伝達が
充分でない場合がある。そこで、この実施の形態では、
モジュールケース１４とメタル部２１の間に、熱伝導が
良好で且つ密着性の良好な材質として導熱性ラバー（ゴ
ム）２４を介在させ、熱伝導を改善している。
形態の電子回路パッケージの一部を示す図である。一般
にモジュールケース１４はセラミックス等で形成される
ため裏面に凹凸が存在し、またマザーボード２０上のメ
タル部２１にも凹凸が存在するので、両者間の熱伝達が
充分でない場合がある。そこで、この実施の形態では、
モジュールケース１４とメタル部２１の間に、熱伝導が
良好で且つ密着性の良好な材質として導熱性ラバー（ゴ
ム）２４を介在させ、熱伝導を改善している。
【００１４】［第３の実施の形態］図７は第３の実施の
形態の電子回路パッケージの斜視図、図８はその断面図
である。この実施の形態では、モジュールケース１４の
リードピン１６を上向きとし、サブボード３０にそのリ
ードピン１６を接続し信号や電源の伝達を行っている。
３１はサブボード３０をマザーボード２０に取り付ける
ためのスペーサ、３２はネジ、３３はサブボード３０上
のチップである。
形態の電子回路パッケージの斜視図、図８はその断面図
である。この実施の形態では、モジュールケース１４の
リードピン１６を上向きとし、サブボード３０にそのリ
ードピン１６を接続し信号や電源の伝達を行っている。
３１はサブボード３０をマザーボード２０に取り付ける
ためのスペーサ、３２はネジ、３３はサブボード３０上
のチップである。
【００１５】この実施の形態では、サブボード２５によ
り信号や電源の接続が行えるので、サーマルビアとして
のスルーホール２３が形成されることによりマザーボー
ド２０の配線密度を高めることができないとき、有効と
なる。
り信号や電源の接続が行えるので、サーマルビアとして
のスルーホール２３が形成されることによりマザーボー
ド２０の配線密度を高めることができないとき、有効と
なる。
【００１６】
【発明の効果】以上から本発明によれば、放熱のための
フィンを使用せず、マザーボード内層のグランド又は電
源層へ熱を伝達すので、全体を小型／薄型にでき、経済
的に有利な電子回路パッケージを実現することができる
という利点がある。
フィンを使用せず、マザーボード内層のグランド又は電
源層へ熱を伝達すので、全体を小型／薄型にでき、経済
的に有利な電子回路パッケージを実現することができる
という利点がある。
【図１】 第１の実施の形態の電子回路パッケージの全
体の斜視図である。
体の斜視図である。
【図２】 同電子回路パッケージのキャップを外したモ
ジュールの斜視図である。
ジュールの斜視図である。
【図３】 同電子回路パッケージのモジュールの断面図
である。
である。
【図４】 同電子回路パッケージのマザーボードの一部
の斜視図である。
の斜視図である。
【図５】 同電子回路パッケージのマザーボードとモジ
ュールの一部の断面図である。
ュールの一部の断面図である。
【図６】 第２の実施の形態の電子回路パッケージのマ
ザーボードとモジュールの一部の断面図である。
ザーボードとモジュールの一部の断面図である。
【図７】 第３の実施の形態の電子回路パッケージの全
体の斜視図である。
体の斜視図である。
【図８】 同電子回路パッケージの断面図である。
【図９】 従来の電子回路パッケージの全体の斜視図で
ある。
ある。
【図１０】 同電子回路パッケージの放熱フィンを付け
たモジュールの斜視図である。
たモジュールの斜視図である。
【図１１】 同電子回路パッケージの放熱フィンを付け
たモジュールの断面図である。
たモジュールの断面図である。
１０：モジュール、１１：チップ（半導体集積回路素
子）、１２：ボンディングワイヤ、１３：配線板、１
４：モジュールケース、１５：キャップ、１６：リード
ピン、２０：マザーボード、２１：メタル部、２２：グ
ランド又は電源層、２３：スルーホール、２４：導熱性
ラバー、３０：サブボード、３１：スペーサ、３２：ネ
ジ、３３：チップ、５０：モジュール、５１：放熱フィ
ン、５２：チップ、５３：ボンディングワイヤ、５４：
配線板、５５：モジュールケース、５６：キャップ、５
７：リードピン、６０：マザーボード。
子）、１２：ボンディングワイヤ、１３：配線板、１
４：モジュールケース、１５：キャップ、１６：リード
ピン、２０：マザーボード、２１：メタル部、２２：グ
ランド又は電源層、２３：スルーホール、２４：導熱性
ラバー、３０：サブボード、３１：スペーサ、３２：ネ
ジ、３３：チップ、５０：モジュール、５１：放熱フィ
ン、５２：チップ、５３：ボンディングワイヤ、５４：
配線板、５５：モジュールケース、５６：キャップ、５
７：リードピン、６０：マザーボード。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 海津 勝美 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 原田 昭男 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 藤原 雄彦 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (72)発明者 中村 人也 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内
Claims (3)
- 【請求項１】１又は２以上の半導体集積回路素子を搭載
したモジュールをマザーボード上に１又は２以上搭載し
てなる電子回路パッケージにおいて、 前記マザーボード上における前記モジュールの搭載位置
にメタル部を形成し、該メタル部と前記マザーボード内
層のグランド又は電源層をスルーホールにて接続したこ
とを特徴とする電子回路パッケージ。 - 【請求項２】前記モジュールと前記メタル部との間に、
熱伝達が良好で且つ密着度が良好な材質を介在させたこ
とを特徴とする請求項１に記載の電子回路パッケージ。 - 【請求項３】前記モジュールの電気接続用として、サブ
ボードを前記モジュールの前記マザーボードと反対側に
設けたことを特徴とする請求項１又は２に記載の電子回
路パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20389497A JP3460930B2 (ja) | 1997-07-15 | 1997-07-15 | 電子回路パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20389497A JP3460930B2 (ja) | 1997-07-15 | 1997-07-15 | 電子回路パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1140742A true JPH1140742A (ja) | 1999-02-12 |
| JP3460930B2 JP3460930B2 (ja) | 2003-10-27 |
Family
ID=16481486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20389497A Expired - Fee Related JP3460930B2 (ja) | 1997-07-15 | 1997-07-15 | 電子回路パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3460930B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6696643B2 (en) | 2000-08-01 | 2004-02-24 | Mitsubishi Denki Kabushiki Kaisha | Electronic apparatus |
| KR100478571B1 (ko) * | 1999-10-18 | 2005-03-28 | 니혼 앗사쿠단시세이조 가부시키가이샤 | 커넥터 |
-
1997
- 1997-07-15 JP JP20389497A patent/JP3460930B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100478571B1 (ko) * | 1999-10-18 | 2005-03-28 | 니혼 앗사쿠단시세이조 가부시키가이샤 | 커넥터 |
| US6696643B2 (en) | 2000-08-01 | 2004-02-24 | Mitsubishi Denki Kabushiki Kaisha | Electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3460930B2 (ja) | 2003-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6114761A (en) | Thermally-enhanced flip chip IC package with extruded heatspreader | |
| EP0871352B1 (en) | Integrated circuit device cooling structure | |
| US5471366A (en) | Multi-chip module having an improved heat dissipation efficiency | |
| US7772692B2 (en) | Semiconductor device with cooling member | |
| JPH07106477A (ja) | 熱伝導板付きヒートシンクアセンブリ | |
| JP2002270743A (ja) | 半導体素子の実装構造 | |
| JPH0917919A (ja) | 半導体装置 | |
| JPH06291225A (ja) | 半導体装置 | |
| JP2005064384A (ja) | インターフェイスモジュール付ｌｓｉパッケージ及びそれに用いるヒートシンク | |
| TW200408087A (en) | Thermal enhance semiconductor package | |
| JPH09213847A (ja) | 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置 | |
| JP2803603B2 (ja) | マルチチップパッケージ構造 | |
| JP2812014B2 (ja) | 半導体装置 | |
| JPS6188547A (ja) | 半導体装置 | |
| JPH07106721A (ja) | プリント回路板及びその放熱方法 | |
| JP3460930B2 (ja) | 電子回路パッケージ | |
| US6963129B1 (en) | Multi-chip package having a contiguous heat spreader assembly | |
| JP2612455B2 (ja) | 半導体素子搭載用基板 | |
| JP2006135202A (ja) | 電子機器の放熱構造 | |
| JP2564645Y2 (ja) | 発熱部品を有する混成集積回路装置 | |
| JP7236930B2 (ja) | 放熱装置 | |
| JP2000174186A (ja) | 半導体装置およびその実装方法 | |
| KR20010009153A (ko) | 박형 시스템 대응 고방열 히트스프레다 부착 패키지구조 및 그의 제조 방법 | |
| JP2001244667A (ja) | 電子回路装置 | |
| JPH0878616A (ja) | マルチチップ・モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030729 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090815 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100815 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 10 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |