JPH1141925A - スイッチング電源 - Google Patents

Abstract

(57)【要約】 【課題】本発明はスイッチング電源に関し、ダイナミッ
クな出力制御を行なうことができるスイッチング電源を
提供することを目的としている。 【解決手段】 負荷に電流又は電圧を供給するスイッチ
ング回路と、該スイッチング回路の出力電流又は出力電
圧を検出してディジタルデータに変換する出力検出部
と、該出力検出部の出力と基準値とを比較して比較結果
を出力する判定回路と、該判定回路の出力を受けて出力
電流又は出力電圧が一定になるように前記スイッチング
回路へ入力されるＰＷＭ信号のデューティを制御するデ
ューティ制御回路とを具備して構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はスイッチング電源に
関する。本発明は、特に交換機のように、装置内部にデ
ィジタルの高速クロックを内蔵するもの、更に加入者回
路のようにＡ／Ｄコンバータが容易に利用でき、かつ何
らかの目的によって定電流値や定電圧値を自由に周期的
に設定することが要求される機器に対して利用すること
ができる。

【０００２】

【従来の技術】図１０は従来のスイッチング電源回路の
構成例を示す図である。図において、１は電源のＡ端子
とＢ端子間に接続された負荷である。ここでは、負荷と
して電話機が使用された例を示している。つまり、図に
示す電源回路は、電話機への給電回路として機能してい
る。

【０００３】２は直流電圧ＶBBをスイッチング素子でス
イッチングするスイッチング回路である。スイッチング
回路２において、ＴＲはスイッチング素子としてのトラ
ンジスタで、そのコレクタ負荷には高周波トランスＴの
１次巻線Ｌ１が接続されている。即ち、直流電圧ＶBB
は、１次巻線Ｌ１とトランジスタＴＲの直列回路に印加
されている。

【０００４】Ｌ２は高周波トランスＴの２次巻線、Ｄ２
は該２次巻線Ｌ２と直列に接続された整流用ダイオー
ド、Ｌ３はダイオードＤ２と直列に接続されるチョーク
コイルである。Ｄ１は２次巻線Ｌ２とダイオードＤ２の
直列回路に並列に接続されたダイオードである。該ダイ
オードＤ１はスイッチングによりダイオードＤ２がオフ
になった時にチョークコイルＬ３に蓄積されたエネルギ
ーから負荷に電流を流す時のループを形成するためのも
のである。

【０００５】Ｃ１はチョークコイルＬ３の一端とコモン
ライン間に接続されたコンデンサであり、該コンデンサ
Ｃ１とチョークコイルＬ３とで平滑回路を構成してい
る。即ち、トランジスタＴＲによりスイッチングされて
高周波トランスＴの２次側に発生した高周波交流を整流
した後、平滑するための回路である。

【０００６】Ｒ３は負荷１に流れる電流を検出するため
の電流検出抵抗である。３は電流検出抵抗Ｒ３の両端に
発生した電圧を受けて出力電流に応じた信号Ｖｄｃを発
生する出力電流検出回路である。４は該出力電流検出回
路３の出力電圧Ｖｄｃと基準電圧Ｖｓｔとを比較して差
分に応じた信号を発生する誤差アンプである。該誤差ア
ンプ４は、Ｖｄｃを受ける入力抵抗Ｒ１と、オペアンプ
Ｕ１と、該オペアンプＵ１の入出力間に接続された帰還
抵抗Ｒ２と、該帰還抵抗Ｒ２と並列に接続されたコンデ
ンサＣ２とで構成されている。オペアンプＵ１の一方の
入力には出力電圧Ｖｄｃが入力され、他の入力には、基
準電圧Ｖｓｔが入力されている。

【０００７】５は前記誤差アンプ４の出力と鋸波とを比
較してＰＷＭパルス信号を作成するデューティ制御回路
である。該デューティ制御回路５は、スイッチングトラ
ンジスタＴＲのオン時間を可変するように制御する。６
は該デューティ制御回路５の出力を受けるドライバ回路
としてのバッファで、該バッファ６の出力で前記スイッ
チングトランジスタＴＲが駆動される。このように構成
された回路の動作を説明すれば、以下の通りである。

【０００８】通常動作時には、デューティ制御回路５
は、一定のデューティ比率のＰＷＭ信号を出力してスイ
ッチングトランジスタＴＲをスイッチングしている。直
流電圧ＶBBは、一定のデューティ比率でオン／オフさ
れ、高周波トランスＴの２次側には高周波交流が発生す
る。発生した高周波交流は、整流用ダイオードＤ２で整
流される。

【０００９】スイッチングトランジスタＴＲがオンの間
は、高周波トランスＴの２次側回路には２次コイルＬ２
→ダイオードＤ２→チョークコイルＬ３→抵抗Ｒ３→負
荷１→２次コイルＬ２のループで電流が流れる。この
時、コンデンサＣ１には電荷がチャージされる。この
時、チョークコイルＬ３とコンデンサＣ１とで平滑回路
を構成し、直流の脈流を平坦な直流電圧に変換する。一
方、スイッチングトランジスタＴＲがオフになると、チ
ョークコイルＬ３に蓄積されていたエネルギーは、ダイ
オードＤ１→チョークコイルＬ３→抵抗Ｒ３→負荷１→
ダイオードＤ１のループで電流を流す。このようにし
て、負荷１には連続的に負荷電流（出力電流）Ｉｄｃが
流れる。

【００１０】ここで、負荷電流が何らかの原因で減少す
ると、誤差アンプ４はデューティ制御回路５にトランジ
スタＴＲのオン時間を増やすような制御信号を与える。
逆に、負荷電流が何らかの原因で増加すると、誤差アン
プ４はデューティ制御回路５にトランジスタＴＲのオン
時間を減らすような制御信号を与える。このようなＰＷ
Ｍ制御により、負荷電流Ｉｄｃが一定になるように制御
されることになる。即ち、出力が低下すると誤差アンプ
４の出力レベルが低下し、デューティ制御回路５はオン
時間が長くなるようなデューティのＰＷＭパルスを出力
し、出力が上昇すると誤差アンプ４の出力レベルが上昇
し、デューティ制御回路５はオン時間が短かくなような
デューティのＰＷＭパルスを出力し、出力を一定に保
つ。

【００１１】図１１は従来回路の動作を示すフローチャ
ートである。先ず出力電流検出回路３により出力電流Ｉ
ｄｃを検出し、Ｉｄｃに比例する電圧Ｖｄｃを出力する
（Ｓ１）。なお、この時、誤差アンプ４には基準電圧発
生部から目標となる電流に相当する電圧Ｖｓｔが与えら
れる（Ｓ２）。誤差アンプ４は、検出電圧Ｖｄｃと基準
電圧Ｖｓｔとの差電圧（誤差）を増幅した電圧を、デュ
ーティ制御回路５に送出する（Ｓ３）。この時、誤差ア
ンプ４は、積分器（ローパスフィルタ）を形成し、急峻
なＶｄｃの変化にもゆっくりと出力を変化させる。

【００１２】デューティ制御回路５側では、鋸波又は三
角波を定常的に発生させ、誤差アンプ４の出力とこの鋸
波とを比較し、ＰＷＭクロック（ＰＷＭパルス）を作成
する（Ｓ４）。ここで、鋸波が一定の状態で、誤差アン
プ４の直流レベルが上下することでＰＷＭのデューティ
（一周期内におけるトランジスタＴＲのオン時間の割
合）が変化する。そして、最終的には図１１に示す負帰
還回路は、Ｖｄｃ＝Ｖｓｔに向かう。

【００１３】ドライバ回路（ここではバッファ６）で、
デューティ制御回路５の出力（論理レベル）に従い、ス
イッチング回路（ＤＣ／ＤＣコンバータ）２のスイッチ
ングトランジスタＴＲを駆動する（Ｓ５）。ＤＣ／ＤＣ
コンバータ２は、本体の直流電圧ＶBBよりスイッチング
にて電気エネルギーを取り込み、高周波トランスＴの２
次側に所定の直流電流を供給する（Ｓ６）。以上の動作
をステップＳ１〜Ｓ６まて順に繰り返すことにより、負
荷１に所望の電流又は電圧を供給することができる。

【００１４】前述したようなスイッチング電源は、所定
の主電源（例えばＡＣ１００ＶやＤＣ４８Ｖ）より、必
要な電源（例えば＋５Ｖや＋３．３Ｖ）を固定的に出力
するものが殆どである。このような電源の目的は、安定
した出力を高効率で得ることであり、出力を可変にする
要求は出力の微調整以外になかった。

【００１５】

【発明が解決しようとする課題】例えば加入者回路等で
は、給電と言われ端末側に電力を供給する機能が要求さ
れる。この回路は、一種の電源であるが、出力が２Ｗ程
度と小さいのが特徴であり、かつ定電流の要求や、線路
の抵抗によって定電流から定電圧へ切り換えるという複
雑な制御が要求される。このような要求は、従来のスイ
ッチング電源にはないものであった。今日、省電力化を
目的とし、加入者回路の中にもスイッチング電源の技術
が要求され始めてきた。

【００１６】本発明はこのような課題に鑑みてなされた
ものであって、ダイナミックな出力制御を行なうことが
できるスイッチング電源を提供することを目的としてい
る。

【００１７】

【課題を解決するための手段】

（１）図１は本発明の原理ブロック図である。図１０と
同一のものは、同一の符号を付して示す。図において、
１は負荷、２は該負荷１に電流又は電圧を供給するスイ
ッチング回路（例えばＤＣ／ＤＣコンバータ）、Ｒ３は
スイッチング回路２から負荷１に供給されるパワーを検
出する検出抵抗、３は検出抵抗Ｒ３の出力を受けて前記
スイッチング回路２の出力電流を検出する出力電流検出
回路、１０は該出力電流検出回路３の出力Ｖｄｃを受け
てディジタル信号に変換するＡ／Ｄコンバータである。
スイッチング回路２において、ＴＲは直流電圧ＶBBをス
イッチングする主たるスイッチング素子で、例えばトラ
ンジスタが用いられる。

【００１８】１１は該Ａ／Ｄコンバータ１０の出力Ｄｄ
ｃと基準値Ｄｓｔとを比較して比較結果を出力する判定
回路、１３は前記基準値Ｄｓｔを保持するレジスタ、１
２は該判定回路１１の出力を受けて出力電流又は出力電
圧が一定になるように前記スイッチング回路２へ入力さ
れるＰＷＭ信号のデューティを制御するデューティ制御
回路である。本発明では、全ての構成要素がディジタル
回路で実現されているのが特徴である。６はデューティ
制御回路１２の出力を受けてスイッチング回路２を駆動
するドライバ回路である。

【００１９】この発明の構成によれば、スイッチング電
源の構成要素を全てディジタル構成としているので、そ
の出力をディジタル情報やソフトウェアにより瞬時にか
つ柔軟に制御することが可能となる。

【００２０】（２）この場合において、前記デューティ
制御回路は、高速のクロックを入力し、そのクロックか
ら必要なＰＷＭ信号の周期クロックを発生させ、ＰＷＭ
としてパルス幅を変える時は、前記クロックの１パルス
分の幅を最小可変範囲として増減して制御することを特
徴としている。

【００２１】この発明の構成によれば、高速クロックの
１パルス分を最小単位として出力を可変することが可能
となる。 （３）また、前記判定回路は、出力検出部の出力と基準
値とを比較し、 出力検出部出力＜基準値の場合にはパルス幅を増加
し、 出力検出部出力＝基準値の場合にはそのパルス幅を維
持し、 出力検出部出力＞基準値の場合にはパルス幅を減じる 制御信号をデューティ制御回路に与えることを特徴とし
ている。

【００２２】この発明の構成によれば、電源回路の出力
と基準値とをディジタル的に比較して、比較結果に応じ
て電源回路出力と基準値とが等しくなるような負帰還制
御により出力の安定化を図ることができる。

【００２３】（４）また、前記ＰＷＭ制御において、定
常状態のパルスの増減については特に制限を設けず、ラ
ンダムにパルス幅を増減することを特徴としている。こ
の発明の構成によれば、単純なデューティ制御回路の構
成によってスイッチング電源の出力を一定に保つことが
できる。

【００２４】（５）また、前記ＰＷＭ制御において、定
常状態のパルス幅の増減について制限を持たせ、一定の
増減パターンを持たせ、そのパターンでのデューティ制
御を一定時間行なった後に、前記判定回路の判定結果を
基にスイッチング回路の出力を増減させる新たなパター
ンを選択することを特徴としている。

【００２５】この発明の構成によれば、スイッチング回
路を駆動するＰＷＭパターンを幾つか設けておき、出力
に応じてこれらＰＷＭパターンの何れかを選択すること
により、給電部の低域のノイズを抑制したスイッチング
電源を実現することができる。

【００２６】（６）また、前記ＰＷＭ制御において、出
力の負荷が急変し、スイッチング素子のパルス幅を大幅
に変更することが必要な場合には、デューティパルスの
幅をクロックの数個分にわたり大きく変化させることを
特徴としている。

【００２７】この発明の構成によれば、出力の負荷の急
変に速やかに対処することができる。 （７）更に、前記デューティ制御パターンは、メモリ上
にパターンデータの形で保持され、デューティ制御の時
にパターンデータを読み出し、そのパターンデータによ
ってＰＷＭのパルス幅を制御することを特徴としてい
る。

【００２８】この発明の構成によれば、パルスの増減に
一定の制限を持たせたパターンをメモリに記憶させるこ
とにより、ＰＷＭパターンを容易に作成することができ
る。

【００２９】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態例を詳細に説明する。図１に示す原理ブロック
図を用いて本発明の実施の形態例を説明する。

【００３０】図２は本発明によるＰＷＭ制御の説明図で
ある。（ａ）はクロックＣＬＫ、（ｂ）はＰＷＭパルス
波形、（ｃ）はＰＷＭパルス波形に１クロック追加した
波形である。図１のデューティ制御回路１２には、
（ａ）に示すような高周波クロックＣＬＫが入力され、
このクロックを分周して、（ｂ）に示すような一定周期
のＰＷＭパルスを作成する。（ｂ）において、Ｔｏｎが
スイッチング素子がオンになる時間、Ｔｏｆｆがスイッ
チング素子がオフになる時間である。Ｔｏｎ＋Ｔｏｆｆ
がＰＷＭパルスの１周期である。出力電流が下がると
（ｃ）に示すようにスイッチング素子がオンになる時間
を増やす。但し、アナログ回路ではなく、ディジタル回
路であるので、Ｔｏｎは１クロック分の幅でステップ状
に増減する。

【００３１】以下に、図１に示す回路の動作を図３に示
すフローチャートを参照しつつ説明する。図３は本発明
によるデューティランダム制御の動作を示すフローチャ
ートである。出力電流検出回路３は、出力電流Ｉｄｃが
流れることにより抵抗Ｒ３の両端に発生する電圧を受け
てＩｄｃに比例する電圧信号Ｖｄｃを出力する（Ｓ
１）。Ａ／Ｄコンバータ１０は、Ｖｄｃをディジタルデ
ータに変換し、Ｄｄｃとして出力する（Ｓ２）。一方、
レジスタ１３は、目標となる電流値に相当する基準デー
タＤｓｔを保持し、判定回路１１に出力する（Ｓ３）。

【００３２】判定回路１１は、ＤｄｃとＤｓｔの大小関
係を判定する（Ｓ４）。判定結果には以下の種類が考え
られる。 Ｄｄｃ＜Ｄｓｔ Ｄｄｃ＝Ｄｓｔ Ｄｄｃ＞Ｄｓｔ 判定回路１１は、前記判定結果をデューティ制御回路１
２に与える。該デューティ制御回路１２には高速のクロ
ックＣＬＫが入力されている。デューティ制御回路１２
はクロックＣＬＫを分周して、スイッチング回路２の動
作に適当なＰＷＭクロックの周期を作る。そして、初期
状態として適当なデューティのＰＷＭを送出する（Ｓ
５）。具体的な動作は以下の通りである。

【００３３】Ｄｄｃ＜Ｄｓｔの場合 この場合には、出力電流は目標値よりも小さいので、現
状のＰＷＭクロックの幅を１クロック分増やす。

【００３４】Ｄｄｃ＝Ｄｓｔの場合 出力電流は目標範囲であるので、現状のクロック幅の変
更は行わない。 Ｄｄｃ＞Ｄｓｔの場合 この場合には、出力電流は目標値よりも大きいので、現
状のＰＷＭクロックの幅を１クロック分減らす。

【００３５】ドライバ回路６では、デューティ制御回路
１２の出力（論理レベル）に従い、スイッチング回路２
のスイッチング素子（トランジスタＴＲ）を駆動する
（Ｓ６）。スイッチング回路２は、直流電圧ＶBBよりス
イッチングにて電気エネルギーを取り込み、高周波トラ
ンスＴの２次側に所定の直流電流を供給する（Ｓ７）。
以上、ステップＳ１〜ステップＳ７までの動作を繰り返
すことにより、負荷１に供給する電流を一定に維持する
ことができる。

【００３６】この実施の形態例では、定電流制御の場合
を例にとって説明したが、定電圧の場合も同様である。
即ち、出力電流検出回路３の代わりに出力電圧検出回路
を利用する。その他の動作は全く同じである。

【００３７】この実施の形態例では、出力電流と基準電
流値とを比較して出力電流と基準電流値とが等しくなる
ように負帰還制御をしているので、デューティ制御回路
１２の出力であるＰＷＭパルスのデューティはランダム
に変化する。

【００３８】また、この実施の形態例によれば、デュー
ティ制御回路１２が高速のクロックを入力し、そのクロ
ックから必要なＰＷＭ信号の周期クロックを発生させ、
ＰＷＭとしてパルス幅を変える時は、前記クロックの１
パルス分の幅を最小可変範囲として増減して制御するこ
とにより、高速のクロック１パルス分を最小単位として
出力を可変することが可能となる。

【００３９】また、前記判定回路１１は、Ａ／Ｄコンバ
ータ１０の出力Ｄｄｃと基準値Ｄｓｔとを比較し、 Ｄｄｃ＜Ｄｓｔの場合にはパルス幅を増加し、 Ｄｄｃ＝Ｄｓｔの場合には同じパルス幅を維持し、 Ｄｄｃ＞Ｄｓｔの場合にはパルス幅を減じる 制御信号をデューティ制御回路１２に与えることによ
り、電源回路の出力と基準値とをディジタル的に比較し
て、比較結果に応じて電源回路出力と基準値とが等しく
なるような負帰還制御により出力の安定化を図ることが
できる。

【００４０】更に、ＰＷＭ制御において、定常状態のパ
ルスの増減については特に制限を設けず、ランダムにパ
ルス幅を制御することにより、スイッチング電源の出力
を一定に保つことができる。

【００４１】図４は本発明の第１の制御方法（デューテ
ィランダム変更方式）の説明図であり、前述したデュー
ティランダム制御の場合を示している。（ａ）が平衡時
のＰＷＭパルス波形、（ｂ）がランダム制御時のＰＷＭ
パルス波形である。この例では、出力電流が小さく、ス
イッチング素子がオンになる時間Ｔｏｎを１クロック分
だけ増やした例を示している。本発明では、Ｔｏｎがク
ロック１個分の幅で離散的に変化することが特徴であ
る。

【００４２】本発明では、デューティは以下の式で表さ
れるような離散的な値をとる（図２参照）。 デューティ＝Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ） （１） このことは、従来技術と異なる点である。従来技術では
鋸波又は三角波等のアナログ波形を使用するのでいかな
る値のデューティでも実現することができた。本発明に
係るスイッチング電源の出力電圧は以下の式で示され
る。 出力電圧＝Ｋ×（Ｔｏｎ／（Ｔｏｎ＋Ｔｏｆｆ））×ＶBB ＝Ｋ・デューティ（％）・ＶBB （２） ここで、Ｋはトランスの巻数比等で決まる比例定数であ
る。

【００４３】従って、デューティ（％）が離散的な値を
とることは、出力の値が離散的になるということであ
る。例えば、３２．７ＭＨｚの高速のクロックで２５６
ｋＨｚの周期を作成する場合、１２８段階の離散的な値
しか取れないことになる。例えば、Ａ／Ｄコンバータの
精度を実用的な７ビット（１ｍＡステップで０〜１２７
ｍＡ）制御するとしても、デューティの１２８ステップ
では不足する。

【００４４】このような不具合を解決するために、高速
のクロックの周波数を更に上げることや、２５６ｋＨｚ
を更に下げることは不可能ではないが、多くの技術的要
求から現実的ではない。

【００４５】このような問題点を解決するため、デュー
ティパルスの幅を隣接するパルス間でダイナミックに増
減することで予定の出力を得ることができる。図５は本
発明の第１の実施の形態例の要部を示す図であり、前記
問題点を解決するものである。図において、Ａ／Ｄコン
バータ１０はサンプリング周期８ｋＨｚで動作し、その
ビット数は８ビットである。このビット数に対応して判
定回路１１の基準値も８ビットである。該判定回路１１
も８ｋＨｚで動作する。デューティ制御回路１２は、７
ビットのアップ／ダウンカウンタ１２ａと、７ビットの
デューティカウンタ１２ｂと、周期カウンタ１２ｃから
構成されている。

【００４６】アップ／ダウンカウンタ１２ａは、判定回
路１１の出力であるダウン／アップ（Ｄｏｗｎ／Ｕｐ）
信号と、イネーブル（ＥＮ）信号と、８ｋＨｚのクロッ
クと、初期設定値をロード信号として受け、Ｔｏｎ時間
を設定するものである。デューティカウンタ１２ｂは、
３２．７ＭＨｚのクロックと、アップ／ダウンカウンタ
１２ａの出力と、周期カウンタ１２ｃからの２５６ｋＨ
ｚのロードクロックを受けて、ＰＷＭパルスを出力す
る。周期カウンタ１２ｃは、３２．７ＭＨｚのクロック
を分周して２５６ｋＨｚのクロックを作成し、デューテ
ィカウンタ１２ｂに与える。このように構成された回路
の動作を説明すれば、以下の通りである。

【００４７】判定回路１１は、図６に示す論理に示すよ
うに、イネーブル信号ＥＮと（Ｄｏｗｎ／Ｕｐ）信号を
デューティ制御回路１２のアップ／ダウンカウンタ１２
ａに与える。

【００４８】つまり、出力Ｄｄｃ＞基準値Ｄｓｔの場合
にはイネーブル信号ＥＮをＬレベルでアクティブにし、
Ｄｏｗｎ／Ｕｐ信号をＬレベルで出力してダウンカウン
ト状態にし、出力Ｄｄｃ＝基準値Ｄｓｔの場合には、イ
ネーブル信号ＥＮをＨレベルでＩＮアクティブ、Ｄｏｗ
ｎ／Ｕｐ信号は不定（Ｈ又はＬの何れでもよい）で、出
力Ｄｄｃ＜Ｄｓｔの場合にはイネーブル信号ＥＮをＬレ
ベルでアクティブにし、Ｄｏｗｎ／Ｕｐ信号をＨレベル
で出力してアップカウントにする。

【００４９】アップ／ダウンカウンタ１２ａの出力Ｄａ
ｔａは、判定回路１１の結果により制御される。アップ
／ダウンカウンタ１２ａの出力Ｄａｔａは、デューティ
カウンタ１２ｂの初期値のデータになる。周期カウンタ
１２ｃは、３２．７ＭＨｚを分周して２５６ｋＨｚを作
成し、周期２５６ｋＨｚ毎にロード信号をデューティカ
ウンタ１２ｂに送る。

【００５０】デューティカウンタ１２ｂは、２５６ｋＨ
ｚのタイミング（３．９μ秒毎）で、アップ／ダウンカ
ウンタのＤａｔａを初期値として取り込む。デューティ
カウンタは、初期値よりカウンタの最大値（ＦＦＦＦＦ
ＦＦ）まで３２．７ＭＨｚをクロックとしてカウントア
ップする。カウンタの最大値になると、リップルキャリ
ーを送出し、リップルキャリーはカウンタのイネーブル
に入力することで、最大値以降はクロックが入力しても
カウントアップを停止する。カウンタの再開は、次の２
５６ｋＨｚの周期で初期値が再びロードされて始めて行
なわれる。従って、リップルキャリーの出力は、２５６
ｋＨｚの周期を持ち、初期値からカウンタの最大値まで
の間オンするＰＷＭ信号になる。アップ／ダウンカウン
タ１２ａの出力Ｄａｔａ（初期値）をダイナミックに変
化させることで、ＰＷＭのパルス幅（Ｔｏｎ）がダイナ
ミックに可変される。

【００５１】即ち、図５に示す回路は、判定回路１１の
結果で、アップ／ダウンカウンタ１２ａのカウント値を
変化させ、デューティカウンタ１２ｂに８ｋＨｚ毎に新
しいデューティ情報を設定することで、ＰＷＭパルスを
ダイナミックに変化させ、出力を一定に保つもの（デュ
ーティランダム変更方式）である。

【００５２】スイッチング電源回路では、従来例の誤差
アンプがローパスフィルタを形成するように、検出出力
の急峻な変化には穏やかに追従することが回路の安定化
のために必要である。本発明では、ローパスフィルタの
機能は、Ａ／Ｄコンバータ１０のデータ取り込みが８ｋ
Ｈｚ毎のサンプリングで行われること、またアップ／ダ
ウンカウンタの動作が８ｋＨｚの周期毎で１つに制限さ
れることで実現されている。

【００５３】以上説明した実施の形態例のＰＷＭパルス
の制御は、図４に示した通りであり、ＰＷＭのＴｏｎ時
間は、判定回路１１の結果によりランダムに１クロック
の幅で＋１又は−１される。

【００５４】図７は本発明の第２の実施の形態例の要部
を示す回路図である。図５と同一のものは、同一の符号
を付して示す。この実施の形態例の最大の特徴は、ＰＷ
Ｍパルスのデューティがランダムに変わるものではない
点である。デューティの値が一定のパターンに制限され
るものである（デューティ制限方式）。

【００５５】デューティ制御回路１２において、１２ｄ
はデューティの複数のパターンが格納されているパター
ン発生回路である。該パターン発生回路１２ｄとして
は、例えばＲＯＭが用いられる。１２ｅはパターン発生
回路１２ｄの出力データをアドレスとして受けて対応す
るＴｏｎ時間設定データを出力するＲＯＭ回路である。
該ＲＯＭ回路１２ｅの出力がデータとしてデューティカ
ウンタ１２ｂに与えられ、該デューティカウンタ１２ｂ
は、ＲＯＭ回路１２ｅから与えられる時間幅の間、クロ
ックをカウントする。そして、該デューティカウンタ１
２ｂからＰＷＭパルスが出力される。

【００５６】図８は本発明の第２の制御方法（デューテ
ィ制限方式）における発生パターン例を示す図であり、
これらのパターンは、パターン発生回路１２ｄに格納さ
れている。（ａ）は平衡時のパターン、（ｂ）は一定周
期で１クロック分Ｔｏｎ時間を増やすパターン（パター
ン１）、（ｃ）は（ｂ）よりも短い一定周期で１クロッ
ク分Ｔｏｎ時間を増やすパターン（パターン２）、
（ｄ）は更に短い周期で１クロック分Ｔｏｎ時間を増や
すパターン（パターン３）である。図では、クロックを
増やすパターンしか示してないが、クロックを減らすパ
ターンも同様にパターン発生回路１２ｄに記憶されてい
る。このように構成された回路の動作を説明すれば、以
下の通りである。

【００５７】判定回路１１は、図６に示す論理に示すよ
うに、イネーブル信号ＥＮと（Ｄｏｗｎ／Ｕｐ）信号を
デューティ制御回路１２のパターン発生回路１２ｄにに
与える。つまり、出力Ｄｄｃ＞基準値Ｄｓｔの場合には
イネーブル信号ＥＮをＬレベルでアクティブにし、出力
Ｄｄｃ＝基準値Ｄｓｔの場合には、イネーブル信号ＥＮ
をＨレベルでＩＮアクティブ、Ｄｏｗｎ／Ｕｐ信号は不
定（Ｈ又はＬの何れでもよい）で、出力Ｄｄｃ＜Ｄｓｔ
の場合にはイネーブル信号ＥＮをＬレベルでアクティブ
にし、Ｄｏｗｎ／Ｕｐ信号をＨレベルで出力する。

【００５８】パターン発生回路１２ｄは、入力信号に応
じて最適な発生パターンを選択してＲＯＭ回路１２ｅに
与える。ＲＯＭ回路１２ｅはパターン発生回路１２ｄか
ら与えられたデータをアドレスとして受けて、当該アド
レスに記憶されているデータをデューティカウンタ１２
ｂに与える。

【００５９】そして、ＲＯＭ回路１２ｅの出力であるＤ
ａｔａの幅で３２．７ＭＨｚのクロックをカウントし、
ＰＷＭパルスとして出力する。ＰＷＭパルスは、２５６
ｋＨｚを１周期とし、その間のパルスオン時間Ｔｏｎが
幾つかのパターンで可変される。即ち、図７に示す回路
は、判定回路１１の結果で、パターン発生回路１２ｄの
発生パターンを変化させ、デューティカウンタ１２ｂに
８ｋＨｚ毎に新しいデューティ情報を設定することで、
ＰＷＭパルスを一定の制限の基に変化させ、出力を一定
に保つものである。

【００６０】例えば、出力が基準値よりもわずかに小さ
い場合にはパターン１（図８参照）を出力し、出力が基
準値よりも少し小さくなったらパターン２を選択し、出
力が基準値よりもかなり小さくなったらパターン３を選
択する。逆に、出力が基準値よりも大きくなったら、ク
ロックを減じてＴｏｎが短かくなったパターンを発生す
る。

【００６１】このように、一定の制限の基にＰＷＭパル
スを発生させることの効果について説明する。図５に示
した実施の形態例は、ＰＷＭパルスのデューティをラン
ダムに変化させるものであった。この場合には、Ｔｏｎ
の時間が全く自由にランダムになるものであり、加入者
回路のようにノイズに対しては敏感な回路の場合、給電
部の低域のノイズが問題になる可能性がある。

【００６２】２５６ｋＨｚは基本周波数であり、矩形波
の２５６ｋＨｚからはその整数倍の高調波がノイズとし
て発生する。ところが、デューティが頻繁に変わるた
め、２５６ｋＨｚよりも低いスペクトル成分が生じる。
つまり、ランダム制御の場合、低周波数のスペクトルが
発生する。

【００６３】これに対して、ＰＷＭ幅の変化に一定の制
限を設けた場合（図８参照）、パターン１とパターン３
とでは６４ｋＨｚと１２８ｋＨｚが発生し、パターン２
では１２８ｋＨｚのスペクトル成分が発生するが、これ
らより低いスペクトルは原理的に発生しない。

【００６４】以下に、図７に示す回路の動作を図９に示
すフローチャートを参照しつつ説明する。出力電流検出
回路３は、出力電流Ｉｄｃが流れることにより抵抗Ｒ３
の両端に発生する電圧を受けてＩｄｃに比例する電圧信
号Ｖｄｃを出力する（Ｓ１）。Ａ／Ｄコンバータ１０
は、Ｖｄｃをディジタルデータに変換し、Ｄｄｃとして
出力する（Ｓ２）。一方、レジスタ１３は、目標となる
電流値に相当するデータＤｓｔを保持し、判定回路１１
に出力する（Ｓ３）。

【００６５】判定回路１１は、ＤｄｃとＤｓｔの大小関
係を判定する（Ｓ４）。判定結果には以下の種類が考え
られる。 Ｄｄｃ＜Ｄｓｔ Ｄｄｃ＝Ｄｓｔ Ｄｄｃ＞Ｄｓｔ 判定回路１１は、前記判定結果をデューティ制御回路１
２に与える。該デューティ制御回路１２には高速のクロ
ックＣＬＫが入力されている。デューティ制御回路１２
はクロックＣＬＫをＴｏｎに挿入したり、間引いたりし
て、スイッチング回路２の動作に適当なＰＷＭクロック
の周期を作る。そして、初期状態として適当なデューテ
ィのＰＷＭを送出する（Ｓ５）。具体的な動作は以下の
通りである。

【００６６】Ｄｄｃ＜Ｄｓｔの場合 この場合には、出力電流は目標値よりも小さいので、パ
ターン発生回路１２ｄは現状のＰＷＭパターンより一つ
デューティの大きいパターンに変更する。

【００６７】Ｄｄｃ＝Ｄｓｔの場合 出力電流は目標範囲であるので、現状のＰＷＭパターン
の変更は行わない。 Ｄｄｃ＞Ｄｓｔの場合 この場合には、出力電流は目標値よりも大きいので、パ
ターン発生回路１２ｄは現状のＰＷＭパターンより一つ
データの小さいパターンに変更する。

【００６８】ドライバ回路６では、デューティ制御回路
１２の出力（論理レベル）に従い、スイッチング回路２
のスイッチング素子（トランジスタＴＲ）を駆動する
（Ｓ６）。スイッチング回路２は、直流電圧ＶBBよりス
イッチングにて電気エネルギーを取り込み、高周波トラ
ンスＴの２次側に所定の直流電流を供給する（Ｓ７）。
以上、ステップＳ１〜ステップＳ７までの動作を繰り返
すことにより、負荷１に供給する電流を一定に維持する
ことができる。

【００６９】この実施の形態例では、定電流制御の場合
を例にとって説明したが、定電圧の場合も同様である。
即ち、出力電流検出回路３の代わりに出力電圧検出回路
を利用する。その他の動作は全く同じである。

【００７０】この実施の形態例では、判定回路１１の出
力はパターン発生回路１２ｄに接続され、図８に示すよ
うなパターンのうちのどれを用いるかを決定している。
そして、Ｔｏｎ時間を毎回デューティカウンタ１２ｂに
設定するのは、ＲＯＭ回路１２ｅが行ない、パターン発
生回路１２ｄはＲＯＭ回路１２ｅのアドレス情報を出力
し、データがセットされる。パターン発生回路１２ｄ
は、８ｋＨｚか又はもっと長い周期にて必要なパターン
を変更する。

【００７１】この実施の形態例によれば、パルスの増減
に一定の制限を持たせたパターンをメモリに記憶させる
ことにより、ＰＷＭパターンを容易に作成することがで
きる。

【００７２】また、この実施の形態例によれば、スイッ
チング回路を駆動するＰＷＭパターンを幾つか設けてお
き、出力に応じてこれらＰＷＭパターンの何れかを選択
することにより、給電部の低域のノイズを抑制したスイ
ッチング電源を実現することができる。

【００７３】また、前記したデューティランダム変更方
式の場合、又はデューティ制限方式の場合の何れかの方
式において、出力の負荷が急変し、スイッチング素子の
パルス幅を大幅に変更することが必要な場合には、デュ
ーティパルスの幅をクロックの数個分にわたり大きく変
化させることができる。これによれば、出力の負荷の急
変に速やかに対処することができる。

【００７４】

【発明の効果】以上、詳細に説明したように、本発明に
よれば、 （１）流又は整流された交流電源より、一定の直流出力
を発生させるスイッチング電源であって、出力は定電流
又は定電圧であり、その出力を一定の値にするために、
ＰＷＭ制御を行なう装置において、出力電流又は出力電
圧を検出する手段と、その検出結果をディジタル信号
（Ｄｄｃ）に変換するＡ／Ｄコンバータと、目標とする
出力電流又は出力電圧の値をディジタル信号の形（Ｄｓ
ｔ）で基準データとして保持する記憶回路と、前述のデ
ィジタル信号のＤｄｃとＤｓｔを比較する判定回路と、
判定回路の出力によりスイッチング用のＰＷＭ信号を作
成するデューティ制御回路を持ち、前記判定回路の出力
はドライバ回路によりスイッチング電源部の主たるスイ
ッチング素子を駆動することにより、スイッチング電源
の構成要素を全てディジタル構成としているので、その
出力をディジタル情報やソフトウェアにより瞬時にかつ
柔軟に制御することが可能となる。

【００７５】（２）この場合において、前記デューティ
制御回路は、高速のクロックを入力し、そのクロックか
ら必要なＰＷＭ信号の周期クロックを発生させ、ＰＷＭ
としてパルス幅を変える時は、前記クロックの１パルス
分の幅を最小可変範囲として増減して制御することによ
り、高速クロックの１パルス分を最小単位として出力を
可変することが可能となる。

【００７６】（３）また、前記判定回路は、出力検出部
の出力と基準値とを比較し、 出力検出部出力＜基準値の場合にはパルス幅を増加
し、 出力検出部出力＝基準値の場合にはそのパルス幅を維
持し、 出力検出部出力＞基準値の場合にはパルス幅を減じる 制御信号をデューティ制御回路に与えることにより、電
源回路の出力と基準値とをディジタル的に比較して、比
較結果に応じて電源回路出力と基準値とが等しくなるよ
うな負帰還制御を行なって出力の安定化を図ることがで
きる。

【００７７】（４）また、前記ＰＷＭ制御において、定
常状態のパルスの増減については特に制限を設けず、ラ
ンダムにパルス幅を増減することにより、単純なＰＷＭ
制御回路の構成でスイッチング電源の出力を一定に保つ
ことができる。

【００７８】（５）また、前記ＰＷＭ制御において、定
常状態のパルス幅の増減について制限を持たせ、一定の
増減パターンを持たせ、そのパターンでのデューティ制
御を一定時間行なった後に、前記判定回路の判定結果を
基にスイッチング回路の出力を増減させる新たなパター
ンを選択することにより、スイッチング回路を駆動する
ＰＷＭパターンを幾つか設けておき、出力に応じてこれ
らＰＷＭパターンの何れかを選択し、給電部の低域のノ
イズを抑制したスイッチング電源を実現することができ
る。

【００７９】（６）また、前記ＰＷＭ制御において、出
力の負荷が急変し、スイッチング素子のパルス幅を大幅
に変更することが必要な場合には、デューティパルスの
幅をクロックの数個分にわたり大きく変化させることに
より、出力の負荷の急変に速やかに対処することができ
る。

【００８０】（７）更に、前記デューティ制御パターン
は、メモリ上にパターンデータの形で保持され、デュー
ティ制御の時にパターンデータを読み出し、そのパター
ンデータによってＰＷＭのパルス幅を制御することによ
り、パルスの増減に一定の制限を持たせたパターンをメ
モリに記憶させて、ＰＷＭパターンを容易に作成するこ
とができる。

【００８１】このように、本発明によれば、ダイナミッ
クな出力制御を行なうことができるスイッチング電源を
提供することができる。

【図面の簡単な説明】

【図１】本発明の原理ブロック図である。

【図２】本発明によるＰＷＭ制御の説明図である。

【図３】本発明によるデューティランダム制御の動作を
示すフローチャートである。

【図４】本発明の第１の制御方法の説明図である。

【図５】本発明の第１の実施の形態例の要部を示す回路
図である。

【図６】判定回路の動作論理を示す図である。

【図７】本発明の第２の実施の形態例の要部を示す回路
図である。

【図８】本発明の第２の制御方法における発生パターン
例を示す図である。

【図９】本発明によるデューティパターン制限制御の動
作を示すフローチャートである。

【図１０】従来のスイッチング電源回路の構成例を示す
図である。

【図１１】従来回路の動作を示すフローチャートであ
る。

【符号の説明】

１ 負荷 ２ スイッチング回路 ６ ドライバ回路 ３ 出力電流検出回路 １０ Ａ／Ｄコンバータ １１ 判定回路 １２ デューティ制御回路 １３ レジスタ Ｒ３ 電流検出抵抗 ＴＲ スイッチング素子 Ｄ１，Ｄ２ ダイオード Ｌ３ チョークコイル Ｃ１ コンデンサ

Claims (7)

【特許請求の範囲】
1. 【請求項１】 直流又は整流された交流電源より、一定
   の直流出力を発生させるスイッチング電源であって、出
   力は定電流又は定電圧であり、その出力を一定の値にす
   るために、ＰＷＭ制御を行なう装置において、 出力電流又は出力電圧を検出する手段と、 その検出結果をディジタル信号（Ｄｄｃ）に変換するＡ
   ／Ｄコンバータと、 目標とする出力電流又は出力電圧の値をディジタル信号
   の形（Ｄｓｔ）で基準データとして保持する記憶回路
   と、 前述のディジタル信号のＤｄｃとＤｓｔを比較する判定
   回路と、 判定回路の出力によりスイッチング用のＰＷＭ信号を作
   成するデューティ制御回路を持ち、 前記判定回路の出力はドライバ回路によりスイッチング
   電源部の主たるスイッチング素子を駆動することを特徴
   とするスイッチング電源。
2. 【請求項２】 前記デューティ制御回路は、高速のクロ
   ックを入力し、そのクロックから必要なＰＷＭ信号の周
   期クロックを発生させ、ＰＷＭとしてパルス幅を変える
   時は、前記クロックの１パルス分の幅を最小可変範囲と
   して増減して制御することを特徴とする請求項１記載の
   スイッチング電源。
3. 【請求項３】 前記判定回路は、出力検出部の出力と基
   準値とを比較し、 出力検出部出力＜基準値の場合にはパルス幅を増加
   し、 出力検出部出力＝基準値の場合にはそのパルス幅を維
   持し、 出力検出部出力＞基準値の場合にはパルス幅を減じる 制御信号をデューティ制御回路に与えることを特徴とす
   る請求項２記載のスイッチング電源。
4. 【請求項４】 前記ＰＷＭ制御において、定常状態のパ
   ルスの増減については特に制限を設けず、ランダムにパ
   ルス幅を増減することを特徴とする請求項３記載のスイ
   ッチング電源。
5. 【請求項５】 前記ＰＷＭ制御において、定常状態のパ
   ルス幅の増減について制限を持たせ、一定の増減パター
   ンを持たせ、そのパターンでのデューティ制御を一定時
   間行なった後に、前記判定回路の判定結果を基にスイッ
   チング回路の出力を増減させる新たなパターンを選択す
   ることを特徴とする請求項３記載のスイッチング電源。
6. 【請求項６】 前記ＰＷＭ制御において、出力の負荷が
   急変し、スイッチング素子のパルス幅を大幅に変更する
   ことが必要な場合には、デューティパルスの幅をクロッ
   クの数個分にわたり大きく変化させることを特徴とする
   請求項５記載のスイッチング電源。
7. 【請求項７】 前記デューティ制御パターンは、メモリ
   上にパターンデータの形で保持され、デューティ制御の
   時にパターンデータを読み出し、そのパターンデータに
   よってＰＷＭのパルス幅を制御することを特徴とする請
   求項５記載のスイッチング電源。