JPH1145992A - 微細構造半導体装置およびその製造法 - Google Patents

微細構造半導体装置およびその製造法

Info

Publication number
JPH1145992A
JPH1145992A JP9198784A JP19878497A JPH1145992A JP H1145992 A JPH1145992 A JP H1145992A JP 9198784 A JP9198784 A JP 9198784A JP 19878497 A JP19878497 A JP 19878497A JP H1145992 A JPH1145992 A JP H1145992A
Authority
JP
Japan
Prior art keywords
semiconductor
hydrogen
electron
impurity
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9198784A
Other languages
English (en)
Inventor
Shigeki Takahashi
橋 茂 樹 高
Riichi Kato
藤 理 一 加
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9198784A priority Critical patent/JPH1145992A/ja
Publication of JPH1145992A publication Critical patent/JPH1145992A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 欠陥による電子捕獲などが低減されて、高温
においても安定な動作をする単電子素子やメモリ素子の
提供。 【解決手段】 不純物半導体からなる導電領域に1017
cm-3個以上の水素を含み、その水素により不活性化さ
れた不純物によるポテンシャル分布が多重トンネル接合
を形成する微細構造を持つことを特徴とする微細構造半
導体装置、ならびに不純物半導体からなる導電領域に水
素原子または水素イオンを導入することにより高抵抗領
域を形成させ、その高抵抗領域上にゲート電極を形成さ
せることを特徴とする微細構造半導体装置の製造法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、極微細構造を持
つ、論理素子、記憶素子、測定素子、およびその他に適
用することのできる半導体装置、およびその製造法に関
するものである。
【0002】
【従来の技術】半導体素子の高集積化、高性能化を目的
として、電子1個に対応する電荷変化で動作する単電子
素子の検討が多くなされている。このような単電子素子
は、そのような素子を実装したデバイス類の消費電力の
低減が、期待できるために、今後の実用化が望まれるも
のである。しかし、このような単電子素子を実用化する
ためには、高温、すなわち室温以上の温度、でも安定し
た動作が得られることが重要である。
【0003】単電子素子では、電子間のクーロン斥力を
用いて電子1個単位で制御する、いわゆるクーロンブロ
ッケードと呼ばれる方法が用いられる。この方法を用い
て高温動作可能な単電子素子をつくるためには、非常に
微細なトンネル接合や電子チャネルを形成させることが
重要となっている。この例として、半導体にGaイオン
を注入し、高抵抗化させて、多重トンネル接合を形成さ
せた単電子ダイオード素子の例(S.W.Hwang et al., Sup
erlattices and Microstructures, vol 17, 297(1995))
を簡単に説明する。
【0004】この単電子ダイオード素子は、GaAs/
AlGaAs系変調ドープ構造を用いて、図1に示す通
り、幅1μmの細線チャネル11をソース12、ドレイ
ン13間に形成させ、さらに集束イオンビームを用いて
130keVのGaイオンを線状に照射して形成させ
た、幅約100nmの損傷領域14を有するダイオード
構造をとっている。GaAs/AlGaAs系変調ドー
プ構造の細線チャネル11にGaイオンを注入すると、
その領域には点欠陥が導入されることによりフェルミ準
位が禁制帯の内部にピニングされ、その結果キャリアが
枯渇して高抵抗化する。
【0005】細線チャネル11の損傷領域14における
高抵抗領域の分布は図2に示す通りである。図に示すと
おり、Gaイオン注入により生じた点欠陥による高抵抗
領域21の損傷領域14中における分布はランダムであ
るため、細線チャネルの損傷領域では様々なエネルギー
状態を有する部分が散在するエネルギー状態(ランダム
ポテンシャル)となる。電子は高いエネルギー状態の部
分の間に自然に形成される低いエネルギー状態の部分を
図中に示した矢印の様に流れるようになって、微細な電
子チャネルが実現される。この時の微細電子チャネルに
おいて、低いエネルギー状態の部分の幅が狭い領域は微
細トンネル接合として働き、低いエネルギー状態の部分
の幅が広い領域は導体島として働くため、結果として多
重トンネル接合の活性領域が形成される。
【0006】このGaイオン注入による高抵抗化を用い
た単電子ダイオード素子は液体窒素温度での単電子動作
が得られているが、本発明者らの知る限り、室温以上で
の安定な動作が期待できないこと、または、Gaイオン
注入による点欠陥をもとにしたランダムポテンシャルの
多重トンネル接合を利用したものであるため、点欠陥に
おける電子の捕獲・放出の繰り返しが避けられず、捕獲
電子によるクーロン散乱により微細電子チャネルの経路
が変更を受け易く、素子動作が時間的に安定しないとい
う問題があった。
【0007】
【発明が解決しようとする課題】上記した単電子ダイオ
ードによれば素子動作を電子1個の単位で制御すること
が可能であるが、室温以上で安定な動作が得られないこ
と、または、Gaイオン注入による点欠陥を高抵抗化に
用いているため、電子が欠陥に捕獲され易く、従って素
子動作が不安定なものになる問題があるようである。本
発明は、このような問題点を改良すべく、室温以上でも
安定な動作をする高機能な微細構造半導体装置を提供す
ることを目的とするものである。
【0008】
【課題を解決するための手段】
[発明の概要] <要旨>本発明の微細構造半導体装置は、不純物半導体
からなる導電領域に1017cm-3個以上の水素を含み、
その水素により不活性化された不純物によるポテンシャ
ル分布が多重トンネル接合を形成させる微細構造を持つ
こと、を特徴とするものである。
【0009】また、本発明の微細構造半導体装置の製造
法は、不純物半導体からなる導電領域に水素原子または
水素イオンを導入することにより高抵抗領域を形成さ
せ、その高抵抗領域上にゲート電極を形成させること、
を特徴とするものである。
【0010】<効果>本発明によれば、従来の単電子素
子で問題であった、欠陥による電子捕獲などが低減され
て、高温においても安定な動作をする単電子素子やメモ
リ素子が提供される。
【0011】[発明の具体的説明]本発明では、半導体
中のキャリアを生成する不純物が注入された水素と結合
して不活性化が起こることを用いて半導体中にポテンシ
ャル分布を生じさせ、その結果として微小な多重トンネ
ル接合を有する微細電子チャネルを形成させる。半導体
材料中の不純物原子と水素原子が結合した領域は、真性
半導体的であり、キャリアの捕獲中心となることはない
ため、微細電子チャネルに余計な影響を与えることはな
く、安定な動作をする単電子素子やメモリ素子を作製す
ることが出来る。
【0012】<不純物半導体>本発明の半導体装置に
は、任意の不純物半導体を用いることができる。ここで
いう不純物半導体とは、いわゆるアンインテショナルな
不純物半導体と、真性半導体またはアンインテンショナ
ルな不純物半導体に不純物をドーピングしたインテンシ
ョナルな不純物半導体とが包含される。本発明に用いる
不純物半導体は、1017cm-3以上の不純物を含有してい
ることが好ましく、1018cm-3以上の不純物を含有して
いるがより好ましい。本発明においては、このような半
導体の不純物含有量をコントロールできるという点か
ら、インテンショナルな不純物半導体を用いることが好
ましい。このようなインテンショナルな不純物半導体と
しては、(1)IV族半導体、好ましくはSi、Ge、
SiGe、およびその他、もしくは、(2)III−V
族化合物半導体、好ましくはGaAs、InP、Ga
N、AlGaAs、およびその他、に(3)II〜VI
族元素、好ましくはGa、As、C、Si、Ge、S
n、S、Se、Be、Zn、Cd、およびその他、から
選ばれる不純物元素が導入されたものが挙げられる。
【0013】本発明の半導体装置において、インテンシ
ョナルな不純物半導体を用いる場合、そのようなインテ
ンショナルな不純物半導体の製造法は任意であるが、具
体的にはCZ法またはFZ法などによる単結晶製造時に
原料半導体中に不純物を混合しておく方法、合金法また
は拡散法などにより半導体結晶中に不純物を拡散させる
方法、イオン注入法により、半導体結晶中に不純物イオ
ンを注入する方法、エピタキシャル法による結晶成長に
おいて、その雰囲気中に不純物を導入しておく方法、お
よびその他が挙げられる。
【0014】<水素の導入>本発明に用いる不純物半導
体には、水素が導入される。ここでいう水素とは、水素
原子または水素イオンを包含するものである。水素の導
入は、任意の方法により行うことができるが、不純物半
導体に、水素原子を含むプラズマを照射する方法、また
は水素イオンを含むイオンを注入する方法、または、不
純物半導体をエピタキシャル成長させる際に、雰囲気中
に水素ガスを導入する方法、およびその他が挙げられ
る。
【0015】導入する水素の数は、不純物半導体に含ま
れる不純物原子の数およびその他に依存するが、本発明
の半導体は、通常、不純物半導体に含まれる不純物原子
の数の1/10〜10倍程度の水素を含んでなる。具体
的には、本発明に用いられる不純物半導体は、1017
-3以上、好ましくは1018cm-3、の水素を含んでな
る。
【0016】なお、本発明に用いる、水素を導入されて
不純物が不活性化された不純物半導体は、400℃以上
の熱処理により、可逆的に活性化することが可能であ
る。従って、製造工程において、不純物半導体の特性の
揺らぎを、熱処理により制御することも可能である。
【0017】<半導体装置>本発明の半導体装置は、前
記の不純物半導体に水素を導入した半導体を含んでな
る。この半導体は、不活性化した不純物原子の分布に起
因するポテンシャル分布を有しており、このポテンシャ
ル分布により、半導体中に微小なトンネルが複数結合し
た多重トンネル接合を形成されている。
【0018】本発明の半導体装置は、この多重トンネル
接合を有する半導体を有するものであるが、その典型的
な例は、ソースとドレインを結ぶ細線チャネル中に多重
トンネル接合を有する半導体を具備してなる電界効果ト
ランジスタ(FET)である。電界効果トランジスタに
は、製造法により、接合型電界効果トランジスタおよび
MOS型電界効果トランジスタがあるが、本発明の半導
体装置においては、その用途により任意のものを用いる
ことができる。また、それらに用いられるゲートには、
通常のPN接合ゲートの他に、ショットキーゲートやイ
ンプレインゲートを用いることもできる。
【0019】この半導体装置の水素を導入した部分にお
ける多重トンネル構造は、図1(b)に示した、従来技
術における多重トンネル構造とは、そのポテンシャル分
布を生じさせる不純物の特性において異なっている。す
なわち、従来の技術においては、エネルギーポテンシャ
ルの分布は点欠陥によるものであり、その点欠陥がトラ
ップとして作用してしまうという欠点があったのに対し
て、本発明の半導体における不活性化された不純物はト
ラップとして作用しないのである。このため本発明の半
導体装置には捕獲電子が発生せず、素子として安定した
動作を期待することができるものである。
【0020】
【発明の実施の形態】以下は本発明を具体的に説明する
ためのものである。
【0021】実施例1 本発明の第1の実施例である素子の平面図は図3に示す
通りである。この例は、FET構造を持つ単電子トラン
ジスタ型電荷検出素子を例示するものである。この素子
は、図2(a)に示すように、GaAs/AlGaAs
変調ドープ構造によって細線チャネル11、ソース1
2、ドレイン13が形成されており、さらにインプレイ
ンゲート構造のゲート31を有するFET構造をとって
いる。ここで、GaAs/AlGaAs変調ドープ構造
として、図4に示すとおりの構造を用いる。すなわち、
半絶縁性GaAs基板41上に、アンドープGaAsバ
ッファ層42、アンドープAlGaAsスペーサ層4
3、Siドープn−AlGaAs電子供給層44、Si
ドープn−GaAsキャップ層45を順次形成させたも
のを用いる。ここでは、Si原子が不純物として作用す
る。まず、チャネル11、ソース12、ドレイン13、
ゲート31以外の領域をエッチング除去して高抵抗化さ
せた後、ソース12、ドレイン13、ゲート31にオー
ミック電極を形成させる。次に、チャネル幅を含む長さ
100nm程度のイオン照射領域32をレジスト開口部
によって指定する。その後、窓の開口部から水素を原料
ガスに用いた2.45GHzの電子サイクロトロン共鳴
による水素プラズマを基板を250℃に加熱した状態で
約30分間照射すると、n−AlGaAs電子供給層4
4中には1018cm-3オーダーの水素原子が導入され、
その結果として不純物Siの一部が不活性化される。す
ると図5に示すように、イオン注入領域内では不活性不
純物47と活性不純物51とがランダムに分布するよう
になる。ここで、アンドープGaAsバッファ層42中
に形成される2次元電子ガス層に対して、不活性不純物
は真性半導体的にエネルギーの高い領域、つまり高抵抗
領域、を与え、イオン化された活性不純物はエネルギー
的に低い領域を与える。これは、電子にとってはあたか
も様々な高さの山が連なるようなランダムポテンシャル
分布となり、電子はそれらの山々の間に自然に形成され
るエネルギー的に低い峡谷状の部分を矢印の様に流れる
ようになり、実質的に微細な電子チャネルが形成されて
いることになる。適当なゲートバイアス条件では、この
構造は峡谷を流れる川としての電子の流れが所々狭くな
ったものとなるが、電気的には多くの微細な導体の島を
微小な接合容量を持つトンネル接合で繋いだ多重トンネ
ル接合に相当する。このような多重トンネル接合ではク
ーロンブロッケード効果のため近傍に存在する電荷によ
ってそのコンダクタンスが大きな変化を受ける。つま
り、ゲートにかかる微小な電圧変化、つまり電荷変化、
をコンダクタンス変化として精度良く検出する電荷検出
装置的なトランジスタ動作を行うことが出来る。ここ
で、電子にとっての高抵抗領域を形成する要因となる不
活性不純物は電子の捕獲中心となることは無いため、電
子の捕獲・放出に伴うクーロン散乱の変化と微細電子チ
ャネルの経路変化といった、素子動作を不安定化させる
要因を持たないものである。
【0022】ところで、実施例1の半導体装置における
半導体の構造は、積層方向には図4に示す構造となって
おり、水素注入による不純物原子の不活性化は、表面か
らn一AlGaAs電子供給層44迄行われ、その結果
として2次元電子ガス層46にランダムなポテンシャル
が形成されて、多重トンネル接合として働く構造が形成
される。このような構造以外にも、図6に示すような積
層構造によっても同様な効果を得ることが出来る。つま
りこの構造は、GaAs基板41上にGaAsバッファ
層42、AlGaAs層43、n−GaAsチャネル層
61、n−AlGaAs層44、n−GaAsキャップ
層45を順次形成させたものである。この構造ではn一
GaAsチャネル層61が電子チャネルとなるが、上記
の水素注入による不純物原子の不活性化は、この場合表
面からn−GaAsチャネル層61迄行われ、n一Ga
Asチャネル層61中の不純物原子の状態が直接的に変
調されて不活性不純物47となり、その結果としてラン
ダムポテンシャルが形成される。このとき、下層のAl
GaAs層43は、ノンドープであってもn型不純物添
加であっても構わないが、n−AlGaAs層である場
合は、下側からの電子供給層として働き、素子に印加す
るバイアスを調整することによりn一GaAsチャネル
層61中に不足した電子を供給することが出来る。
【0023】実施例2 本発明の第2の実施例であるFET素子の平面図は図7
に示す通りである。この素子は、図7に示すように、G
aAs/AlGaAs変調ドープ構造によって細線チャ
ネル11、ソース12、ドレイン13が形成されてお
り、さらにショットキーゲート71を有する。この素子
の積層方向の構造は図8に示す通りであり、半絶縁性G
aAs基板41上に、アンドープGaAsバッファ層4
2、アンドープAlGaAsスペーサ層43、Siドー
プn−AlGaAs電子供給層44、Siドープn一G
aAsキャップ層45を順次形成させたものに、チャネ
ル11、ソース12、ドレイン13以外の領域をエッチ
ング除去して高抵抗化させた後、ソース11、ドレイン
12、ゲート71にオーミック電極を形成させる。次
に、細線チャネル11上のショットキーゲート71を形
成する長さ100nm程度のイオン照射領域をレジスト
開口部によって指定する。レジスト開口部から水素を原
料ガスに用いた2.45GHzの電子サイクロトロン共
鳴による水素プラズマを基板を250℃に加熱した状態
で約30分間照射すると、細線チャネル11内の2次元
電子ガス層46にはほとんど影響を与えずに、n一Ga
Asキャップ45層中の不純物Siのほとんどが不活性
不純物47となることにより、ショットキーゲート71
下の領域は真性半導体的に高抵抗化される。その後にシ
ョットキー金属を蒸着し、レジストリフトオフによりパ
ターンを抜き出す。こうして形成されたショットキーゲ
ート電極は、最表面のn−GaAsキャップ層45のキ
ャリアが十分に枯渇して高抵抗化しているために十分な
ショットキー障壁高さを持ち、良好なショットキー特性
を持ったショットキーゲート得ることができる。このと
き、従来のショットキーゲート形成の際に行われていた
リセスエッチングといった制御の難しいウエットエッチ
ングプロセスを行う必要がなく、微細な電子チャネルに
おいても容易に大面積の良好なゲート電極形成を行うこ
とが出来る。
【0024】実施例3 本発明の第3の実施例であるSi系単電子トランジスタ
の構造は、図9に示すとおりである。この素子は、図9
に示すように、SOI構造のSiによって細線チャネル
11、ソース12、ドレイン13が形成されており、さ
らにポリシリコンによるゲート91を有するFET構造
をとっている。この素子の積層方向の構造は図10に示
す通りであり、Si基板101上に、埋め込み酸化膜1
02、Siチャネル層103、ゲート酸化膜104、ポ
リシリコンゲート91が形成されている。この素子の場
合にも、第1の実施例と同様に、細線チャネル11中に
導入された水素により、細線チャネル11中に不活性不
純物105と活性不純物106がランダムに分布する。
これらの不活性不純物105と活性不純物106により
細線チャネル11中にはランダムポテンシャル分布が形
成され、適当なゲートバイアス条件では電気的には多く
の微細な導体の島を微小な接合容量を持つトンネル接合
で繋いだ多重トンネル接合からなる微細電子チャネルが
実現される。このような多重トンネル接合の微細電子チ
ャネルを持つトランジスタは、ゲート91にかかる微小
な電圧変化を素電荷以上の程度の精度で検出し動作する
ことが出来る。この素子の製作工程としてはまず、10
18cm-3オーダのP(リン)をドープしたn型Siチャ
ネル層の細線チャネル11、ソース12、ドレイン13
以外の領域を反応性ドライエッチングにより除去した
後、全体を熱酸化してゲート酸化膜104を形成させ
る。次に、細線チャネル幅を含む長さ100nm程度の
レジスト開口部を電子ビームリソグラフィによって形成
させ、その開口部から水素を原料ガスに用いた2.45
GHzの電子サイクロトロン共鳴による水素プラズマを
基板を250℃に加熱した状態で約30分間照射する。
すると、水素プラズマの効果によりゲート酸化膜104
を通してSiチャネル層103中には1018cm-3オー
ダーの水素が導入され、その結果として細線チャネル1
1中の不純物であるリン原子の一部が不活性化される。
さらに、プラズマ励起型CVDによりゲート電極として
のポリシリコンを形成させた後、ソース12、ドレイン
13、ゲート91にリンイオン注入を行い、オーミック
電極を形成させて素子構造は完成する。こうして作製さ
れたSi系単電子トランジスタにおいては、細線チャネ
ル11中に高抵抗領域となる不活性不純物105のラン
ダムな分布を持つが、この不活性不純物105は電子の
捕獲中心となることは無いため、電子の捕獲・放出に伴
うクーロン散乱の変化と微細電子チャネルの経路変化と
いった、素子動作を不安定化させる要因を持たない。よ
ってこの方法により、単電子相当の電荷量の変化によっ
て動作出来る超低消費電力の特性を長期間にわたって安
定に得ることのできるSi系単電子トランジスタを得る
ことが出来る。
【0025】
【発明の効果】本発明によれば、高温においても安定な
動作をする単電子素子やメモリ素子が得られることは、
[発明の概要]の項に前記したとおりである。
【図面の簡単な説明】
【図1】従来のGaイオン注入単電子ダイオードの構造
示す平面図。
【図2】従来のGaイオン注入単電子ダイオードの損傷
領域における電子の流れを示す模式図。
【図3】本発明の第1の実施例の素子構造の平面図。
【図4】本発明の第1の実施例の素子の積層方向構造の
断面図。
【図5】本発明の第1の実施例の素子の水素注入部にお
ける電子の流れを示す模式図。
【図6】本発明の第1の実施例のもう一つの素子の積層
方向構造の断面図。
【図7】本発明の第2の実施例の素子構造の平面図。
【図8】本発明の第2の実施例の素子の積層方向構造の
断面図。
【図9】本発明の第3の実施例の素子構造の平面図。
【図10】本発明の第3の実施例の素子の積層方向構造
の断面図。
【符号の説明】
11 細線チャネル 12 ソース 13 ドレイン 14 損傷領域 21 高抵抗領域 31 ゲート 32 イオン注入領域 41 GaAs基板 42 GaAsバッファ層 43 AlGaAsスペーサ層 44 n一AlGaAs電子供給層 45 n一GaAsキャップ層 46 2次元電子ガス層 47 不活性不純物 51 活性不純物 61 n−GaAsチャネル層 71 ショットキーゲート 91 ゲート 101 Si基板 102 埋め込み酸化膜 103 Siチャネル層 104 ゲート酸化膜 105 不活性不純物 106 活性不純物
フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/338 29/812

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】不純物半導体からなる導電領域に1017
    -3個以上の水素を含み、その水素により不活性化され
    た不純物によるポテンシャル分布が多重トンネル接合を
    形成する微細構造を持つことを特徴とする微細構造半導
    体装置。
  2. 【請求項2】半導体材料が、IV族半導体またはIII
    −V族化合物半導体であり、不純物原子が II〜VI
    族元素の原子であることを特徴とする請求項1記載の微
    細構造半導体装置。
  3. 【請求項3】導電領域における個数基準の水素の濃度
    が、不純物の濃度の1/10〜10倍である、請求項1
    または2に記載の微細構造半導体装置。
  4. 【請求項4】不純物半導体からなる導電領域に水素原子
    または水素イオンを導入することにより高抵抗領域を形
    成させ、その高抵抗領域上にゲート電極を形成させるこ
    とを特徴とする微細構造半導体装置の製造法。
JP9198784A 1997-07-24 1997-07-24 微細構造半導体装置およびその製造法 Pending JPH1145992A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9198784A JPH1145992A (ja) 1997-07-24 1997-07-24 微細構造半導体装置およびその製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9198784A JPH1145992A (ja) 1997-07-24 1997-07-24 微細構造半導体装置およびその製造法

Publications (1)

Publication Number Publication Date
JPH1145992A true JPH1145992A (ja) 1999-02-16

Family

ID=16396865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9198784A Pending JPH1145992A (ja) 1997-07-24 1997-07-24 微細構造半導体装置およびその製造法

Country Status (1)

Country Link
JP (1) JPH1145992A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253224A (ja) * 2005-03-08 2006-09-21 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
US8421120B2 (en) 2006-06-13 2013-04-16 Renesas Electronics Corporation Field effect transistor capable of reducing shift of threshold voltage

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006253224A (ja) * 2005-03-08 2006-09-21 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
US8421120B2 (en) 2006-06-13 2013-04-16 Renesas Electronics Corporation Field effect transistor capable of reducing shift of threshold voltage

Similar Documents

Publication Publication Date Title
JP3320641B2 (ja) メモリセル
JP3527503B2 (ja) 半導体装置
US5336904A (en) Field effect element utilizing resonant-tunneling and a method of manufacturing the same
Ishikuro et al. On the origin of tunneling barriers in silicon single electron and single hole transistors
CN103155156A (zh) 半导体器件及其制造方法
JPH0324782B2 (ja)
CA2442127C (en) Negative-resistance field-effect element
US4764796A (en) Heterojunction field effect transistor with two-dimensional electron layer
US6429471B1 (en) Compound semiconductor field effect transistor and method for the fabrication thereof
JPH1145992A (ja) 微細構造半導体装置およびその製造法
JPH07307462A (ja) 半導体装置およびその製造方法
JPH08102537A (ja) 単一電子素子とその製造方法
JPH0846222A (ja) 注入シリコン共鳴トンネリングダイオードおよびその製造方法
JPS59181069A (ja) 半導体装置
JP2643890B2 (ja) トンネルトランジスタ
JP3102475B2 (ja) トンネル素子
US20090206319A1 (en) Semiconductor device for generating an oscillating voltage
JP2815820B2 (ja) 化合物半導体装置とその製造方法
JPH11111968A (ja) 半導体装置の製造方法
JP2550375B2 (ja) 半導体装置
JPH08186271A (ja) トンネルトランジスタの製造方法
JP2530806B2 (ja) 相補型論理構造
JP2834172B2 (ja) 電界効果トランジスタ
JPH0131314B2 (ja)
KR950001167B1 (ko) 화합물 반도체소자 및 그 제조방법