JPH11501438A

JPH11501438A - 完全閉磁束作用を備える不揮発性磁気抵抗メモリ

Info

Publication number: JPH11501438A
Application number: JP8525006A
Authority: JP
Inventors: ジェームストロク; リチャードスピッツァー
Original assignee: インテグレイテッドマイクロトランスデューサーエレクトロニクスコーポレイション
Priority date: 1995-02-13
Filing date: 1996-02-08
Publication date: 1999-02-02
Anticipated expiration: 2016-02-08
Also published as: US5587943A; WO1996025740A1; EP0809846A4; KR100302174B1; EP0809846A1; KR19980702121A; DE69609165D1; EP0809846B1; DE69609165T2; TW287272B; CA2211699A1; CA2211699C; JP4171067B2

Abstract

(57)【要約】メモリセルは、複数の層を有すると共に巨大磁気抵抗を示す第１構造と、第１構造を有すると共に１次元以上の閉磁束構造を有する記憶素子と、関連する磁性ベクトルを有する選択層と、磁性ベクトルは実質的に記憶素子の全作用段階を通じて、１以上の次元に制限されることとを備える。メモリセルは、第１構造に対する情報の読出し、及び情報の書込み手段と、第１構造に対する情報の読出し、及び書込みを可能にするため、１つ以上の選択信号を記憶素子に適用するための選択導体とを備える。発明の実施の形態の１つでは、読出し及び書込み手段は、第１構造に対して電気的に結合されている読出し導体、及び読出し導体及び第１構造から電気的に絶縁されている書込み導体とを備える。２つめの発明の実施の形態では、読出し及び書込み手段は、第１構造と電気的に結合されている単一導体を備える。

Description

【発明の詳細な説明】完全閉磁束作用を備える不揮発性磁気抵抗メモリ発明の背景本発明は、主として、磁気抵抗原理を使用する不揮発性、磁気性、ソリッドステートメモリに関する。電気、磁気、光分子、化学、及び生物を含むソリッドステートメモリ技術の概観は、１９９４年５月２３日から同２５日、カリフォルニア州パサデナ市にて開催された「ソリッドステートメモリ技術会議」の会議録中においてAshtonにより、及び１９９４年２月、National Media Lab発行の技術リポートＲＥ−００１３「ソリッドステートメモリの研究」中においてAshton等によって提供される。「ソリッドステートメモリ技術会議」の会議録および技術リポートＲＥ−００１３「ソリッドステートメモリの研究」をここに参考文献として挙げる。本発明は、さらに、各セルが記憶、読出し、及び書込み素子を有するメモリセルアレイに関する。さらに詳細には、本発明に係る磁気記憶素子は、閉磁束構造を使用し、また、磁束クロージャ方向から離れて回転させられる磁性を伴うことなく作用する。このことは、以下に説明する種々の利点をもたらす。可動ディスク、及びテープを備える磁気大容量記憶装置は、コンピュータ産業において一般的なものである。このような磁気記憶装置の説明は、いくつかの操作上の問題、及び制限と共に、米国特許５，２３７，５２９中に記載されている。このような磁気体容量記憶装置は、実質的にパーマネント的な情報の記憶を提供するが、これらは、一般的に、比較的長いアクセス時間を要し、衝撃、振動に敏感であり、また、損傷、及び摩耗といった摩擦学上の制約を有している。強磁性薄膜ランダムアクセスメモリは、不揮発性であり、高速なランダムアクセスを備えている。１９６０年代、強磁性膜メモリは、誘導読出しを使用していた。誘導読出しは、素子が小型化されると信号が小さくなりすぎるので、既にあきらめられていた。近代磁性膜メモリは、異方性磁気抵抗読出しを使用する。異方性磁気抵抗読出し（ＡＭＲ）は、電流ベクトル及び磁性ベクトル間角度のサインの２乗に比例する。読出しは、成分が残余位置に対して垂直であるように磁性ベクトルが回転させられることを要求する。閉磁束作用は、絶縁ワード及びディジット導体周囲における２つの直交方向内にて磁束が閉じていることを要求し、問題は依然として解決されない。この結果、これらメモリは、一方向だけの磁束クロージャと共に作用させられ、磁性を非閉鎖構成中に回転させる。このことは、磁性クリープに起因する情報損失、大駆動電流要求、及び低信号といった多くの障害をもたらす。これについては、Daughton及びPohmの米国特許５，２５１，１７０にて議論されている。膜素子を小さくすればするほど、消磁フィールドが増加し、障害が大きくなる。巨大磁気抵抗（ＧＭＲ）は、ＡＭＲとは大きく異なる。ＧＭＲは、ＡＭＲよりも１桁大きくあり得ると共に、異質物質内、特に、層構造内においてだけ現れる。ＧＭＲの抵抗変化は、一領域内における磁性及び他領域内における磁性間角度のコサインに比例する。これは、電流−磁性間角度の２倍のサインであるＡＭＲとは異なる。したがって、ＧＭＲに関する最大信号差は、一の層の磁性が１８０度変更された際に生じる。ＡＭＲにおいては、このことは何の変化ももたらさない。したがって、ＧＭＲメモリ素子を備えることにより、一軸に制限された磁性を伴い作用することが可能となり、また、その軸だけに沿う磁束クロージャが要求される。ＧＭＲ（時に、スピンバルブ効果と呼ばれる）は、そのほとんどがディスクの読み取りヘッド、あるいは、磁気フィールドセンサについての特許出願に関する多くの特許において議論されている。Diney 等（米国特許５，１５９，５１３及び５，２０６，５９０）は、Ｃｕ、Ａｕ、またはＡｇの薄膜によって分離される２つの磁気層から構成されるＧＭＲセンサについて述べている。磁気層の１つは、高保磁力Ｃｏである。２つの磁気層中の磁性は、互いに垂直のときに最大となる。サカキマ等（米国特許５，２４３，３１６）は、磁気センサ用、及び薄膜ヘッド用改良ＧＭＲ素子のための物質について述べている。この特許では、高保磁力物質はＣｏ−リッチＦｅＣｏであり、低保磁力物質は、Ｎｉ−リッチＮｉＦｅＣｏである。Cain等（米国特許５，３０１，０７９）は、その中に整列された磁化容易軸を備える２校の低異方性磁気膜が耐電流非磁気伝導膜によって分離されている読取りヘッドについて説明している。この非磁気膜中の電流は、ディスク中ドメインのフィールドに対する最大感度を達成するために、２つの層内の磁性を反対向きに回転させる。サイトウ等（米国特許５，３０４，９７５）は、多数の交互に積層された磁気層、及び非磁気層から構成される磁気抵抗センサについて述べている。反転を助けるために、磁気バイアスが適用される層が含まれている。 A.V．Pohm 及びC.S．Comstock は、題名「ソフトマルチレイヤーにおけるスピンバルブ効果のメモリインプリケーション（J．Appl．Phys 69，5760，1991）の論文を発表した。かれらは、ワード線に垂直なセンスディジット線を有するＧＭＲメモリ素子について議論し、磁性は、ワード線中の電流によって磁束クロージャの軸外で回転させられる。このことは、大電流要求、及び、磁性クリープを通じた情報損失の危険をもたらす。 Kung等（米国特許５，３４３，４２２）は、ＧＭＲメモリ素子について教示している。これは、基板、及びその上に堆積されると共に非磁性金属伝導物質層によって分離される２つの強磁性物質層を有する長方形多層構造を備える。２枚の磁気膜の磁化容易軸は平行である。強磁性層の１層の磁性は、固定されており、他層の磁性は、「１」状態と「０」状態との間で方向を変えるために自由である。これは、ワード線及びセンスディジット線といった２本のストリップ線によって実行される。これら２本のストリップ線は、互いに垂直である。この発明は、閉磁束構造を提供せず、代わりに、磁壁を支持できない非常に小さい素子幅に依存するので、各膜は消磁され得ない。さらに、各メモリ素子は、２個の半導体ゲートを有しているので、素子は、恒久的に半選択パルスに煩わされる必要がない。素子当たり２個のゲートを有することによる１つの不利な点は、素子当たりの製造コストが高くつくことである。チップ当たりの総容量は、半減される。半導体ランダムアクセスメモリ（ＲＡＭ）はまた、当業者によって良く知られている。ＲＡＭは、一般的に、多くの周辺回路と共にチップ上に集積されているメモリセルセットを備えている。ＲＡＭは、例えば、Porat 等のディジタル技術入門（Introduction to Digital Techniques）John Wiley，1979に説明されている。一般的に、ＲＡＭ回路は、アドレシング（アクセスする指定位置の選択）、電力供給、ファンアウト（多数のロードに対する信号の転送）、及び使用可能な出力信号を生成するために必要な条件設定といったいくつかの機能を実行する。ＲＡＭメモリでは、アドレシング方式は、セル位置に依存しないアクセス時間で要求セルに対するランダムアクセスを許容する。そして、選択部分が使用のために引き出される。ＲＡＭは、一般的に、ＣＰＵに適合し得るほど十分に速いが、大容量記憶装置として用いられるには高価すぎる。さらに、スタティックＲＡＭ（ＳＲＡＭ）及びダイナミックＲＡＭ（ＤＲＡＭ）は共に、メモリへの電力供給が失われるとその内容が失われる揮発性メモリである。ＤＲＡＭはまた、周期的なリフレッシングを必要とする。したがって、ＤＲＡＭ、または、ＳＲＡＭを長期記憶装置として使用することは現実的でない。電気的にプログラム可能なリードオンリメモリ（ＥＰＲＯＭ）、及びリードオンリメモリ（ＲＯＭ）は、ＲＡＭとは異なり不揮発性メモリである。しかしながら、これらのメモリはリフレッシュサイクルを必要としない一方で、１度だけしかプログラムすることができないという明らかな短所を有している。電気的に変更可能なリードオンリメモリ（ＥＡＲＯＭ）または、電気的に消去可能なリードオンリメモリ（ＥＰＲＯＭ）、あるいは、ＦＬＡＳＨ（応用最適化ＥＰＲＯＭ）といった、繰り返し書込み可能な他の不揮発性半導体メモリは、長期記憶装置として磁気メモリが有する信頼性をおよそ提供することができない。以上説明したように、ランダムアクセス、速度、及びＲＡＭの耐久性を提供するが、不揮発性であり、待機電力源、または、周期的リフレッシュ電力源のいずれも必要としない改良メモリがパーマネント記憶アプリケーションとして要求されている。発明の概要本発明によれば、巨大磁気抵抗を示す多層記憶素子を使用するメモリセルが記載されている。記憶素子の構造は、書込み動作、及び非破壊読出し動作を含むメモリセルの全作用を通じて、閉磁束パスが有効に維持される構造である。異方性磁気抵抗（ＡＭＲ）は、電流が物質の磁性に対して垂直でなく平行に流れるときの抵抗の相違に対応する。異方性磁気抵抗は、種々の強磁性薄膜メモリに用いられている。近年発見された磁気抵抗効果は、巨大磁気抵抗（ＧＭＲ）として知られている。ＧＭＲは層構造、または、非等質構造中においてのみ発生するのに対して、ＡＭＲは等質バルクサンプル中で発生し得るので、ＧＭＲは、ＡＭＲとは異なる効果である。ＧＭＲは、磁性方向が層から層へと変化する所で発生する。ＧＭＲ効果は、ＡＭＲ効果よりも２０倍以上大きくなり得る。さらに、ＡＭＲ読出しのために最適化されたメモリセル設計は、ＧＭＲにとっては最適でなく、ＧＭＲのために最適化された設計はＡＭＲ信号を全く生成しない。巨大磁気抵抗は、本発明に係る種々の発明の実施の形態の構造、及び方法において用いられる。巨大磁気抵抗効果は、メモリアプリケーション、詳細には、読み取りセンサ、記憶素子、及び全金属スピントランジスタのために用いられる。多層薄膜中における巨大磁気抵抗効果が、バルク物質、及び単層薄膜によって引き出される従来の異方性磁気抵抗効果よりも２０倍以上大きいことが発見されているという事実にある程度起因するいくつかの利点が、巨大磁気抵抗を使用する本発明に係る発明の実施の形態によって認識される。本発明に係る１つの発明の実施の形態によれば、メモリセルは、巨大磁気抵抗を示す多層記憶素子を有している。記憶素子は、１つ以上の次元中に閉磁束構造を有しており、個々の層の中の磁性ベクトルは、記憶素子の全作用段階を通じて、実質的に１つ以上の次元に閉じこめられる。メモリセルは、記憶素子から情報を読み出す手段、記憶素子へ情報を書き込む手段、及び記憶素子に対して選択信号を適用するための選択導体を有し、これにより、記憶素子からの読出し、記憶素子への書込みが可能になる。より許細な発明の実施の形態では、読出し、及び書込み手段は、第１構造と電気的に結合されている読出し導体と、読出し導体、及び第１構造とは電気的に絶縁されている書込み導体とを有している。２つめの詳細な発明の実施の形態では、読出し、書込み手段は、第１構造と電気的に結合されている単一の導体である。本発明に係る他の発明の実施の形態では、各々が記憶素子としても作用する多層巨大磁気抵抗素子を備えるサブミリメータトランジューサアレイ（センサ／アクチュエータ）が、チップ上にサポート電子回路と共に、あるいは、複合体として形成されている。このパーマネントランダムアクセスメモリ（ＰＲＡＭ）は、各記憶素子が閉磁束構造を有する、サブミリメータ情報セルのアドレス可能アレイ、書込み素子、及び読出し素子を単一基板上に有している。アドレシング方式は、アレイ中のセル位置に実質的に依存しないアクセス時間での、各セル全てに対するランダムアクセスを提供する。これにより、ＰＲＡＭは、パーマネント記憶装置の磁気メモリ能力に、半導体メモリの耐久性及び速度を結合する。各トランジューサは、記憶装置に対する読出し、書込みのために、例えば、従来のロー／カラムアドレシングを用いるスイッチング回路構成により明確に関連付けられた位置及び時間で作動させられる。本発明の実施の形態の１つにおける装置は、巨大磁気抵抗読出し素子、以下、「ＧＭＲトランジューサ」と呼ぶ、を備える。本発明の詳細な発明の実施の形態によれば、データ読出しは、（１）好適に内部接続されている、巨大磁気抵抗記憶媒体の状態を検出し得るサブミリメータトランジューサ、及び（２）個々の選択ＧＭＲトランジューサを作動させるための電子スイッチングを組み合わせることにより実行される。トランジューサが作動させられる空間位置は、読み出しされるメモリ位置に対応している。選択ＧＭＲトランジューサが作動させられる時間は、全データブロックが一時にアクセスされ得るよう、実質的に同一となるよう選択され得る。前述のように、巨大磁気抵抗（すなわち、多層薄膜）を示す物質の使用は、いくつかの利点をもたらす個々のメモリ素子に関する読出し信号の大きさを増加させる。先ず、大きな読出し信号は、より大きなアレイ構造を許容する。それはまた、単一センス線を用いて読出しされるより多くの数のビットを許容する。さらに、Ｓ／Ｎ比が増加するので、高速な読出しが達成され得る。これらの利点に加え、巨大磁気抵抗は、幅広い動作温度範囲で実現可能である。巨大磁気抵抗の最も重要な利点は、おそらく、何時でも、また、メモリセルの全作用段階を通じて、完全な磁束クロージャを許容することにある。換言すれば、書込み中、あるいは、読出し中のいずれにおいても消去されるフィールドは存在しない。このことは、ＡＭＲを採用するメモリには当てはまらない。ＧＭＲ素子を用いることにより、層の一つの磁性が１８０度変更されるとき、最大抵抗変化、あるいは、信号が発生する。したがって、磁束を２本でなく、１本の軸周りに近接させることだけが要求される。得られる結果は、（１）消去フィールドの不存在、（２）磁性クリープに起因する障害となる問題の不存在、（３）低電力要求、（４）大きな信号である。本発明は、本質的に、短いアクセス時間、衝撃及び振動に対する高耐久性、高信頼性、メンテナンスフリーオペレーション、ヘッドクラッシュの不存在とを有すると共に、自己調整するので、ディスク、及び、及びテープシステムよりも優れている。本発明は、パーマネント的記憶媒体を提供するので、ＤＲＡＭ、及びＳＲＡＭよりも優れている。本発明は、全ビット変更可能であり、高速であり、また、事実上、無制限の消去サイクルを有しているので、ＦＬＡＳＨよりも優れており、最後の利点は、ＭＲＡＭに対する利点でもある。本発明は、明細書の残りの部分、及び図面を参照することにより、さらに理解されよう。図面の簡単な説明図１ａは、上層、及び下層が磁性導体であり、中間層が非磁性導体である単一ＧＭＲ三層膜を図示する。図１ｂは、上層、及び下層の磁性が逆向きである図１の三層膜を図示する。図２は、２つの磁気層が異なる保磁力を有するＧＭＲ三層膜についての主軸ヒステリシスループを図示する。図３ａは、「０」状態に対応するＧＭＲ三層膜についての従軸ヒステリシスループを図示する。図３ｂは、「１」状態に対応するＧＭＲ三層膜についての従軸ヒステリシスループを図示する。図４ａは、「１」状態のＧＭＲメモリセルからの非破壊読出し信号を図示する。図４ｂは、「０」状態のＧＭＲメモリセルからの非破壊読出し信号を図示する。図５は、発明の実施の形態の１つにおける閉磁束記憶素子を備えるＧＭＲＰＲＡＭメモリセルの断面図である。図６は、ワード線、及びディジット線（ディジット線に隠れるのでセンス線は図示されていない）に関連する６個の図５に示すＧＭＲＰＲＡＭ記憶素子を図示する。図７は、その中でＧＭＲ素子が読出し、記憶の双方について機能するＧＭＲＰＲＡＭメモリセルの概念図を図示する。図８は、読出し、及び記憶の２つの役割を果たすため、ＧＭＲＰＲＡＭがどのようにしてワード、ディジット、及びセンス線と接続されるかを概念的に図示する。図９は、デュアルロールＧＭＲ素子を備える１６個のＧＭＲＰＲＡＭメモリセルアレイの現実のジオメトリを図示する。図１０は、本発明に係る発明の実施の形態の１つに従い製造されたＧＭＲＰＲＡＭの断面図である。図１１は、本発明に係る詳細な発明の実施の形態に従う６セルＧＭＲＰＲＡＭの平面図である。図１２は、超密度テラビットメモリのための閉磁束ＧＭＲＰＲＡＭセルの縦方向図（ｂ）、及びその部分分解図（ａ）を図示する。図１３は、図１２に図示する１６個のＧＭＲＰＲＡＭ素子アレイを図示する。図１４は、本発明に係る発明の実施の形態の１つに従い設計されたＧＭＲＰＲＡＭモジュールを図示する。発明の実施の形態内容Ｉ．定義 II．異方性磁気抵抗（ＡＭＲ）を備えるメモリ III．巨大磁気抵抗（ＧＭＲ）を示す物質 IV．ソフトスクエアループフェライトを含むＧＭＲＰＲＡＭＶ．基板に対して垂直な軸を備えるトロイダルＰＲＡＭ素子 VI．基板に対して平行なクロージャ軸を備えるＰＲＡＭ素子 VII．垂直ＧＭＲを備える超小型ＰＲＡＭ素子 VIII．製造 IX．代表的な適用例Ｘ．結論Ｉ．定義本明細書中、以下の用語は以下の一般的な意味を有するものとする。「作動」は、選択機能を実行するためのトランジューサをアドレシングするステップ、及びトランジューサのオペレーションステップを意味する。巨大磁気抵抗セルを特定する場合には、作動は、アドレシング、及び磁性によって変化するセル抵抗の検出を意味するものとする。「異方性磁気抵抗」（ＡＭＲ）は、いくつかの伝導性磁性物質が物質中の電流及び磁性ベクトル間の角度関数として示す抵抗に関する異方性を意味する。異方性磁気抵抗の抵抗成分は、その角度のサインの２乗に比例する。「保磁力」は、物質の平均磁性を０に減らすために要求される磁性とは反対方向における応用外部フィールドを意味する。これは、時に「保磁力」あるいは、保磁力フィールド」と呼ばれる。「巨大磁気抵抗」（ＧＭＲ）は、連続磁気層中における磁性の相対オリエンテーションに依存する、磁気多層膜を通じてパセージに現れる伝導性電子の抵抗の相違を意味しする。この差は、伝導性電子の散乱が局部磁性に関連するスピン配位に依存するので発生する。一般的に、連続層間における磁性が平行なとき、散乱は弱くなり、そして、得られる抵抗値は小さくなる。特に、非磁気伝導層によって分離されている２つの異なる磁気層を備える多層膜は、２つの物質が平行でなく、逆向きに磁化されるとき大きな抵抗値を有する。「情報セル」は、記憶素子、書込み素子、読出し素子、及びサポート電子回路を含むＰＲＡＭセルを意味する。「磁気トランジューサ」は、記憶のための磁性を生成し、あるいは、読出しのための磁性フィールドを検出するトランジューサを意味する。「メモリセル」は、「情報セル」と同義である。「ソリッドステートメモリ」は、可動部品を備えないメモリを意味する。「スピントランジューサ」は、そのゲートが磁気フィールドによって作動させられるＧＭＲ式スイッチング装置を意味する。「サブミリメータ」は、ミクロンスケールからナノメータスケールまでを意味する。「薄膜技術」は、（例えば、真空蒸着、スパッタリングによる）支持基板上への電気素子の形成を意味する。「トランジューサ」は、物理量（例えば、システムの圧力、磁気フィールド、湿度等）を検出、あるいは、測定するために用いられる装置、及び／または、システム上の物理量を活性化し、あるいは、物理量を伝達するために用いられる装置を意味する。詳細な発明の実施の形態に従って用いられるミクロンスケール及びサブミクロンスケール間におけるトランジューサは、データビットの存在、あるいは、不存在を検知するよう結合磁性物質の特性を検出するために、また、データビットの存在、または、不存在を伝達するよう磁性物質を活性化するために用いられるトランジューサアレイである。 II．異方性磁気抵抗を備えるメモリパーマネントランダムアクセスメモリ（ＰＲＡＭ）は、データを保持するために待機電力、及び、周期的リフレッシュ電力を共に必要としないランダムアクセスメモリである。ＰＲＡＭは、公知であり、時に膜メモリ中に用いられる、異方性磁気抵抗（ＡＭＲ）を用いて形成され得る。ＡＭＲは、多くの層を必要とせず、僅かに１枚の膜だけを必要とし、抵抗の差は、電流方向に対して平行な磁性に対する電流方向に対して垂直な磁性について発生する。次元にだけ閉磁束構造を備えるメモリ素子の形成は、二次元に閉磁束構造を備えるメモリ素子の形成よりもかなり容易である。メモリ素子の磁性ベクトルが、一次元（例えば、平行、及び逆平行）に閉じられている場合には、一次元の閉構造で十分である。しかしながら、異方性磁気抵抗信号は、磁性が実質的に９０度回転することを要求し、この結果、閉磁束構造が要求される場合には、二次元のクロージャを要求する。オープン構造は、膜メモリ中に不完全スイッチング、及び、好ましくない障害をもたらす。例えば、Gerald Granleyによる、ＣＡ、パサデナ市で５月２３日から同２５日開催された、１９９４ソリッドステートメモリ技術のスプリングカンファレンスの会議録９７ページにある、このような障害をもたらす問題は、ＡＭＲメモリを１００，０００サイクルの後、不良にしてしまうという記述を参照。このような緩やかな障害不良は、磁性クリープと呼ばれている。これは、コヒーレント磁性ローテーション、あるいは、ウオールモーションスイッチングのいずれよりも低いスレッショルドを有するスイッチングの超低速モードである。磁性クリープによって切り替えるために、膜に関する多くの繰り返しパルスを必要とする。特に、磁化困難軸フィールドが変更されるとき、磁化容易軸フィールドと結合する磁化困難軸成分を有する多くのパルスを必要とする。磁化困難軸パルスは、磁性を前後に回転させ、磁化容易軸フィールドは、他の方向の上にある一の方向中におけるウオールモーションを好むエネルギー差を提供する。高密度では、全非閉磁束ジオメトリからの消磁フィールドは、非常に大きく、他のパラメータを独占してしまう。磁束構造が閉じていない場合には、近傍ビットもまた、クリープに寄与する。磁束クロージャ方向から実質的に９０度切り替えられる磁性を必要とするメモリ設計には、いくつかの深刻な短所が存在する。非閉エッジの形状異方性を克服するために巨大ドライブフィールドが要求される。Daughton及びPohmの米国特許５，２５１，１７０中にて述べられているように、磁性の除去は、信号損失を促進させる。磁性のローテーションは、次第にセル中の情報を喪失させる磁性クリープをもたらす。これとは逆に、磁束クロージャからの逸脱に磁性が要求されない場合には、メモリ素子は、論理的に、フェライトコアメモリ、あるいは、従来型のディスクドライブを備えた磁気メモリと同程度の、多くの誤りのない読出し／書込みサイクルを有する。後者は、１０¹⁵サイクルまで誤りがないことが知られている。ＡＭＲに基づくメモリ設計は、単層ＡＭＲ膜をＧＭＲ多層膜と置き換えても機能し得るが、最適な設計ではない。ＧＭＲの全ての利点を得るためには、ＧＭＲメモリ設計は、磁束クロージャ軸から離れた磁性ベクトルの回転を回避しなければならず、これにより、駆動電流が低減され、また、磁性クリープによりもたらされる障害問題が回避される。 III．巨大磁気抵抗を示す物質近年における巨大磁気抵抗（ＧＭＲ）の発見は、電子工学における革命的な変化である。ＧＭＲ効果は、磁性金属と非磁性金属の交互層から構成される超薄膜構造といった、ある一定の多層中にて生じる。膜は、数百ナノメータ厚さ程度である。各区分が順序正しい（Ｌ１／Ｌ２／．．．／Ｌｍ）いくつかの層で構成されている、このような多重区分、多層ＧＭＲ膜は、既に報告され、また、パラメータ的に研究されている。ヤマモト等［H．Yamamoto，T．Okuyama，H．Dohnomae 及びT．Shinjo、J．Magn．& Magn．Mat．99（1991）243］は、４層１０％ＧＭＲ、１５区分構造（ＮｉＦｅ／Ｃｕ／Ｃｏ／Ｃｕ）×１５を、また、Petroff 等［ F．Petroff，A．Barthelemy，A．Hamzic，A．Fert，P．Etienne，S．Lequien 及びG．Creuzet、J．Magn．& Magn．Mat．93（1991）95］は、１８層の（Ｆｅ／Ｃｒ）についての１６％ＧＭＲをそれぞれ室温で発見した。ＧＭＲは、主にバルク中に現れる異方性磁気抵抗（ＡＭＲ）とは異なる効果である。ＡＭＲは、従来から知られており、ＧＭＲよりもかなり小さい効果である。ＡＭＲの源は、強磁性物質原子中のスピン軌道カップリングに存在する。それは、平行、及び逆平行配置を区別しない。ＧＭＲの抵抗変化は、磁気層近傍の磁性ベクトル間角度のコサインに比例する。上層、及び下層膜が平行に磁化されるときよりも、逆平行に磁化されるときの方が構造抵抗は大きくなる。電流が基板に対して平行であるか垂直であるかにかかわらず、このことは正しい。あらゆる所定多層構造のＧＭＲ値は、電流が基板に対して平行に通過するか、垂直に通過するかに依存する。磁気抵抗は、抵抗のわずかな変化として説明される。膜平面に対して電子が平行に進行するときよりも、垂直に進行するとき、ＧＭＲはより大きくなる。それにもかかわらず、ほとんどの研究は、膜平面に対して平行な電流を用いて行われてきた。その理由は、メモリ素子の幅対厚さ比（形状要因）が非常に大きい場合、膜平面に対して垂直な抵抗は非常に低いからである。しかしながら、精密印刷が、幅が厚さと比較し得る素子を製造する能力を有する場合には、理にかなった平面対垂直抵抗、及び、平面内抵抗よりも格段に高いＧＭＲに関するパーセンテージ変化を備えるメモリ素子を実現し得る。ＡＭＲは、物質によっては、約１％の効果である。平面内ＧＭＲは、ＡＭＲよりも１桁大きな読出し信号をもたらす。このことは、読出し信号をより大きくし、（信号対ノイズ比が高いので）より低廉な電子回路、及び、ＡＭＲ式設計よりも高速な読出しを許容する。平面に対して垂直なＧＭＲは、平面内ＧＭＲよりもさらに大きい。ＧＭＲは、メモリアプリケーションに関して非常に魅力的な特性を有している。層状膜は、それを有することにより独立して切り替わる記憶素子として機能させられ得る。詳細な発明の実施の形態では、異なる組成、保磁力、及び異方性フィールドを備える連続磁気層を有することにより、それらの独立した切替を許容するために十分に弱い交換カップリングと結合される連続層変換を有することにより、及びワード線上の電流が遮断されたとき低保磁力膜を再設定するために磁気層間における十分に強力な交換カップリングを確実にするためのまさに適当な厚さに非常に近い非磁気伝導層を有することにより、層状膜は独立して切替えさせられる。したがって、低保磁力層の保磁力は、高保磁力層の保磁力よりも十分に低くなるよう選択されているので、低いフィールドにて低保磁力層を切り替えることが許容される。最も簡単なＧＭＲ多層膜は３層である。図１ａ及び図１ｂは、ＧＭＲを示す単一３層膜９８中の電子パス９６を図示する。中央層は非磁気導体１０２である。上層１００及び下層１０３は強磁性である。図１ａにおける上層、及び下層中の磁性は、図１ｂにおけるそれが逆平行であるのに対して平行である。一般的に、ＧＭＲ膜は、Ｎ層の磁気層、及びＮ−１層の非磁気伝導層を備えており、図１ａ及び図１ｂは説明を簡単にするための例示にすぎない。図２は、ＧＭＲ変換カップル３層膜の主ヒステリシスループを図示する。２つの磁気層１３０、１３４は、非磁気層１３２によって分離されている。２つの磁気層は、層１３０が高保磁力を有するように、少なくとも両者の間における交換カップリング分だけ異なる高保磁力であり、層１３４は低保磁力を有する。層断面１３６は、ループの各部分における磁性を図示する。上層１３０、及び下層１３４が同一方向で飽和されている右上象限から開始する。応用フィールドＨが実質的に０に減少させられる場合には、左上象限の断面によって図示されるように、先ず低保磁力を有する層が方向を逆に切り替える。フィールドが低保磁力膜の保磁力とカップリングフィールドの保磁力との和と等しくなると切替が起こる。続けて図２を参照すると、応用フィールドＨが負方向に増加させられると、左下象限に示されるように、高保磁力を有する層が方向を切り替える。この切替は、フィールドの大きさが高保磁力膜の保磁力から交換カップリングの保磁力を引いた差と等しくなると生じる。したがって、このような膜において切替は、２段階プロセスで実行される。変換カップルＧＭＲ膜を使用する実施の形態において重要な特徴は、従ヒステリシスループ及び比破壊読出しの効果に関連する。図３ａは、高保磁力膜１３６が右向きに磁化されるときの「１」状態として知られている従ループを図示する。これとは逆に、図３ｂは、高保磁力膜１３６が左向きに磁化されるときの「０」状態として知られている従ループを図示する。変換カップルＧＭＲ膜を使用する実施形態に従い設計されたメモリセルの読出しは、従来技術における磁化薄膜において使用される読出しとは異なる。この発明の実施の形態では、センス線に沿う１つの選択ビットの値は、ワード線の１つのフィールドを適用することにより取得された磁性変化に対応する抵抗変化を計測することにより非破壊方式で決定される。フィールドの適用は、低保磁力膜を一時的に切り替える。この例では、低保磁力膜の中で変換バイアスが低保磁力層の保磁力を超え、ワード線上の電流が遮断されると、この膜は再設定され、または、元に戻される。容量ノイズ、及び誘導ノイズは、読出しサイクル中に生じる。これらは、ダミー線、及び差動センスアンプを使用することにより最小化され得る。更なるノイズ排除は、センス信号の波形の差を外挿することにより達成され得る。ワード電流と同一波形を有するノイズも含まれる。図４ａ及び図４ｂは、三角ワード電流１８２が適用された際の抵抗信号を図示する。図４ａは、「０」状態に対応する信号を図示し、図４ｂは、「１」状態に対応する信号を図示する。信号波形は、保磁力に対する変換バイアスの割合によっていくらか変化するが、信号波形は、容量ノイズ、及び誘導ノイズとは異なるので、電気的に識別可能である。ＧＭＲは、一般的に、多層構造中に見られるが、非磁気、または、弱磁気マトリックス中の単一ドメイン粒子から構成される好適な異種合金システム中にも発見され得る。そのような合金の１つに、Berkowitz 等の「異種Ｃｕ−Ｃｏ合金における巨大磁気抵抗」Physical Review Letter，vol．68，no．25,１９９２年６月２２日、及びXiao等の「非多層磁気システムにおける巨大磁気抵抗」Physical Review Letter，vol．68，no．25,１９９２年６月２２日中にて議論されているＣｕ−Ｃｏがある。 IV．ソフトスクエアループフェライトを含むＧＭＲＰＲＡＭ上述したように、詳細な発明の実施の形態は巨大磁気抵抗を用いる。図５は、巨大磁気抵抗検出多層膜を使用するセルの１例を図示する。図５からメモリセル１９８は、一般的に、軟鉄２００からなる２つの要素、磁束クロージャ用パーマロイからなる１つの要素、及び巨大磁気抵抗多層２１４からなる第４の要素を有する長方形形状であることが判る。ソフトスクエアループフェライトの使用は、ミリアンペアよりも小さい小駆動電流、及び不等辺フェライトよりも高速な読出しを許容する。本発明によれば、メモリセルの４要素は、旧式コアメモリ素子に近似する閉磁束設計である。膜は、コアの周りに時計回りに磁化され得、あるいは、半時計回りに磁化され得る。コアを横断するのは、ワード線２０６及びディジットセンス線２１０からなる、フィルム上に堆積された２本のストリップ線である。層２０４，２０８，２１２は、絶縁層である。センス線（図示しない）は、磁気抵抗多層２１４と電気的に結合されており、また、ワード線２０６、及びディジット線２１０の双方から絶縁されている。図６は、アレイ中における６個のＧＭＲメモリセルを図示する。セルは軟鉄素子２３０、及びパーマロイ層２３２と共に図示されている。ワード線２３６及びディジット線２３４は図示されているが、センス線はディジット線２３４によって覆われるので図示されていない。この実施の形態では、ディジット線とセンス線とは異なるものである。本発明の実施の形態においては、２層中の磁性が平行から逆平行に変化するとき、構造の巨大磁気抵抗が変化することが重要である。本発明の実施の形態におけるメモリセルの読出しを取得する際、読み出されるセルと交差するワード線上に半選択電流が適用される。この電流は、セルを切り替えてしまうほど強力であるべきではないが、パルスのフィールドがセル中に存在する磁性と反対である場合、及びその場合だけは、多層巨大磁気抵抗膜の低保磁力膜を反転させるために有効である。本発明の実施の形態によれば、ビットは、抵抗変化が正のワードパルスと共に起こるか、負のワードパルスと共に起こるかを決定することにより、「１」あるいは「０」のいずれかとして読み出しされる。図４ａ及び図４ｂは、この作用をグラフで表したものである。各ワード線は特定センスラインと一度だけ交差することに留意すべきである。したがって、ワードパルスの間、センス線上の１ビットだけが関連する抵抗変化を有する。この結果、所定センス線上に多くのビットを有することが可能になり、いつでも選択ビットを読み出すことができる。さらにまた、その性質上、読出しは非破壊的であるので、信号ノイズ比問題が存在する場合には、周知の信号処理方法を使用して情報を引き出すため複数パルスが使用され得る。さらに、センス線上の信号波形は、ワードパルスのそれとは異なる。したがって、信号は、ワード線上の容量ノイズと識別され得る。ダミーセンス線は、要求信号が要求センス線の信号とダミー線の信号との差となる所で用いられるのが好ましい。Ｖ．基板に対して垂直な軸を備えるトロイダルＰＲＡＭ素子本発明に係る他の発明の実施の形態が図７に概念的に図示されている。この例示は、基板に対して垂直な軸を備える平らなトロイドである。基本磁気構成はリング周りに非磁気ギャップを備える磁束クロージャを有するコアである。図７は、関連するＧＭＲコア２４８、ワード線２５０、ディジット線２５２、及びセンス線２５４を備える４個のＰＲＡＭセルを図示する。消磁フィールドは、磁性が円周方向から著しく逸脱することを防止する。旧式の２次元コアメモリのそれと同様に、駆動線はコアの中心を通過する。旧コアメモリとは異なり、センス線２５４は、巨大磁気抵抗を示す物質からなるコア２４８と電気的に接続されている。この構成は、通常の異方性磁気抵抗効果を示す物質に対しては機能しない。この発明の実施の形態では、ＧＭＲ膜は、記憶素子として読出し素子と同様に作用する。高保磁力及び低保磁力の２つの磁性物質からなるＧＭＲ膜の存在が、このような２つの使用方法を許容する。磁気膜は、エッチング済駆動線の段差を有する表面上よりも、平滑な未処理表面上に堆積されることが好ましいので図７は概念図である。したがって、磁気コア底面上の駆動線部分は、コア自身よりも大きいことが好ましい。また、この発明の実施の形態では、上部駆動線は、コア中心を介して下部駆動線と接続している。これは、図８に図示されている。図８に図示されているメモリセルアレイは、先ず、下部ワード線２７０を配置することによって製造される。次に、絶縁層２７２の一つ（ワード線２８２の下）を配置し、エッチングする。そして、下部ディジット線２７４が堆積され、エッチングされる。次に、絶縁層２７２の１つが堆積される。コア２７６が配置され、各コアは、２つの底辺伝導層２７０，２７４の交差によって規定される幅広平面上にある。そして、底辺層に対するホール（ホール２７８は下部ワード線２７０に達し、また、ホール２８０は下部ディジット線２７４に達している）がエッチングされる。上部ワード線２８２、及び上部ディジット線２８４は、それぞれ、ホール２７８、２８０を通じて下部と接続されるように製造される。最後に、センス線２８６が堆積される。全体で、４層の金属層、及び３層の絶縁層を堆積する７つの堆積ステップが存在する。図８のＡ−Ａ図は、破線Ａ−Ａに沿う断面図である。製造については、後述する章の１つにて詳述する。発明の実施の形態の１つに従うメモリセルアレイの現実の形状が図９に図示されている。コア３０６、ワード線３００、ディジット線３０２、及びセンス線３０４を備える１６個のＧＭＲメモリセルが図示されている。コアは、長方形に形成されている場合、かなり緊密に集約され得る。写真印刷プロセスにて達成され得る最小機能寸法が中心間隔２μｍの１μｍ線の場合には、メモリセルは中心間隔が６μｍ×８μｍである。写真印刷解像度が１０倍細かければ、メモリセルのセンタ間間隔、及び電流要求も１０だけ減少し、メモリ密度は１００倍となる。写真印刷技術の現在の進歩が続くならば、（２５０ｎｍ（あるいは、１２０ｎｍ）単位の）最小機能寸法が比較的短期間に可能になるはずである。したがって、本メモリ密度は、写真印刷技術の制限によってだけ制限されている。さらに、完全磁束クロージャに起因して、本メモリアレイは磁気膜メモリに関連する通常の問題に悩まされることはない。このようなメモリの電流要求は、特に魅力的である。形状が上述した通り（中心間隔が６μｍ×８μｍのセル）であるならば、２つの層は、それぞれ２０ｅ．及び５０ｅ．の保磁力を有し、カップリングフィールドは１０ｅ．であり、したがって、最大電流は全ての線において４ｍＡである。 VI．基板に対して平行なクロージャ軸を備えるＰＲＡＭ素子図１０には、図７に図示するものよりも少ない製造ステップ、及びよりコンパクトなＧＭＲＰＲＡＭセル４００を図示する。磁束カップリングは、底部磁気膜から薄絶縁ギャップ４０４を通って上部膜４０２に到達し、再び戻る。側面における形状は平面状トロイドと同じである。軸は膜平面中に存在する。この薄絶縁ギャップにより、磁束クロージャは、図７に図示する発明の実施の形態ほど完全ではない。磁気膜間のカップリング型は、強磁性カップリング、反強磁性カップリング、あるいは、ストレーカップリングのあらゆる組み合わせであり得る。ＰＲＡＭセル４００は、パーマロイ保持層４０２、絶縁膜４０４、ディジット線４０６、ワード線４０８、絶縁層４１０及びＧＭＲを示す多層記憶膜４１２を備えている。ＧＭＲ膜４１２をパーマロイ保持層４０２から分離する絶縁膜４０４は、２つの金属層を短絡しないできるだけ薄い膜厚を有することが要求される。５０オングストロームの厚さが好ましい。パーマロイ保持４０２は、ストリップ線周りの記憶膜４１２の一端から他端まで磁束パスを完成させるために十分な厚さを有するべきである。それの組成は、線状ドメインを避け、また、低保磁力を有するために、僅かに正の磁歪を有するよういくらか鉄リッチである。ＧＭＲ多層膣４１２は、（ＮｉＦｅ／Ｃｕ／Ｃｏ／Ｃｕ）の１５層である。堆積の続きは以下の通りである。基板上の第１堆積物は、多層ＧＭＲ膜４１２である。この後、他の絶縁層４１０によって分離される絶縁層４１０及び２つの駆動線４０６，４０８が、堆積され、パターン化される。駆動線４０６，４０８の構成は、６個のＰＲＡＭセル４００からなるアレイ４２０を図示する図１１に図示されている。次のステップは、ＧＭＲ膜４１２をパーマロイ保持４０２から分離するためにアセンブリ上へ超薄絶縁膜４０４（約５０Å）を堆積させる。パーマロイ保持４０２は、最後の堆積層である。図１０及び図１１に図示される設計は、製造費が低廉であり、小電流で機能し、所定マスク機能寸法に対して高密度を備え、ＡＭＲを使用するメモリセルの１０倍の読出し電圧を有するはずである。この設計の変更では、パーマロイ保持４０２を実質的に記憶素子４１２と同一のＧＭＲ多層腹で置き換える。この結果、絶縁ギャップ４０４が取り除かれる。図１１から、本発明における２本の駆動線は、直交せず平行であることが判る。直交駆動線は、磁束クロージャ方向から磁性を離隔させるので、これは非常に重要である。本発明では、磁束は常時、閉じられている。 VII．垂直ＧＭＲを備える超小型ＰＲＡＭ素子超高密度ＰＲＡＭは、現在利用可能な高解像度ツールアプリケーション、及び全金属スピントランジスタを介して達成され得る。高解像度ツールの詳細例としは、次に説明するチップ式顕微鏡がある。この例示は、本発明を制限するために用いられるものではない。Ａ．走査プローブ顕微鏡ナノメータスケールで表面を変化させる能力を備える走査プローブ顕微鏡は、非常に高い密度でのデータ記憶用潜在能力を提供する。走査トンネル顕微鏡（ＳＴＭ）及び原子力顕微鏡（ＡＦＭ）を含む、ディジタルメモリに対する２つの新規解決手段が、既に提案されている［John Maminによる，１９９４年ソリッドステートメモリ技術会議、５月２３日〜同２５日までＣＡ、パサデナで開催の会議録１２１〜３３ページ］。これらの装置では、表面付近、または、表面と接触する可動チップが、読出し／書込み操作の間、表面を写すため／変化させるために用いられる。図１２〜図１４に図示されているＰＲＡＭ設計は、これら顕微鏡の非常に優れた能力を、ソリッドステートメモリの操作上、コスト上の利点を備える構造的特徴と組み合わせる。これら高解像度ツールによって可能になる超精密印刷は、超大規模ＰＲＡＭチップの製造に用いられ得る。ＳＴＭプローブはまた、アレイ中に製造され得ると共に、米国特許５，２３７，５２９に記載されているようにメモリアプリケーション中のトランジューサとして用いられ得る。平面内ＧＭＲＰＲＡＭアレイの特性上の制限は２つある。第１に、印刷上の制約によってもたらされる密度限界、及び従来の制御電子回路により取られる比較的大きな領域である。第２に、制御電子回路に起因する速度限界である。ＰＲＡＭを製造するための操作プローブ顕微鏡（ＳＰＭ）といった高解像度技術の使用は、ＰＲＡＭセル最小機能寸法の制限を、現在、従来印刷技術によって達成され得るものよりも少なくとも１桁だけ低減させる。ＳＰＭの使用はまた、出力を大幅に増加させ、駆動電流を大幅に低減させる形状要素を備えるメモリ素子の製造を許容する。第２の制限、すなわち、制御電子回路速度は、全金属スピントランジューサのアプリケーションを介してＧＭＲアレイに向けられる。本発明によれば、全金属スピントランジューサを備える垂直ＧＭＲＰＲＡＭ素子は、ＡＭＲ設計、あるいは、平面内ＧＭＲ設計と比較して、より高い密度、及びより高速な読出しを提供する。ＧＭＲメモリは、種々の補助周辺電子回路を必要とする。これらには、書込み、及び読出し操作中、ワード電流パルスを要求ワード線に送信するためのワード選択マトリクス、書込みサイクルの間、ディジット電流パルスを要求ディジット線に送信するためのディジット選択マトリクス、及び、信号を要求センス線からセンスアンプに送信するためのセンス選択マトリクスが含まれる。これら電子アレイは、従来の半導体装置を備え得る。その場合、ＰＲＡＭ素子は、配置済選択トランジスタを有する半導体チップ上に製造される。しかしながら、その中に選択電子回路自身がＧＭＲ物質から製造されるという他の選択枝もある。結果として、選択電子回路は、ＧＭＲメモリ素子と同時に堆積され、この結果、多くのマスク、及び製造ステップが省略される。そのようなＧＭＲ装置の１つは、スピントランジューサである。Ｂ．全金属（ＧＭＲ）スピントランジューサ全金属スピントランジューサは、全く新規な種類のスイッチング装置［M．Joh nson，IEEE Spectrum 31 No．5（1994）47］である。それは、２つの異なるキャリアに依存するので、従来のバイポーラトランジスタとは異なる。しかしながら、半導体バイポーラトランジスタ用キャリアが電子及びホールである、すなわち、キャリアは異なる電荷を有するのに対して、金属トランジスタ中における２つのキャリア集団は、双方共にそれらのスピン配位によって識別される電子である。一般的に、それは、エミッタ、及び、コレクタ層が強磁性膜であると共に、基盤層が非磁性金属である巨大磁気抵抗素子である。それの出力は、２つの磁性間角度を変更することにより調整される。すなわち、２つの膜の一方を切り替えることにより、それらの相対オリエンテーションが、平行、及び、逆平行間で変化する。全金属トランジューサの特性が自身の寸法縮小を改善するので、また、サブミクロン印刷技術が容易に全金属トランジューサの製造に適用され得るので、全金属トランジューサは、半導体バイポーラトランジスタよりもかなり小さく、１００倍の密度で製造され得ることが予測される。全金属トランジューサのスイッチング時間は、実質的にＧＭＲＰＲＡＭ記憶素子についてのそれと同一の１〜１０ｎｓの範囲に計画されている。したがって、全金属トランジューサによる従来の制御電子回路の置き換えは、速度、及び密度特性が記憶素子自身の特性により制限されるポイントまでＰＲＡＭセルの寸法、及びスイッチング速度を低減する可能性を提供する。さらに、それは、ＰＲＡＭ製造プロセスを、以下に説明するように大幅に単純にする。全金属スピントランジューサは他の機能ＰＲＡＭ素子と同一のチップ上に同時に製造され得るので、本発明に係るＰＲＡＭに対して全金属スピントランジューサを用いることにより非常に大きな利益が得られる。追加の金属被覆、ドーピング、あるいは、高温での追加プロセスは必要ない。メモリ全体、選択電子回路、及び全てが、追加堆積ステップ、あるいは、プロセスなくして同時に同一基板上に堆積される。例えば、図５〜図１１に図示されるＰＲＡＭ設計は、標準的な薄膜プレーナプロセス、マイクロ機械加工、印刷、集積回路、及び磁気抵抗物質を用いて製造され得る。半導体素子のスピントランジスタへの置き換えは、少なくとも２点においてＰＲＡＭの製造を単純化する。１つ目は、それは、製造プロセスにおいて同一基板上に半導体物質、及び磁性物質を組み合わせる際に生じ得る潜在的な複雑化を排除する。それはまた、それ自身は半導体製造に向かない、いわゆる「ウェッビング」プロセスによってＰＲＡＭの大量製造への道を切り開く。ＰＲＡＭ中のＧＭＲスピントランジスタは、記憶／読出し素子と同一物質から成ることが好ましいが、同一構造を備える必要はない。磁気層の保磁力は、記憶／読出し素子などの保磁力に近似していることが好ましい。既述した方法によるＧＭＲスピントランジスタの使用は、ＰＲＡＭの補助電子回路のわずか一例を表すものであり、本発明はそのような例示に限定されるものでないことは理解されるべきである。Ｃ．超密度テラビットＰＲＡＭ集合的に、従来の印刷技術、及びマイクロ製造技術を、基板上に直接、線、及び記憶／読出し素子を堆積し、パターン形成す超高解像度技術によって置き換えること、及び半導体式トランジスタを全金属スピントランジスタによって置き換えることは、より一層コンパクト（１０Ｇｂｉｔ／ｃｍ²〜１Ｔｂｉｔ／ｃｍ²）かつ高速（１０ｎｓ未満）なＰＲＡＭをもたらす。超密度テラビットメモリ用ＰＲＡＭセル５００の概念設計が図１２（ａ）及び１２（ｂ）に図示されている。図１２（ａ）は、ワード線５０２が、どのようにして絶縁ピラー５０６を介してＧＭＲ記憶膜５０４を通過し、結合されているかをより明確に示すＰＲＡＭセル５００の部分分解図を図示する。図１２（ｂ）は、絶縁５０８を備える縦方向構成図を図示する。記憶／読出し膜５０４と組み合わせられた閉磁束ＧＭＲは、ワード線５０２電流及びセンス／ディジット線５１０電流の同時発生によって切り替えられる。後者は、実際にはＧＭＲ膜を通じて進行する。前者は、ＧＭＲ膜とは絶縁されている。図示されているメモリは、２つの次元を有し、同時発生電流によって作用させられ、及びビット構成である。この発明の実施の形態では、図５及び図６に示す発明の実施の形態とは異なり、ディジット線及びセンス線が単一センス／ディジット線中に組み込まれている。１６個のメモリセル５００のアレイ５２０が図１３に図示されている。当然のことながら、テラビットメモリは、各モジュール中にさらに多くの線を有している。ワード線５０２の端部には、ワード電流駆動回路、及びワード選択マトリクス（図示しない）が、センス／ディジット線５１０の端部には、センスアンプ、及びセンス選択マトリクス（低レベルゲート、図示しない）がその一端に、ディジット選択マトリクスがその他端（図示しない）に在る。ワード線５０２、センス／ディジット線５１０、及び選択マトリクス５５２，５５４，５５６を示すＧＭＲＰＲＡＭモジュール５５０が図１４に図示されている。従来のＡＭＲメモリは、各センス線上に３２個のメモリ素子を有している。ＧＭＲ素子は非常に大きな出力を有しているので、センス／ディジット線当たりの素子数は、少なくとも１０要素だけ大きい。ダミー線は、ノイズをキャンセルするために用いられる。読出しは平面内ＧＭＲＰＲＡＭと同様にして実行される。ワード電流は、選択ワード線に沿って送られ、ワード線に沿う各ビットのパーマロイ層の磁性ベクトルを変化させる。高保磁力コバルト層は、影響を受けない。単一センス／ディジット線が選択されると、その線上の信号だけが低レベルゲートを通じてそのモジュール用センスアンプに対して送られる。したがって、センスアンプは、選択ワード線と選択センス／ディジット線の交点に存在する僅か１ビットからの信号だけを認識する。図１２〜図１４に図示されるＧＭＲＰＲＡＭ素子は、非常にコンパクトであり、統合され、速く、また、各コンピュータの一部分である磁気コアメモリと同様に確実に作動することが予測され得る。古いコアのように、これらＰＲＡＭ素子は、完全磁束クロージャを有し、また、小さくなるにつれ、さらに優れた、高速な、小電流要求を得る。しかしながら、旧式のコアメモリと異なり、（１）印刷技術による制限以外にＰＲＡＭアレイに対する密度制限はなく、（２）磁束に依存しないので出力は寸法と共に低減せず、（３）読出しが非破壊的である。ＰＲＡＭの出力は、電流がメモリ素子を通過する際の巨大磁気抵抗によりもたらされる。この出力は、全抵抗の僅かな変化であり、また、形状要素が同一である限りメモリ素子の寸法に無関係である。図１２〜図１４における導体、及びメモリ設計は、金属であり、従来の半導体が有するキャリア制限を有していない。したがって、これらＰＲＡＭ素子は、旧型コアの長所を維持し、一方で、望ましくない制限を取り除く。それらは、事実上「スーパーコア」である。つまり、このＰＲＡＭ設計は、高速、廉価、ランダムアクセス、コンパクト、高速変更可能、堅牢、かつ不揮発なテラビットメモリに唯一的に適する。 VIII．製造一般的に、巨大磁気抵抗膜は、ＰＲＡＭ情報セルの一部として機能するために、注意深い設計、及び製造技術を要求する。高保磁力層は、ワード線、及びディジット線の電流の組み合わせに基づくフィールドにより切り替えられるよう十分に低い保磁力を有する必要があると共に、ワードパルス、あるいは、ディジットパルスのいずれか一方だけによっては切り替えられないよう十分に高い保磁力を有する必要がある。最大信号について、高保磁力層は、全低保磁力層の切替に要求されるレベル以下で切替を開始してはならない。そこで、コバルトの最小保磁力を上げるため、高保磁力非伝導磁気酸化層は、時々、第１コバルト層に先立ち基板上に堆積される。同様に、他のそのような層が構造の最後のコバルト層上に時に堆積される。非磁気金属層は、２つの磁気層の個別の切り替えを可能にするために交換カップリングを十分に弱くするほど十分に厚くなくてはならず、一方で、全構造の抵抗を下げることにより膜信号を短絡するほど厚くあってはならない。Ａ．製造プロセス巨大磁気抵抗を備えるメモリセル製造プロセスについて以下説明する。膜は、周知のスパッタリング、あるいは、蒸着によって製造され得る。巨大磁気抵抗膜は、エッチング処理済駆動線を備える段状表面ではなく、平滑、かつ、未処理の基板表面上に堆積されることが大いに好ましい。この理由から、また図８を参照して説明したように、磁気コア素子底面上の駆動線部分は、コア素子自身よりも大きいことが好ましい。また、この発明の実施の形態では、上部駆動線はコア素子の中心を通って下部と接続されている。製造プロセスにおいては、下部ワード線が先ず配置される。その後、絶縁層が適用される。そして、これら２層のエッチングが実行される。次に、下部ディジット線が堆積され、そして、エッチングされる。下部ディジット線に続き、他の絶縁層が堆積される。この時点で、コアを配置することが好ましい。各コア素子は、先に配置された２層の下部伝導層の交差により規定される幅広平面上に配置される。次に、コア素子の中心にて下部層に対するホールがエッチングされる。この後、上部駆動線が製造され、コア素子内のエッチングホールを介して下部駆動線との接続が確立される。この好適な製造プロセスでは、この時点で、基板上へ４層の金属層、及び３層の絶縁層を堆積する７つの堆積ステップが存在する。Ｂ．消磁フィールドの回避前述のように、本発明に係るメモリセルの設計においては、磁束構造が閉じており、メモリオペレーションの全段階においていつも閉じていることが重要である。オープン構造は、不完全なスイッチングをもたらし、また磁性クリープによる情報喪失、本質的に遅いスイッチングプロセスを潜在的に招く。隣接ビットは、磁束構造が実質的に閉じられていない場合、磁性クリープの一因となり得る。従来の膜メモリは、（駆動線幅のため）一次元閉磁束で設計されている一方で、他の方向においては一般的に開かれている。磁性フィールドが第二次元中へ回転させられるときに、消磁フィールドはメモリ破壊を開始する。本発明の設計によれば、メモリセルの磁性は、第二次元中へ回転させられないので、磁性クリープ、及びそれに関連する問題を示さない。本発明に係るメモリセルを備えることにより、電流は膜に対して垂直に、あるいは、膜平面内で流れ得ることが理解される。原則として、垂直な流れは、読出し素子にとって好適な構成であるため、一般的に、抵抗変化、すなわち、ＧＭＲ効果は、後者の場合よりも前者の場合の方が大きい。しかしながら、メモリ素子幅が、その厚さの何倍も大きい場合には、平面に垂直な抵抗は、不都合なほど小さく、また、良好な読出し信号の取得が困難になり得る。この障害は、より好適な形状要素、すなわち、その幅を厚さに対して比較し得る素子を用いる素子の製造を許容する十分な精密印刷によって克服され得る。そして、良好な読出し信号、及びより大きな抵抗変化を達成するために十分に大きい抵抗を備える記憶／読出し素子を実現することが可能になり、これにより、「１」及び「０」の信号が明確に識別され得る。本発明における巨大磁気抵抗を示す物質の利用は、メモリ設計におけるいくつかの重要な選択を必要とする。先ず、非磁気伝導体は、素子の平均自由行程より薄い厚さを有しているべきである。平面内オペレーションが選択された場合には、中間層の短絡効果が重要となる。しかしながら、他の複雑な結合、及び機会が存在する。２つの層のスピンと結合されている２層の磁気層間における超交換が存在する。カップリング長は、分離層の厚さに依存し、厚さが増すにつれ短くなる。さらに、カップリングのサインは、分離幅の振動関数であり、したがって、カップリングは、いくつかの分離に対して強磁性であり、また、他のものについて反強磁性である。このことは、層間の分離が変化する膜を製造したと共に、分離距離の４倍のカップリングリバースサインを発見したParkin等により経験的に示されている。また、強磁性カップリング、あるいは、反強磁性カップリングのあらゆる組み合わせの選択が存在する。非破壊読出しは、それが他の磁気層の磁性に対して平行に磁化された層と逆平行に磁化された層との間で振動するように、層の１つにおける磁性を繰り返し変化させることにより実行され得る。このような繰り返し非破壊読出しは、信号／ノイズ比を改善する。磁気層の組成もまた重要である。磁気層の組成は、下向きスピン電子までの大きな比率を有するべきである。例えば、純ニッケルは好ましくない選択である。組成はまた、０磁歪、大きな粒子寸法、及び平均的な異方性を備えるべきである。繰り返し非破壊読出しについて、読出し中、他の層のオリエンテーションが繰り返し振動するのに対して、１つの層のオリエンテーションは同じまま残るよう、最上層磁気層の保磁力は、下層のそれとは異なるべきであり、また、２層の磁気層間における交換カップリングは、読出し電流が除去されたとき、切替層を元の状態に戻すために十分な大きさを有するべきである。読出しに有用であるために磁気層は異なるべきである。１つの層は記憶素子であり、他の層は読出し素子である。適用読出電流は、読出し層を切り替えるが、記憶層は切り替えない。さらに、切替中、半選択フィールドを供給するディジット線、及び読出し中、信号を検出するためのセンス線の双方として、磁気抵抗の検出のための電流を供給する線を使用する選択肢が存在する。 IX．代表的な適用例本明細書中に記述されている不揮発性メモリアレイの唯一的な特徴は、それ自身、数多くの高速データ記憶装置、及び検索システムの投に立ち、また、有用である。一般的に、ＰＲＡＭは、コンピュータ、レコーダ、制御装置といったディジタルシステム、及びこれらの装置が投立つ全産業の全般にわたり、メインメモリ、及び大容量記憶装置としての適用性を有している。詳細な適用例の一部のリストを以下に示す。最初の使用例は、大きなデータ記憶装置、及び最大アクセス速度を要求するコンピュータアプリケーションとの使用である。１つの例として、ガイダンスシステムのような意思決定要求を伴う人工知能プロセスがある。他の重要な例示として、知覚入力、及び、迅速な反応動作を必要とするロボット工学システムがある。不揮発性メモリに対する高速、及び、パラレルアクセスから利益を享受するコンピュータに関する適用例であればどのようなものでも、このコンポーネントから利益を享受するであろう。この例示は、突然に、ランダムに電力損失に遭遇し得る通信システム分野、及び通信制御装置分野である。一般的に、ディジタル通信制御装置は、最大帯域幅を要求する。一般的に、即時フィードバックを要求する者（例えば、手術を行う外科医）により利用され、また、リアルタイムでの最大アクセス速度が不可欠な、膨大な格納データにアクセスするリアルタイムシステムもまた存在する。不揮発性、及びＲＡＭの速度を組み合わせたＰＲＡＭは、そのようなシステムのために重要である。あらゆるディスクインテンシブアプリケーション、例えば、データベース検索、グラフィックス、及び多くのビジネスコンピュータアプリケーション、において、位置決め時間はＩ／Ｏの大部分を占めている。全てのそのようなアプリケーションについて、ＧＭＲＰＲＡＭアレイに基づく記憶装置は、全体の計算速度の改善という必然的効果を伴って、Ｉ／Ｏに要求される時間を数桁低減する。より一般的には、ＧＭＲＰＲＡＭは、次の５つの点、一桁速いデータアクセス時間、非常に優れた耐衝撃性、及び耐振動性、高い信頼性、メンテナンスフリーオペレーション、及びヘッドクラッシュの不存在、においてディスク、テープシステムを大きく凌ぐ。その高速なランダムアクセス、及び恒久的な記憶装置と共に、メモリシステムの比較的小さな容積、及び重量は、ＰＲＡＭの不揮発性がバックアップバッテリを不要にするので、本発明をポータブルコンピュータにとって理想的なものとする。本発明のＰＲＡＭは、非揮発性及び、堅牢性及び半導体メモリのアクセス速度を備える実質的に回数無制限な磁気記憶装置の消去サイクルを組み合わせるそれ自身の潜在的能力の点で唯一のものである。ＰＲＡＭの企図する特性が商業的に入手可能な半導体メモリ、スタティックＲＡＭ（ＳＲＡＭ）、ダイナミックＲＡＭ（ＤＲＡＭ）、アプリケーション最適化ＥＰＲＯＭ（消去可能なプログラム可能リードオンリメモリ）に適用された製品名であるＦＬＡＳＨと表１にて比較されている。ＰＲＡＭは、ＳＲＡＭの書込み、及び読出し速度に迫る企図する書込み及び読出し速度、及び低消費電力を備えているように思われる。高速ダイナミック技術とは異なり、ＰＲＡＭは、非揮発性なので待機電力を必要としない。唯一、不揮発性メモリの一つに属するＦＬＡＳＨと異なり、ＰＲＡＭは、無制限の書込みサイクルを有している。ＦＬＡＳＨは低電力で高密度を提供するが書込み時間が長く、また、全ビット変更可能でない、すなわち、ランダムアクセスをサポートしていない。表２は、本明細書中にて説明したPRAM（パーマネントランダムアクセスメモリ）と他のメモリシステムとを比較する。Ｘ．結論上記記述は説明であり、制限ではない。本発明の多くの変形例は当業者にとって明らかである。例えば、異なるトランジューサ型が本発明の範囲を逸脱することなく用いられ得る。したがって、本発明の範囲は、上記説明に基づくことなく、その均等の範囲と共に添付の請求の範囲に基づいて決定されるべきである。

【手続補正書】【提出日】１９９８年５月７日【補正内容】請求の範囲１．複数の層を有する第１構造と該第１構造に関連する磁性ベクトルを有する選択層とを備え、前記第１構造が巨大磁気抵抗を示す記憶素子において、前記記億素子が少なくとも１つの次元に閉磁束構造を有し、且つ第１構造に関連する磁性ベクトルが前記記憶素子の全作業段階を通じて少なくとも１つの次元に実質的に制限されていることを特徴とする記憶素子。２．前記複数の層は第１の数の強磁性層と該第１の数より少なくとも１つ少ない第２の数の非磁性伝導層とを交互に備え、前記磁性ベクトルは前記強磁性層に関連していることを特徴とする請求項１に記載の記憶素子。３．前記第１の数の強磁性層は第１の保磁力を有する少なくとも第１層と、第２の保磁力を有する少なくとも第２層とを備え、前記第２保磁力が前記第１保磁力よりも大きいことを特徴とする請求項２に記載の記憶素子。４．少なくとも１つの第２層が酸化層と接触し、これにより前記少なくとも１つの第２層の切替しきい値が増加することを特徴とする請求項３に記載の記億素子。５．前記記億素子の第１層は情報を記億するための層であり、前記記憶素子の第２層は前記情報の読出しのための層であることを特徴とする請求項１に記載の記憶素子。６．前記第１構造は複数の辺を備え、その辺の１つが巨大な磁気抵抗を示す複層構造であり、各磁気層がスクエアループ構造を有することを特徴とする請求項１に記載の記憶素子。７．前記第１構造は巨大な磁気抵抗を示す複層トロイダル構造を備えたことを特徴とする請求項１に記載の記憶素子。８．前記第１構造に対する情報の読出し及び書込みをする手段と、前記第１構造に対する情報の読出し及び書込みを可能にするために選択信号を前記記憶素子に適用するための選択導体と、を備えたことを特徴とする請求項１に記載の記憶素子。９．前記読出し及び書込み手段は、前記第１構造に対して電気的に結合された読出し導体と、前記第１構造及び前記読出し導体から電気的に絶縁された書込み導体とを備えたことを特徴とする請求項８に記載の記憶素子。１０．前記読出し及び書込み手段は、前記第１構造に電気的に結合された単一の導体を備えたことを特徴とする請求項８に記載の記憶素子。１１．前記読出し及び書込み手段はディジット線を備え、前記選択導体がワード線を備え、前記ワード線が前記ディジット線に並列となる領域で情報が前記第１構造に蓄えられることを特徴とする請求項８に記載の記憶素子。１２．第２構造を有するセンシング素子を備え、前記第２構造が複数の層を有し、前記第２構造の中の選択層が該第２構造に関連する磁性ベクトルを有し、前記第２構造が磁気抵抗を示す記億素子において、前記第２構造に関連する磁性ベクトルが前記記憶素子の全作業段階を通じて少なくとも１つの次元に実質的に制限されていることを特徴とする請求項１に記載の記憶素子。

───────────────────────────────────────────────────── フロントページの続き (72)発明者スピッツァーリチャードアメリカ合衆国カリフォルニア 94709 バークレイオックスフォードストリート 1214

Claims

【特許請求の範囲】１．複数の層を有すると共に巨大な磁気抵抗を示す第１構造と、関連する磁性ベクトルを有する選択層とを有し、少なくとも１つの次元の閉磁束構造を有するとともに、前記磁性ベクトルは前記記憶素子の全作用段階を通じて少なくとも１つの次元に実質的に制限されることを特徴とするメモリセル。２．前記複数の層は、第１の数の強磁性層と、該第１の数よりも１以上少ない第２の数の非磁気伝導層とを交互に備え、前記磁性ベクトルは前記強磁性層と関連する請求項１に記載のモリセル。３．前記第１の数の強磁性層は、第１の保持力を有する少なくとも第１層と、第２の保持力を有する少なくとも第２層とを備え、前記第２の保持力が前記第１保持力よりも大きい請求項２に記載のメモリセル。４．少なくとも１つの第２層が酸化層と接触し、これにより前記少なくとも１つの第２層の切替しきい値が増加する請求項３に記載のメモリセル。５．前記記憶素子の第１層は情報を記憶するための層であり、前記記憶素子の第２層は前記情報の非破壊読出しのための層である請求項１に記載のメモリセル。６．前記第１構造は複数の辺を備え、その辺の１つが巨大な磁気抵抗を示す複層構造であり、各磁気層がスクエアループ構造を有する請求項１に記載のメモリセル。７．前記第１構造は、巨大な磁気抵抗を示す複層トロイダル構造を備えた請求項１に記載のメモリセル。８．前記第１構造に対する情報の読出し及び書込みをする手段と、前記第１構造に対する情報の読出し及び書込みを可能にするために選択信号を前記記憶素子に適用するための選択導体とをさらに備えた請求項１に記載のメモリセル。９．前記読出し及び書込み手段は、前記第１構造に対して電気的に結合された読出し導体と、前記第１構造及び前記読出し導体から電気的に絶縁された書込み導体とを備えた請求項８に記載のメモリセル。１０．前記読出し及び書込み手段は、前記第１構造に電気的に結合された単一の導体を備えた請求項８に記載のメモリセル。１１．行と列に配置される記憶素子のアレイを備え、前記各記憶素子は、複数の層を有し、選択された層はそれに関連した磁性ベクトルを有し、第１構造は巨大な磁気抵抗を示し、前記記憶素子が１以上の次元の閉磁束構造を有し、前記磁性ベクトルは前記記憶素子の全作用段階を通じて前記１以上の次元に実質的に制限され、前記記憶素子アレイに対して情報の読出し及び書込みをするための複数の読出し及び書込み導体を備え、各読出し及び書込み導体が前記記憶素子の特定の行に対して読出し及び書込みをするために用いられ、選択信号を前記記憶素子アレイに対して適用するための複数の選択導体を備え、各選択導体は前記記憶素子の特定の列を選択するために用いられ、前記記憶素子のいずれかに対するランダムなアクセスが、前記読出し及び書込み導体と選択導体の対応するものへの信号の発生によって達成されることを特徴とする情報記憶装置。１２．各記憶素子における前記複数の層は、第１の数の強磁性層と前記第１の数よりも１以上少ない第２の数の非磁気伝導層とを交互に備え、前記磁性ベクトルは前記強磁性層と関連する請求項１１に記載のアレイ。１３．前記第１の数の強磁性層は、第１の保持力を有する少なくとも第１層と、第２の保持力を有する少なくとも第２層とを備え、前記第２の保持力が前記第１の保持力よりも大きい請求項１２に記載のアレイ。１４．少なくとも１つの前記第２層が酸化層と接触し、これにより前記少なくとも１つの第２層の切替しきい値が増加する請求項１３に記載のアレイ。１５．各記憶素子について、第１層は情報を記憶するための層であり、第２層は前記情報の非破壊読出しのための層である請求項１１に記載のアレイ。１６．各記憶素子の前記第１構造は複数の辺を備え、その１辺が目大な磁気抵抗を示す複層構造である請求項１１に記載のアレイ。１７．各記憶素子の前記第１構造が巨大な磁気抵抗を示す複層トロイダル構造を備えた請求項１１に記載のアレイ。１８．前記複数の読出し及び書込み導体は複数の読出し導体及び選択導体を有し、記憶素子の各行はそれに関連する読出し導体及び書込み導体を有し、特定の行の読出し導体は前記特定の行における前記記憶素子の前記第１構造に電気的に結合され、前記特定の行に関連する書込み導体は前記特定の行における前記記憶素子の前記第１構造及び前記特定の行に関連する前記読出し導体から電気的に絶縁されている請求項１１に記載のアレイ。１９．前記複数の読出し及び書込み導体は、複数のデュアルパーパス読出し／書込み導体を有し、記憶素子の各行はそれに関連する読出し／書込み導体を有し、特定の行の前記読出し／書込み導体は前記特定の行における前記記憶素子の前記第１構造に電気的に結合されている請求項１１に記載のアレイ。２０．全金属装置であるサポート電子回路をさらに備えた請求項１１に記載のアレイ。２１．前記サポート電子回路が複数の巨大な磁気抵抗の全金属スピントランジューサを備えた請求項２０に記載のアレイ。２２．複数の層を有し巨大な磁気抵抗を示す第１構造と、関連する磁性ベクトルを有する選択層と、前記第１構造からの読出しを可能にするために自身に対して選択信号を適用するための選択導体とを有し、少なくとも１つの次元の閉磁束構造を有し、磁性ベクトルが前記記憶素子の全作用段階を通じて、少なくとも１つの次元に実質的に制限される記憶素子を非破壊的に読み出すための方法であって、前記選択導体を介して前記記憶素子に選択信号を適用し、これにより少なくとも第１の磁性ベクトルのオリエンテーションを変更し、少なくとも第２の磁性ベクトルのオリエンテーションをそのまま維持し、前記読出し導体上における抵抗変化を検出することを特徴とする記憶素子の非破壊読出し方法。２３．前記選択信号適用ステップは、前記少なくとも１つの第１の磁性ベクトルのオリエンテーションを複数回変更し、前記少なくとも１つ以上の第１の磁性ベクトルのオリエンテーションは前記少なくとも１つの第２の磁性ベクトルに対して平行と非平行との間で振動する請求項２２に記載の方法。２４．複数の層を有し巨大な磁気抵抗を示す第１構造と、関連する磁性ベクトルを有する選択層と、前記第１構造へ書込むための書込み導体と、前記第１構造への書込みを可能にするために自身に対して選択信号を適用するための選択導体とを有し、少なくとも１つの次元の閉磁束構造を有し、磁性ベクトルが前記記憶素子の全作用段階を通じて少なくとも１つの次元に実質的に制限される記憶素子への書込み方法であって、前記選択導体を介して前記記憶素子に選択信号を適用し、前記選択信号の適用と共に書込み信号を同時に適用し、これにより少なくとも１つの第１の磁性ベクトルの所望のオリエンテーションを確立し、前記書込み信号が除去された後、前記所望のオリエンテーションが持続することを特徴とする記憶素子に対する書込み方法。２５．上面、下面、それを通過する孔を有し、該孔の周りに磁性を有すると共に、巨大な磁性抵抗を示す多層薄膜記憶素子と、前記孔を通過し、前記薄膜記憶素子から電気的に絶縁された薄膜ワード線と、前記多層薄膜記憶素子内の磁性ベクトルオリエンテーションに依存する抵抗を示すと共に、自身を通過する電流が前記薄膜記憶素子を通過するよう前記薄膜記憶素子に結合された２つのセグメントを有するセグメント薄膜センス／ディジット線とを有し、前記薄膜記憶素子の磁性は、前記セグメントセンス／ディジット線と前記ワード線とに同時に電流が発生するのに対応して前記孔の周りを時計方向から前記孔の周りを反時計方向へ、及び前記孔の周りを反時計方向から前記孔の周りを時計方向へ切り替えられ、前記薄膜記憶素子の磁性は薄膜記憶素子の実質的に全動作段階中閉磁束オリエンテーションを有することを特徴とする薄膜メモリセル。２６．前記薄膜記憶素子が、非磁性伝導層により高保磁力磁気層から分離された低保磁力磁気層を備えた多層膜である請求項２５に記載の薄膜メモリセル。２７．通過孔と該孔の周りに磁性とを有し、巨大な磁性抵抗を示す多層薄膜記憶素子と、前記薄膜記憶素子から電気的に絶縁され且つ前記孔を通過する薄膜ワード線と、前記薄膜記憶素子から電気的に絶縁され且つ前記孔を通過する薄膜ディジット線と、前記多層薄膜記憶素子内の磁性ベクトルオリエンテーションに依存する抵抗を示すと共に、自身を通過する電流が前記薄膜記憶素子を通過するよう前記薄膜記憶素子に結合された２つのセグメントを有するセグメント薄膜センス線とを有し、前記薄膜記憶素子の磁性は、前記ディジット線と前記ワード線に同時に電流が発生するのに対応して前記孔の周りを時計方向から前記孔の周りを反時計方向へ、及び前記孔の周りを反時計方向から前記孔に周りを時計方向へ切り替えられ、前記薄膜記憶素子の磁性が、薄膜記憶素子の実質的に全動作段階中閉磁束オリエンテーションを有することとを特徴とする薄膜メモリセル。２８．巨大な磁性抵抗を示す多層薄膜記憶素子と、前記薄膜記憶素子の上面に堆積されると共にそれから電気的に絶縁された薄膜ワード線と、前記薄膜ワード線の上面に堆積されると共に、前記薄膜記憶素子上の領域において前記薄膜ワード線と平行であり、且つ、前記記憶素子及び前記薄膜ワード線の双方から電気的に絶縁された湾曲した薄膜ディジット線と、前記薄膜記憶素子、前記薄膜ワード線、及び前記薄膜ディジット線の上面に堆積されると共に、前記ワード線および前記薄膜ディジット線から電気的に絶縁された磁性物質保持素子と、前記多層薄膜記憶素子内の磁性ベクトルオリエンテーションに依存する抵抗を示すと共に、自身を通過する電流が前記薄膜記憶素子を通過するよう前記薄膜記憶素子に結合された２つのセグメントを有するセグメント薄膜センス線とを有し、前記薄膜記憶素子の磁性は、前記ディジット線と前記ワード線に同時に電流が発生するのに対応して前記ワード線およびディジット線の周りを時計方向から前記ワード線及びディジット線の周りを反時計方向へ、および前記ワード線及びディジット線の周りを反時計方向から前記ワード線およびディジット線の周りを時計方向へ切り替えられ、前記薄膜記憶素子の磁性が、薄膜記憶素子の実質的に全動作段階中閉磁束オリエンテーションを有することとを特徴とする薄膜メモリセル。２９．前記薄膜記憶素子および前記保持素子はそれぞれ巨大な磁性抵抗を示す多層構造を備え、また、前記保持層が前記薄膜記憶素子に対して電気的に結合された請求項２８に記載の薄膜メモリセル。３０．前記薄膜ディジット線は前記薄膜ディジット線に電気的に結合され、これによりデュアルパーパスディジットセンス線が形成される請求項２８に記載の薄膜メモリセル。３１．複数の層を有すると共に巨大な磁気抵抗を示す第１構造と、関連する磁性ベクトルを有する選択層とを有し、少なくとも１つの次元の閉磁束構造を有し、前記磁性ベクトルは前記記憶素子の全作用段階中少なくとも１つの次元に実質的に制限されることを特徴とする記憶素子。