JPH11514184A - 発振器 - Google Patents

Abstract

(57)【要約】 発振器に振幅制御器（ＡＭＰＲＥＧ１）を設け、この振幅制御器を、その入力端（Ｇ１）を以って振幅基準端子（ＡＭＰＲＥＦ１）に結合する。この振幅基準端子（ＡＭＰＲＥＦ１）に電圧発生手段を結合することにより出力端子（ＫＵ）における発振器信号の振幅を調整しうるようにする。

Description

【発明の詳細な説明】 発振器 本発明は、第１電源端子及び第２電源端子と、出力端子に結合された第１主電 極、前記第１電源端子に結合された第２主電極及び入力端子に結合された制御電 極が設けられた増幅トランジスタとを有する増幅器と、振幅制御器とを具える発 振器に関するものである。 このような発振器は米国特許第４，３６０，７８９号明細書に開示されており 既知である。この米国特許明細書に開示された発振器は、増幅器の、従って発振 器の電流消費量を最少にする振幅制御器を具えている。 この既知の発振器には、振幅制御器が比較的多くの構成素子を有するという欠 点がある。 この既知の発振器の他の欠点は、出力端子における発振器信号の振幅を調整し えないということである。 本発明の目的は、上述した欠点を排除した振幅制御器を有する発振器を提供せ んとするにある。 本発明は、第１電源端子及び第２電源端子と、出力端子に結合された第１主電 極、前記第１電源端子に結合された第２主電極及び入力端子に結合された制御電 極が設けられた増幅トランジスタとを有する増幅器と、振幅制御器とを具える発 振器において、前記振幅制御器が、出力端子における発振器信号の振幅を決定す る基準信号を受ける振幅基準端子と、第１主電極と、出力端子に結合された第２ 主電極と、振幅基準端子に結合された制御電極とを有する第１トランジスタと、 この第１トランジスタの第１主電極に結合された第１主電極と、入力端子に結合 された第２主電極と、制御電極とを有する第２トランジスタと、出力端子と第２ トランジスタの制御電極との間に結合されたバイアスキャパシタとを具えている ことを特徴とする。 出力端子における出力信号の振幅は振幅基準端子に結合された電圧発生手段に より制御しうる。発振器の増幅器に更に、この増幅器の相互コンダクタンスを高 めるための他の増幅トランジスタが設けられている場合には、この発振器に他の 振幅制御器を設けることができる。この他の振幅制御器は前述した振幅制御器と 同様に構成することができる。この他の振幅制御器を他の振幅基準端子に結合さ れた他の電圧発生手段により制御する場合には、出力端子における出力信号の正 及び負ピークを別々に制御することができる。所望に応じ、前記他の電圧発生手 段及び前記他の振幅基準端子を設けないようにすることができる。この場合、前 記他の振幅制御器を、前述した振幅基準端子に結合させる必要がある。この構成 では、出力端子における出力信号の正及び負ピークの双方が、前述した電圧発生 手段により制御される。 本発明による振幅制御器を有する発振器の例では、発振器が更に、この発振器 の始動を保護する始動回路を有し、この始動回路により入力端子における電位を 制限するようにする。この始動回路には、入力端子に結合された第１主電極と、 電流発生手段に結合された第２主電極と、基準端子に結合された制御電極とを有 する第３トランジスタと、第１電源端子に結合された第１主電極と、前記第３ト ランジスタの第２主電極に結合された第２主電極と、共通端子に結合された制御 電極とを有する第４トランジスタとより成る差動対を設けることができる。 以下に本発明を図面を参照して更に詳細に説明する。図中、 図１は、本発明による振幅制御器を具える発振器の一実施例を示す回路図であ り、 図２は、本発明による始動回路を具える発振器の一実施例を示す回路図である 。 これらの図で同じ構成素子には同じ符号を付してある。トランジスタはこの場 合電界効果トランジスタとして構成されており、例えばドレイン、ソース及びゲ ートがそれぞれ第１主電極、第２主電極及び制御電極に対応する。これらトラン ジスタはバイポーラトランジスタとすることもできる。又、図示の導電型の代り に反対の導電型のトランジスタを用いることもできる。また、バイポーラトラン ジスタと電界効果トランジスタとの組合せも可能である。電圧発生手段又は電流 発生手段の極性は要求されるように定める必要がある。発振器は集積回路中に形 成するか個別の素子として構成することができる。 図１は、本発明による振幅制御器ＡＭＰＲＥＧ１を具える発振器の一実施例を 示す。この発振器は、第１及び第２電源端子１，２と、ドレインＤ０が出力端子 ＫＵに結合され、ソースＳ０が第１電源端子１に結合され、ゲートＧ０が入力端 子Ｋ１に結合された増幅トランジスタＴ０とを有する増幅器ＡＭＰと；出力端子 ＫＵと共通端子ＫＧとの間に結合された共振器Ｑと；入力端子Ｋ１と共通端子Ｋ Ｇとの間に結合された第１キャパシタＣ１と；出力端子ＫＵと第２電源端子２と の間に結合された第２キャパシタＣ２と；共通端子ＫＧと第２電源端子２との間 に結合された第３キャパシタＣ３と；ソースＳ１が出力端子ＫＵに結合され、ゲ ートＧ１が振幅基準端子ＡＭＰＲＥＦ１に結合された第１トランジスタＴ１、ド レインＤ２が第１トランジスタＴ１のドレインＤ１に結合され、ソースＳ２が入 力端子Ｋ１に結合された第２トランジスタＴ２、出力端子ＫＵと第２トランジス タＴ２のゲートＧ２との間に結合されたバイアスキャパシタＣＩ及び第１電源端 子１と第２トランジスタＴ２のゲートＧ２との間に結合された電圧リミッタＶＬ ＩＭを有する振幅制御器ＡＭＰＲＥＧ１とを具えている。 共振器Ｑと第１キャパシタＣ１との直列回路は帰還通路を構成しており、この 帰還通路が増幅器ＡＭＰと相俟って閉ループを構成している。共振器Ｑはしばし ば石英結晶を以って構成されている。第２キャパシタＣ２及び第３キャパシタＣ ３は移相素子として作用し、その結果発振器の周波数が共振器の共振周波数にほ ぼ等しくなるようにしている。共振器Ｑに石英結晶が設けられている場合には、 この石英結晶の抵抗損失が、発振器の始動中に帰還通路が充分に有効とならない 程度に高くなるおそれがある。この理由から、抵抗素子Ｒを石英結晶と並列に接 続する必要がある。この抵抗素子Ｒは例えば抵抗体又はダイオードを以って構成 することができる。この抵抗素子Ｒは出力端子ＫＵと入力端子Ｋ１との間に結合 することもできる。 振幅制御器ＡＭＰＲＥＧ１の動作は以下の通りである。一例として、第２電源 端子２における電位が第１電源端子１における電位よりも高く、増幅トランジス タＴ０及び第１トランジスタＴ１がＮ型電界効果トランジスタであり、第２トラ ンジスタＴ２がＰ型電界効果トランジスタであるものと仮定する。出力端子ＫＵ における発振器信号の負の半部の振幅は、振幅基準端子ＡＭＰＲＥＦ１に電圧を 供給する電圧発生手段により振幅制御器ＡＭＰＲＥＧ１を介して制御しうる。出 力端子ＫＵにおける電位が第１トランジスタＴ１のしきい値電圧ＶＴ１以上に振 幅基準端子ＡＭＰＲＥＦ１における電位よりも低くなると、この第１トランジス タＴ１が導通し、電流が入力端子Ｋ１から第２トランジスタＴ２及び第１トラン ジスタＴ１を経て出力端子ＫＵに流れる。その結果、入力端子Ｋ１における電位 が降下し、増幅トランジスタＴ０を流れる電流が減少する。その結果、出力端子 ＫＵにおける電位は、振幅基準端子ＡＭＰＲＥＦ１と出力端子ＫＵとの間の電位 差が第１トランジスタＴ１のしきい値電圧ＶＴ１に等しくなる程度に出力端子Ｋ Ｕにおける電位が高くなるまで上昇する。出力端子ＫＵにおける出力信号が負の ピークにある際のみ第１トランジスタＴ１及び第２トランジスタＴ２に小電流が 流れ、従って振幅制御器ＡＭＰＲＥＧ１は出力信号の負ピーク中に有効に制御を 行なっている。第２トランジスタＴ２は出力信号の負ピーク中に導通していなけ ればならない為、負ピーク中ゲートＧ２における電位をソースＳ２における電位 よりも少なくとも第２トランジスタＴ２のしきい値電圧ＶＴ２だけ低くする必要 がある。このことは、ゲートＧ２をバイアスキャパシタＣＩを介して出力端子Ｋ Ｕに結合させることにより達成される。出力端子ＫＵにおける信号は共通端子Ｋ Ｇにおける信号と逆相である為、出力端子ＫＵにおける信号の負ピーク中には第 ２トランジスタＴ２のソースＳ２及びゲートＧ２間に充分大きな電位差が存在し 、その結果第２トランジスタＴ２が導通している。 電圧リミッタＶＬＩＭは第２トランジスタＴ２のゲートＧ２における信号電圧 を制限し、これにより、出力端子ＫＵから第１トランジスタＴ１及び第２トラン ジスタＴ２を経て入力端子Ｋ１に電流を流すようにするおそれを生じる第２トラ ンジスタＴ２のソース及びドレイン機能の交換を防止する。 図２は、本発明による、始動回路ＵＰ１を有する発振器の一実施例を示す。発 振器を始動させるために増幅トランジスタＴ０のゲートＧ０に電流発生手段すな わち電流源Ｉ１が通常のようにして結合されている。これにもかかわらず、発振 器が始動し損うおそれがある。これは以下の現象によるものである。電流源Ｉ１ は増幅トランジスタＴ０のゲート−ソース容量を逐次充電する為、ゲートＧ０と ソースＳ０との間の電圧差を増大させる。その結果、増幅トランジスタＴ０の導 通状態を高めるとともに増幅トランジスタＴ０の相互コンダクタンスをも更に増 大させる。これと同時にドレインＤ０とソースＳ０との間の電圧差が逐次減少す る。ドレインＤ０とソースＳ０との間の電圧差は所定の瞬時に増幅トランジスタ Ｔ０がもはや飽和状態とならなくなる程度に小さくなる為、増幅トランジスタＴ ０の相互コンダクタンスが急激に降下する。発振器がこの所定の瞬時にまだ始動 していなかった場合には、増幅トランジスタＴ０の相互コンダクタンスが不充分 である為に発振器は始動しえなくなる。 発振器の始動を確実にするために、始動回路ＵＰ１が更に、ドレインＤ３を入 力端子Ｋ１に結合し、ソースＳ３を電流源Ｉ１に結合し、ゲートＧ３を基準端子 ＲＥＦ１に結合した第３トランジスタＴ３と、ドレインＤ４を第１電源端子１に 結合し、ソースＳ４を第３トランジスタＴ３のソースＳ３に結合し、ゲートＧ４ を共通端子ＫＧに結合した第４トランジスタＴ４とを有する差動対Ｔ３，Ｔ４を 具えている。更に、第３トランジスタＴ３のドレインＤ３と直列に電圧レベルシ フタＬＥＶ１を接続することができる。 始動回路ＵＰ１は以下のように動作する。電圧発生手段により電位を基準端子 ＲＥＦ１に与える。この電位は第２電源端子２の電位の半分に等しくするのが好 ましい。まず最初、電流源Ｉ１によって生ぜしめられる電流ＩＳ１のある部分が 第３トランジスタＴ３を流れる。始動回路ＵＰ１と、増幅器ＡＭＰと、石英結晶 Ｑ及び抵抗素子Ｒの並列回路とが負帰還制御ループを構成する為、第４トランジ スタＴ４のゲートＧ４における電位は基準端子ＲＥＦ１における電位にほぼ等し くなる。従って、電流ＩＳ１の半分が第３トランジスタＴ３を流れる為、増幅ト ランジスタＴ０のゲート−ソース容量が逐次充電され、この増幅トランジスタＴ ０の導通状態が逐次高まる。第３トランジスタＴ３のソースＳ３及びドレインＤ ３間の電圧差は、この第３トランジスタＴ３がもはや飽和状態とならなくなるま で減少する。その結果、この第３トランジスタＴ３を流れる電流が連続的に減少 する。その結果、増幅トランジスタＴ０のゲート−ソース容量が全く或いは殆ど 更に充電されなくなる。電圧レベルシフタＬＥＶ１の設計を適切にすることによ り、増幅トランジスタＴ０が飽和状態でなくなる前に第３トランジスタＴ３が飽 和状態でなくなる。これにより発振器の始動を保護する。 発振器が発振している間は、電流ＩＳ１が第３トランジスタＴ３及び第４トラ ンジスタＴ４を交互に流れる。負帰還制御ループＵＰ１，ＡＭＰ，Ｑ，Ｒは共通 端子ＫＧ及び出力端子ＫＵにおける電位の直流電圧成分を基準端子ＲＥＦ１にお ける電位に等しくする。 発振器に他の増幅トランジスタＴ０Ｖが設けられ、そのドレインＤ０Ｖが出力 端子ＫＵに結合され、ソースＳ０Ｖが第２電源端子２に結合され、ゲートＧ０Ｖ が他の入力端子Ｋ２に結合されている場合には、この発振器は更に他の始動回路 ＵＰ２と、共通端子ＫＧ及び前記他の入力端子Ｋ２間に接続した第４キャパシタ Ｃ４とを有し、発振器の始動を確実にするようにする必要がある。この他の始動 回路ＵＰ２は始動回路ＵＰ１と同様に構成することができる。

Claims (1)

1. 【特許請求の範囲】 １．第１電源端子（１）及び第２電源端子（２）と、出力端子（ＫＵ）に結合さ れた第１主電極（Ｄ０）、前記第１電源端子（１）に結合された第２主電極（Ｓ ０）及び入力端子（Ｋ１）に結合された制御電極（Ｇ０）が設けられた増幅トラ ンジスタ（Ｔ０）とを有する増幅器（ＡＭＰ）と、 振幅制御器（ＡＭＰＲＥＧ１）と を具える発振器において、 前記振幅制御器（ＡＭＰＲＥＧ１）が、 出力端子（ＫＵ）における発振器信号の振幅を決定する基準信号を受ける振 幅基準端子（ＡＭＰＲＥＦ１）と、 第１主電極（Ｄ１）と、出力端子（ＫＵ）に結合された第２主電極（Ｓ１） と、振幅基準端子（ＡＭＰＲＥＦ１）に結合された制御電極（Ｇ１）とを有する 第１トランジスタ（Ｔ１）と、 この第１トランジスタ（Ｔ１）の第１主電極（Ｄ１）に結合された第１主電 極（Ｄ２）と、入力端子（Ｋ１）に結合された第２主電極（Ｓ２）と、制御電極 （Ｇ２）とを有する第２トランジスタ（Ｔ２）と、 出力端子（ＫＵ）と第２トランジスタ（Ｔ２）の制御電極（Ｇ２）との間に 結合されたバイアスキャパシタ（ＣＩ）と を具えていることを特徴とする発振器。 ２．請求の範囲１に記載の発振器において、振幅制御器（ＡＭＰＲＥＧ１）が更 に、第２トランジスタ（Ｔ２）の制御電極（Ｇ２）における電位を制限する電圧 リミッタ（ＶＬＩＭ）を具えていることを特徴とする発振器。 ３．請求の範囲１又は２に記載の発振器において、増幅トランジスタ（Ｔ０）と 第１トランジスタ（Ｔ１）とが互いに同一の導電型から成っており、この導電型 が第２トランジスタ（Ｔ２）の導電型とは反対になっていることを特徴とする発 振器。 ４．請求の範囲１〜３のいずれか一項に記載の発振器において、発振器が更に、 この発振器の始動を保護する始動回路（ＵＰ１）を有していることを特徴とす る発振器。 ５．請求の範囲４に記載の発振器において、前記始動回路（ＵＰ１）が入力端子 （Ｋ１）における電位を制限するようになっていることを特徴とする発振器。 ６．請求の範囲４に記載の発振器において、始動回路（ＵＰ１）が、入力端子（ Ｋ１）における電位を測定することによりこの入力端子（Ｋ１）における電位を 制限するようになっていることを特徴とする発振器。 ７．請求の範囲６に記載の発振器において、前記始動回路（ＵＰ１）が、 入力端子（Ｋ１）に結合された第１主電極（Ｄ３）と、電流発生手段（Ｉ１ ）に結合された第２主電極（Ｓ３）と、基準端子（ＲＥＦ１）に結合された制御 電極（Ｇ３）とを有する第３トランジスタ（Ｔ３）と、 第１電源端子（１）に結合された第１主電極（Ｄ４）と、前記第３トランジ スタ（Ｔ３）の第２主電極（Ｓ３）に結合された第２主電極（Ｓ４）と、共通端 子（ＫＧ）に結合された制御電極（Ｇ４）とを有する第４トランジスタ（Ｔ４） と より成る差動対（Ｔ３，Ｔ４）を具えていることを特徴とする発振器。 ８．請求の範囲７に記載の発振器において、前記第３トランジスタ（Ｔ３）の第 １主電極（Ｄ３）と直列に電圧レベルシフタ（ＬＥＶ１）が接続されていること を特徴とする発振器。